CN114815944B - Gm偏置电路 - Google Patents

Abstract

本发明涉及一种GM偏置电路。通过GM偏置电路包括：启动模块、GM偏置模块和输出模块；所述GM偏置模块包括：第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管，所述GM偏置模块用于产生输出电流；所述启动模块与所述GM偏置模块电连接，用于向所述GM偏置模块输出控制信号，使得所述GM偏置模块摆脱简并偏置点；所述输出模块与所述GM偏置模块电连接，用于将所述输出电流转化为输出电压；解决了现有技术中GM偏置电路在上电之后处于简并偏置点，无电流通过的技术问题；实现了在GM偏置电路处于简并偏置点时，启动模块自动工作使得GM偏置电路摆脱简并偏置点，并在GM偏置电路摆脱简并偏置点之后停止工作；整个过程响应迅速且无静态功耗。

Description

GM偏置电路

技术领域

本发明涉及集成电路技术领域，特别涉及一种GM偏置电路。

背景技术

模拟电路广泛地包含电压基准和电流基准。产生基准的目的就是建立一个与工艺、电源和温度无关电压或电流。图1为一个与电源无关的偏置电路，其中M1和M2具有相同的宽长比，保证了两路电流相同，M3的宽长比是M4(W/L) 的K倍，同时电阻Rds用来确定支路的电流大小。

已知，V_GS3+I*R ds＝V_GS4，I＝K_n(VGS-VTH)²，/>

可以推导出：

因此，M4的跨导为：

这是一个与电源电压和MOS器件参数都无关的值，与电源无关的偏置电路中有一个很重要的问题是“简并”偏置点的存在。

然而，图1的电路中，如果当电源电压上电时，所有晶体管均传输零电流，因为环路两边的分支允许零电流，则它们可以保持无限期地关断，而这种情况无法从上述公式中预测到，也就是说，当电路处于简并偏置点时，电路中没有电流通过，从而影响电路正常工作。

发明内容

基于此，有必要针对上述技术问题，提供一种能够自动摆脱简并偏置点且响应迅速的GM偏置电路。

本发明一实施例提供一种GM偏置电路，所述GM偏置电路包括：启动模块、GM偏置模块和输出模块；

所述GM偏置模块包括：第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管，所述GM偏置模块用于产生输出电流；

所述启动模块与所述GM偏置模块电连接，用于向所述GM偏置模块输出控制信号，使得所述GM偏置模块摆脱简并偏置点；

所述输出模块与所述GM偏置模块电连接，用于将所述输出电流转化为输出电压；

当所述GM偏置模块处于简并偏置点时，所述输出电压为0，所述启动模块根据所述输出电压向所述GM偏置模块输出控制信号，以在所述第一PMOS管和所述第二PMOS管的控制端处产生扰动，使得所述GM偏置模块摆脱简并偏置点。

在一种实施方式中，所述第一PMOS管的第一端与电源电连接，所述第一 PMOS管的第二端与所述第一NMOS管的第一端电连接，所述第一PMOS管的控制端与所述第二PMOS管的控制端和所述第一PMOS管的第二端电连接；

所述第二PMOS管的第一端与所述电源电连接，所述第二PMOS管的第二端与所述第二NMOS管的第一端电连接；

所述第一NMOS管的第一端与所述第一PMOS管的第二端电连接，所述第一NMOS管的第二端接地，所述第一NMOS管的控制端与所述第二NMOS管的控制端电连接；

所述第二NMOS管的第一端与所述第二NMOS管的控制端电连接，所述第二NMOS管的第二端接地；

所述启动模块与所述第一PMOS管和所述第二PMOS管的控制端电连接；

当所述GM偏置模块处于简并偏置点时，所述输出电压为0，所述启动模块根据所述输出电压向所述第一PMOS管和所述第二PMOS管的控制端输出控制信号，以在所述第一PMOS管和所述第二PMOS管的控制端处产生扰动，使得所述第一PMOS管和所述第二PMOS管导通，所述GM偏置模块摆脱简并偏置点。

在一种实施方式中，所述GM偏置电路还包括：电平移位模块，所述电平移位模块与所述输出模块电连接，用于抬高所述输出模块输出的所述输出电压，使得所述输出电压与电源电压处于同一电压域。

在一种实施方式中，所述启动模块包括：或非门子模块、第一开关和第二开关；

所述或非门子模块的第一输入端与所述电平移位电路电连接，所述或非门子模块的第二输入端用于接收第一启动信号，所述或非门子模块的输出端与所述第一开关的控制端电连接；

所述第一开关的第一端与所述第一PMOS管和所述第二PMOS管的控制端电连接，所述第一开关的第二端与所述第二开关的第一端电连接；

所述第二开关的控制端用于接收第二启动信号，所述第二开关的第二端接地；

所述第一启动信号和所述第二启动信号互为反相；

当所述GM偏置模块处于简并偏置点时，所述输出电压为0，所述或非门子模块根据所述输出电压和所述第一启动信号控制所述第一开关导通，所述第二开关在第二启动信号控制下导通，以在所述第一PMOS管和所述第二PMOS管的控制端处产生扰动，使得所述第一PMOS管和所述第二PMOS管导通，所述 GM偏置模块摆脱简并偏置点。

在一种实施方式中，当所述GM偏置模块摆脱简并偏置点时，所述启动模块关断。

在一种实施方式中，当所述GM偏置模块摆脱简并偏置点时，所述输出电压不为0，所述输出模块输出高电平至所述电平移位模块，使得所述或非门子模块接收所述第一启动信号和所述高电平信号后控制所述第一开关关断，所述启动模块关断。

在一种实施方式中，所述GM偏置模块还包括：第三开关和第四开关；

所述第三开关的第一端与所述电源电连接，所述第三开关的第二端与所述第一PMOS管和所述第二PMOS管的控制端电连接，所述第三开关的控制端接收所述第二启动信号；

所述第四开关的第一端与所述第一NMOS管和所述第二NMOS管的控制端电连接，所述第四开关的第二端接地，所述第四开关的控制端用于接收所述第一启动信号。

在一种实施方式中，所述第三开关为PMOS管，所述第四开关为NMOS管。

在一种实施方式中，所述输出模块包括：第五开关和第六开关；

所述第五开关的第一端与电源电连接，所述第五开关的第二端与所述第六开关的第一端电连接，所述第五开关的控制端与所述第一开关的第一端电连接；

所述第六开关的控制端与所述第六开关的第一端电连接，所述第六开关的第二端接地；

所述第五开关的第二端和第六开关的第一端与所述电平移位模块电连接。

在一种实施方式中，所述第一开关和所述第二开关为NMOS管。

本发明提供的一种GM偏置电路，通过GM偏置电路包括：启动模块、GM 偏置模块和输出模块；所述GM偏置模块包括：第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管，所述GM偏置模块用于产生输出电流；所述启动模块与所述GM偏置模块电连接，用于向所述GM偏置模块输出控制信号，使得所述GM偏置模块摆脱简并偏置点；所述输出模块与所述GM偏置模块电连接，用于将所述输出电流转化为输出电压；当所述GM偏置模块处于简并偏置点时，所述输出电压为0，所述启动模块根据所述输出电压向所述GM偏置模块输出控制信号，以在所述第一PMOS管和所述第二PMOS管的控制端处产生扰动，使得所述GM偏置模块摆脱简并偏置点；解决了现有技术中GM偏置电路在上电之后处于简并偏置点，无电流通过的技术问题；实现了在GM偏置电路处于简并偏置点时，启动模块自动工作使得GM偏置电路摆脱简并偏置点，并在GM偏置电路摆脱简并偏置点之后停止工作；整个过程响应迅速且无静态功耗。

附图说明

为了更清楚地说明本发明实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中GM偏置电路的电路示意图；

图2为本发明一个实施例中GM偏置电路的电路框图；

图3为本发明又一个实施例中GM偏置电路的电路示意图；

图4为本发明再一个实施例中GM偏置电路的电路示意图；

图5为本发明一个实施例中GM偏置电路的仿真结果图。

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本发明的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。

可以理解，本发明所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。

需要说明的是，当一个元件被认为是“连接”另一个元件时，它可以是直接连接到另一个元件，或者通过居中元件连接另一个元件。此外，以下实施例中的“连接”，如果被连接的对象之间具有电信号或数据的传递，则应理解为“电连接”、“通信连接”等。

在此使用时，单数形式的“一”、“一个”和“/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。

在GM(跨导)偏置电路上电时，GM偏置电路可能处于简并偏置点，此时所有的晶体管均传输零电流。本发明特别设计了一种带有启动模块的GM偏置电路，在实际使用过程中，GM偏置电路可在处于简并偏置点时自动摆脱简并偏置点，并且启动模块响应迅速，功耗较低，大大提升GM偏置电路的性能。

实施例一

请参考图2和图3，本发明一实施例提供了一种GM偏置电路，该GM偏置电路包括：启动模块200、GM偏置模块300和输出模块400。

GM偏置模块300包括：第一PMOS管M1、第二PMOS管M2、第一NMOS 管M3和第二NMOS管M4，GM偏置模块300用于产生输出电流。

启动模块200与GM偏置模块300电连接，用于向GM偏置模块300输出控制信号，使得GM偏置模块300摆脱简并偏置点。

输出模块400与GM偏置模块300电连接，用于将输出电流转化为输出电压。

当GM偏置模块300处于简并偏置点时，输出电压为0，启动模块200根据输出电压向GM偏置模块输出300控制信号，以在第一PMOS管M1和第二 PMOS管M2的控制端处产生扰动，使得GM偏置模块300摆脱简并偏置点。

在本发明实施例中，启动模块200根据输出模块400输出的输出电压的大小来判断GM偏置模块300中是否有电流流过，当输出电压为0即说明GM偏置模块300的输出电流为0，那么GM偏置模块300处于简并偏置点。此时，启动模块200便通过在第一PMOS管M1和第二PMOS管M2的控制端产生扰动，使得第一PMOS管M1和第二PMOS管M2导通，让GM偏置模块300摆脱简并偏置点，使得GM偏置模块300的输出电流不为0。并且，在GM偏置模块 300摆脱简并偏置点之后，启动模块200关断，停止工作。

具体的，继续参考图3，第一PMOS管M1的第一端与电源电连接，第一 PMOS管M1的第二端与第一NMOS管M3的第一端电连接，第一PMOS管 M1的控制端与第二PMOS管M2的控制端和第一PMOS管M1的第二端电连接。

第二PMOS管M2的第一端与电源电连接，第二PMOS管M2的第二端与第二NMOS管M4的第一端电连接。

第一NMOS管M3的第一端与第一PMOS管M1的第二端电连接，第一 NMOS管M3的第二端接地，第一NMOS管M3的控制端与第二NMOS管M4 的控制端电连接。

第二NMOS管M4的第一端与第二NMOS管M4的控制端电连接，第二 NMOS管M4的第二端接地。

启动模块200与第一PMOS管M1和第二PMOS管M2的控制端电连接。

当GM偏置模块300处于简并偏置点时，输出电压为0，启动模块200根据输出电压向第一PMOS管M1和第二PMOS管M2的控制端输出控制信号，以在第一PMOS管M1和第二PMOS管M2的控制端处产生扰动，使得第一PMOS 管M1和第二PMOS管M2导通，GM偏置模块300摆脱简并偏置点。

进一步的，GM偏置模块300还包括输出电阻Rds，输出电阻Rds用于调节输出电流。输出电阻Rds的一端与第一NMOS管M3的第二端电连接，输出电阻Rds的另一端接地。

在本发明实施例中，为确保输出电压与电源电压处于同一电压域，从而避免产生不必要的静态电流产生，GM偏置电路还包括电平移位模块100。电平移位模块100与输出模块400电连接，用于抬高输出模块400输出的输出电压，使得输出电压与电源电压处于同一电压域。当电平移位模块100将输出电压抬高到与电源电压同一电压域后再输出到启动模块200，以供启动模块200判断 GM偏置电路是否处于简并偏置点。此外，电平移位模块100还与电源电连接。

进一步的，结合参考图4，启动模块200包括：或非门子模块210、第一开关M7和第二开关M8。

或非门子模块210的第一输入端211与电平移位电路100电连接，或非门子模块210的第二输入端212用于接收第一启动信号，或非门子模块210的输出端213与第一开关M7的控制端电连接。

第一开关M7的第一端与第一PMOS管M1和第二PMOS管M2的控制端电连接，第一开关M7的第二端与第二开关M8的第一端电连接。

第二开关M8的控制端用于接收第二启动信号，第二开关M8的第二端接地, 并且第一启动信号和第二启动信号互为反相。

当GM偏置模块300处于简并偏置点时，输出电压为0，或非门子模块210 根据输出电压和第一启动信号控制第一开关M7导通，第二开关M8在第二启动信号控制下导通，以在第一PMOS管M1和第二PMOS管M2的控制端处产生扰动，使得第一PMOS管M1和第二PMOS管M2导通，GM偏置模块300摆脱简并偏置点。

具体的，第一开关M7和第二开关M8均为NMOS管。

在本发明实施例中，第一启动信号和第二启动信号可以由控制器发出，当需要GM偏置电路工作时，控制器向GM偏置电路发出使能信号，例如使能信号为高电平。此时，高电平的使能信号作为第二启动信号输出至第二开关M8 的控制端，高电平的使能信号还通过反相器转化为低电平的第一启动信号输出至或非门子模块210的第二输入端212，即第一启动信号和第二启动信号互为反相。例如，当控制器发出使能信号为高电平1时，第一启动信号为0，第二启动信号为1。

具体的，当控制器向GM偏置电路发出高电平使能信号时，GM偏置电路工作，发出低电平使能信号时，GM偏置电路关断。当控制器发出高电平使能信号时，GM偏置模块300工作会产生输出电流，经过输出模块400转化为输出电压。当电源及使能信号上电初始，GM偏置电路处于简并偏置点，此时输出电压为0。电平移位模块100接收到该输出电压后输出的信号也为0。此时，或非门子模块210的第二输入端212接收到的第一启动信号也为0，那么或非门子模块 210的输出端213输出一个为1的高电平信号至第一开关M7，使得第一开关 M7导通。另外，第二开关M8也因为接收了高电平的第二启动信号二导通，那么第一开关M7和第二开关M8形成的支路导通。此时，由于第一开关M7的第一端与第一PMOS管M1和第二PMOS管M2的控制端连接，第一开关M7和第二开关M8形成的支路在第一PMOS管M1和第二PMOS管M2的控制端处产生一个扰动，拉低了第一PMOS管M1和第二PMOS管M2控制端处的电位，从而使得第一PMOS管M1和第二PMOS管M2导通，让GM偏置模块300摆脱简并偏置点。

当GM偏置模块300摆脱简并偏置点时，输出电压不为0，输出模块400 输出高电平至电平移位模块100，使得或非门子模块210接收第一启动信号和高电平信号后控制第一开关关断，启动模块200关断。

具体的，当GM偏置模块300摆脱简并偏置点开始正常工作时，输出电压不为0，那么输出模块400向电平移位电路输出的输出电压为高电平。输出电压在经过电平移位模块100后，电平移位模块100将输出电压抬升到一个绝对的高电平，与电源电压处于同一电压域。此时，或非门子模块210的第一输入端 211接收高电平信号，或非门子模块210的第二输入端212接收低电平的第一启动信号，那么或非门子模块210的输出端213输出低电平的控制信号至第一开关M7，使得第一开关M7关断。此后，启动模块200关断并停止工作。GM偏置模块300正常工作后，启动模块200的部分不会有任何的静态功耗，直到下一次GM偏置模块300启动，并处于简并偏置点时，启动模块200再次工作，向第一PMOS管M1和第二PMOS管M2的控制端输出控制信号，使得GM偏置模块300摆脱简并偏置点。

可选的，在本发明实施例中，GM偏置模块还包括第三开关M9和第四开关 M10。

第三开关M9的第一端与电源电连接，第三开关M9的第二端与第一PMOS 管M1和第二PMOS管M2的控制端电连接，第三开关M9的控制端接收第二启动信号。

第四开关M10的第一端与第一NMOS管M3和第二NMOS管M4的控制端电连接，第四开关M10的第二端接地，第四开关M10的控制端用于接收第一启动信号。

第三开关M9作用于第一PMOS管M1和第二PMOS管M2的控制端，保证GM偏置电路摆脱简并偏置点正常工作后第一PMOS管M1和第二PMOS管 M2栅端电压的稳定。

第四开关M10作用于第一NMOS管M3和第二NMOS管M4的控制端，保证GM偏置电路摆脱简并偏置点正常工作后第一NMOS管M3和第二NMOS 管M4栅端电压的稳定。

具体的，第三开关为PMOS管，第四开关为NMOS管。

请继续参考图4，在一种实施方式中，输出模块400包括：第五开关M5和第六开关M6。

第五开关M5的第一端与电源电连接，第五开关M5的第二端与第六开关 M6的第一端电连接，第五开关M5的控制端与第一开关M7的第一端电连接。第五开关M5的控制端还与第一PMOS管M1和第二PMOS管M2的控制端电连接。

第六开关M6的控制端与第六开关M6的第一端电连接，第六开关M6的第二端接地。

第五开关M5第二端和第六开关M6的第一端与电平移位模块100电连接，以向电平移位模块100输出输出电压。第五开关M5为PMOS管，第六开关M6 为NMOS管。

为了更好的说明本发明实施例中，启动模块200能够快速响应，即使GM 偏置电路多次启停，启动模块200也能快速响应，帮助GM偏置模块300摆脱简并偏置点。请参考图5所示的启动模块200的仿真效果图，本发明的启动模块200完成启动过程只需要5.58ns，并且在下一次GM偏置电路启动时，启动模块200仍然能够正常启动。

需要说明的一点是，在本发明实施例中，电源可以是电流源也可以是电压源，只要能提供电能即可，本发明在此不做限定。

综上所述，本发明提供的一种GM偏置电路，通过GM偏置电路包括：启动模块、GM偏置模块和输出模块；所述GM偏置模块包括：第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管，所述GM偏置模块用于产生输出电流；所述启动模块与所述GM偏置模块电连接，用于向所述GM偏置模块输出控制信号，使得所述GM偏置模块摆脱简并偏置点；所述输出模块与所述GM偏置模块电连接，用于将所述输出电流转化为输出电压；当所述GM偏置模块处于简并偏置点时，所述输出电压为0，所述启动模块根据所述输出电压向所述GM偏置模块输出控制信号，以在所述第一PMOS管和所述第二PMOS 管的控制端处产生扰动，使得所述GM偏置模块摆脱简并偏置点；解决了现有技术中GM偏置电路在上电之后处于简并偏置点，无电流通过从而导致GM偏执电路无法正常工作的技术问题；实现了在GM偏置电路处于简并偏置点时，启动模块自动工作使得GM偏置电路摆脱简并偏置点，并在GM偏置电路摆脱简并偏置点之后停止工作；整个过程响应迅速且无静态功耗。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本发明所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和易失性存储器中的至少一种。非易失性存储器可包括只读存储器(Read-Only Memory，ROM)、磁带、软盘、闪存或光存储器等。易失性存储器可包括随机存取存储器(Random Access Memory，RAM)或外部高速缓冲存储器。作为说明而非局限，RAM可以是多种形式，比如静态随机存取存储器(Static Random Access Memory，SRAM) 或动态随机存取存储器(Dynamic Random Access Memory，DRAM)等。

在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (7)

1.一种GM偏置电路，其特征在于，所述GM偏置电路包括：启动模块、GM偏置模块和输出模块；

所述GM偏置模块包括：第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管，所述GM偏置模块用于产生输出电流；

所述启动模块与所述GM偏置模块电连接，用于向所述GM偏置模块输出控制信号，使得所述GM偏置模块摆脱简并偏置点；

所述输出模块与所述GM偏置模块电连接，用于将所述输出电流转化为输出电压；

当所述GM偏置模块处于简并偏置点时，所述输出电压为0，所述启动模块根据所述输出电压向所述GM偏置模块输出控制信号，以在所述第一PMOS管和所述第二PMOS管的控制端处产生扰动，使得所述GM偏置模块摆脱简并偏置点；

所述GM偏置电路还包括：电平移位模块，所述电平移位模块与所述输出模块电连接，用于抬高所述输出模块输出的所述输出电压，使得所述输出电压与电源电压处于同一电压域；

所述启动模块包括：或非门子模块、第一开关和第二开关；

所述或非门子模块的第一输入端与所述电平移位电路电连接，所述或非门子模块的第二输入端用于接收第一启动信号，所述或非门子模块的输出端与所述第一开关的控制端电连接；

所述第一开关的第一端与所述第一PMOS管和所述第二PMOS管的控制端电连接，所述第一开关的第二端与所述第二开关的第一端电连接；

所述第二开关的控制端用于接收第二启动信号，所述第二开关的第二端接地；

所述第一启动信号和所述第二启动信号互为反相；

当所述GM偏置模块处于简并偏置点时，所述输出电压为0，所述或非门子模块根据所述输出电压和所述第一启动信号控制所述第一开关导通，所述第二开关在第二启动信号控制下导通，以在所述第一PMOS管和所述第二PMOS管的控制端处产生扰动，使得所述第一PMOS管和所述第二PMOS管导通，所述GM偏置模块摆脱简并偏置点。

2.根据权利要求1所述的GM偏置电路，其特征在于，所述第一PMOS管的第一端与电源电连接，所述第一PMOS管的第二端与所述第一NMOS管的第一端电连接，所述第一PMOS管的控制端与所述第二PMOS管的控制端和所述第一PMOS管的第二端电连接；

所述第二PMOS管的第一端与所述电源电连接，所述第二PMOS管的第二端与所述第二NMOS管的第一端电连接；

所述第一NMOS管的第一端与所述第一PMOS管的第二端电连接，所述第一NMOS管的第二端通过输出电阻Rds接地，所述第一NMOS管的控制端与所述第二NMOS管的控制端电连接；

所述第二NMOS管的第一端与所述第二NMOS管的控制端电连接，所述第二NMOS管的第二端接地；

所述启动模块与所述第一PMOS管和所述第二PMOS管的控制端电连接；

当所述GM偏置模块处于简并偏置点时，所述输出电压为0，所述启动模块根据所述输出电压向所述第一PMOS管和所述第二PMOS管的控制端输出控制信号，以在所述第一PMOS管和所述第二PMOS管的控制端处产生扰动，使得所述第一PMOS管和所述第二PMOS管导通，所述GM偏置模块摆脱简并偏置点。

3.根据权利要求1所述的GM偏置电路，其特征在于，当所述GM偏置模块摆脱简并偏置点时，所述启动模块关断。

4.根据权利要求3所述的GM偏置电路，其特征在于，当所述GM偏置模块摆脱简并偏置点时，所述输出电压不为0，所述输出模块输出高电平至所述电平移位模块，使得所述或非门子模块接收所述第一启动信号和所述高电平信号后控制所述第一开关关断，所述启动模块关断。

5.根据权利要求2所述的GM偏置电路，其特征在于，所述GM偏置模块还包括：第三开关和第四开关；

所述第三开关的第一端与所述电源电连接，所述第三开关的第二端与所述第一PMOS管和所述第二PMOS管的控制端电连接，所述第三开关的控制端接收所述第二启动信号；

所述第四开关的第一端与所述第一NMOS管和所述第二NMOS管的控制端电连接，所述第四开关的第二端接地，所述第四开关的控制端用于接收所述第一启动信号。

6.根据权利要求5所述的GM偏置电路，其特征在于，所述第三开关为PMOS管，所述第四开关为NMOS管。

7.根据权利要求1所述的GM偏置电路，其特征在于，所述输出模块包括：第五开关和第六开关；

所述第五开关的第一端与电源电连接，所述第五开关的第二端与所述第六开关的第一端电连接，所述第五开关的控制端与所述第一开关的第一端电连接；

所述第六开关的控制端与所述第六开关的第一端电连接，所述第六开关的第二端接地；

所述第五开关的第二端和第六开关的第一端与所述电平移位模块电连接。