JP7201677B2 - 起動回路 - Google Patents

Description

本開示は、起動回路に関する。

電力の供給に伴い駆動する所謂電子機器は、近年では多様化してきており、例えば、コイン電池よって長時間駆動される電子機器や、所謂エナジーハーベスティングによって電力供給が行われるような低消費電力の電子機器も提案されている。このような低消費電力の電子機器を構成する要素回路の中には、消費電力がｎＷ級のものも存在する。

また、各種電子機器を構成する要素回路の一つとして起動回路が挙げられる。起動回路としては、要求される仕様に応じて多様な形式のものが存在し、特に近年では、所謂Native－NMOSと称される、閾値電圧が０Ｖ近傍となるように調整されたＮ型のＭＯＳトランジスタを使用した形式のものも提案されている。Native－NMOSを使用した形式の起動回路は、他の形式の起動回路に比べて、省面積化と低消費電流化とを両立可能であり注目されている。例えば、非特許文献１には、Native－NMOSを使用した形式の起動回路の一例が開示されている。

Vadim Ivanov，"Analog Techniques for Nano－power Circuits，" ISSCC 2015 Tutorial，Feb．22，2015.

一方で、上述のような閾値電圧が０Ｖ近傍となるように調整されたＮ型のＭＯＳトランジスタを使用した形式の起動回路は、当該ＭＯＳトランジスタの閾値電圧のばらつきや変動に応じてドレイン電流が変動する場合がある。上述のような起動回路においては、このようなドレイン電流の変動は、当該起動回路が駆動対象とする装置に伝達させる起動電流の変動として顕在化し、例えば、当該装置の起動時間に影響を及ぼす場合がある。また、駆動対象とする装置の起動時間に制約がある場合には、例えば、上記したドレイン電流の変動に伴う起動時間への影響を考慮して起動回路の設計がなされることとなり、これにより消費電流が増加する場合もある。

そこで、本開示では、トランジスタの閾値電圧のばらつきの影響をより低減することが可能な起動回路を提案する。

本開示によれば、閾値電圧が０Ｖ近傍であるＮ型の第１のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタのソース端子とグランドとの間に介在する抵抗と、前記第１のＭＯＳトランジスタのゲート電圧を制御する制御回路と、を備え、前記ゲート電圧の制御に応じて、駆動対象となる装置に伝達される当該装置を起動させるための第１の電流の量が制御される、起動回路が提供される。

以上説明したように本開示によれば、トランジスタの閾値電圧のばらつきの影響をより低減することが可能な起動回路が提供される。

なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、または上記の効果に代えて、本明細書に示されたいずれかの効果、または本明細書から把握され得る他の効果が奏されてもよい。

比較例に係る起動回路の概略的な構成の一例について説明するための説明図である。 比較例に係る起動回路の回路構成の一例について説明するための説明図である。 ゲート接地されたNative－NMOSのソース電圧とドレイン電流との間の関係について概要を説明するための説明図である。 電圧が印可された抵抗と当該抵抗に流れる電流との間の関係について概要を説明するための説明図である。 比較例に係る起動回路の特性について説明するための説明図である。 本開示の一実施形態に係る起動回路の動作原理について概要を説明するための説明図である。 同実施形態に係る起動回路の第１の構成例について説明するための説明図である。 第１の構成例に係る起動回路の動作について説明するためのタイミングチャートである。 第１の構成例に係る起動回路の特性について説明するための説明図である。 第１の構成例に係る起動回路の特性について説明するための説明図である。 同実施形態に係る起動回路の第２の構成例について説明するための説明図である。 同実施形態に係る起動回路の第３の構成例について説明するための説明図である。

以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

なお、説明は以下の順序で行うものとする。
１．起動回路の概要
２．技術的課題
３．技術的特長
３．１．動作原理
３．２．第１の構成例
３．３．第２の構成例
３．４．第３の構成例
３．５．補足
４．むすび

＜＜１．起動回路の概要＞＞
まず、起動回路の概要について例を挙げて説明する。前述したように、近年では電子機器の多様化に伴い、低消費電力の電子機器も提案されており、このような低消費電力の電子機器を構成する要素回路の中には、消費電力がｎＷ級のものも存在する。このような要素回路の一つとして起動回路が挙げられる。起動回路としては、要求される仕様に応じて多様な形式のものが存在し、特に近年では、所謂Native－NMOSと称される、閾値電圧が０Ｖ近傍となるように調整されたＮ型のＭＯＳトランジスタを使用した形式のものも提案されている。

Native－NMOSは、上述したように閾値電圧が０Ｖ近傍であるため、ゲート端子をグランド（ＧＮＤ）に接続した状態においても、ある程度のチャネルリーク電流が流れるという特性を有する。換言すると、Native－NMOSは、ゲート端子に対して電圧が印可されていない状態で、ソース－ドレイン間が導通状態に保持されるという特性を有する。Native－NMOSを使用した形式の起動回路は、上記のようなNative－NMOSの特性を利用することで、他の形式の起動回路に比べて、省面積と低消費電流とを両立可能であり注目されている。

ここで、比較例として、Native－NMOSを使用した形式の起動回路の一例について説明する。例えば、図１は、比較例に係る起動回路の概略的な構成の一例について説明するための説明図であり、電流源回路２００を駆動対象とした起動回路１９０の構成の一例について示している。

図１に示すように、起動回路１９０は、Native－NMOSとして構成されたトランジスタＮＭ_１０と、抵抗Ｒ_ＳＴＵＰと、起動電流発生回路１９１とを含む。トランジスタＮＭ_１０は、ゲート端子がグランド（ＧＮＤ）に電気的に接続されており、ソース端子が抵抗Ｒ_{Ｓ ＴＵＰ}を介してグランド（ＧＮＤ）に電気的に接続されている。また、トランジスタＮＭ _１０のドレイン端子側には、起動電流発生回路１９１が接続されている。図１において、参照符号Ｉ_Ｄは、トランジスタＮＭ_１０のドレイン電流を模式的に示している。また、参照符号Ｖ_ｓは、トランジスタＮＭ_１０のソース端子の電位を模式的に示している。このような構成の基で、起動電流発生回路１９１において発生した起動電流（起動信号）が電流源回路２００に伝達されることで、当該電流源回路２００が起動する。

具体的には、起動電流発生回路１９１において発生した起動電流が電流源回路２００に伝達されるか否かは、トランジスタＮＭ_１０のソース－ドレイン間が導通する導通状態と、当該ソース－ドレイン間が非導通となる非導通状態と、のいずれかに応じて制御される。トランジスタＮＭ_１０が導通状態となることで、ドレイン電流Ｉ_Ｄが起動電流発生回路１９１に流れ、当該起動電流発生回路１９１で起動電流が発生する。この起動電流発生回路１９１で発生した起動電流が電流源回路２００に伝達されることで、当該電流源回路２００が起動する。

ここで、比較例に係る起動回路の回路構成の一例について説明する。例えば、図２は、比較例に係る起動回路の回路構成の一例について説明するための説明図であり、図１に示す電流源回路２００を所謂セルフバイアス型の電流源回路として構成した場合における、起動回路１９０の回路構成の一例を示している。

前述したように、図２に示す電流源回路２００は、セルフバイアス型の電源回路として構成されている。具体的には、電流源回路２００は、Ｎ型のＭＯＳトランジスタとして構成されたトランジスタＭ_１０１及びＭ_１０３と、Ｐ型のＭＯＳトランジスタとして構成されたトランジスタＭ_１０５、Ｍ_１０７、及びＭ_１０９とを含む。

トランジスタＭ_１０１及びＭ_１０３は、ＭＯＳＦＥＴのサブスレッショルド特性を利用した電流源回路を構成している。具体的には、トランジスタＭ_１０１及びＭ_１０３それぞれのゲート端子が互いに電気的に接続されている。トランジスタＭ_１０３は、ゲート－ドレイン間が電気的に接続されている。トランジスタＭ_１０１のソース端子は、抵抗Ｒ_０を介してグランド（ＧＮＤ）に電気的に接続されている。また、トランジスタＭ_１０３のソース端子は、グランド（ＧＮＤ）に電気的に接続されている。これによりトランジスタＭ _１０１及びＭ_１０３のゲート・ソース間電圧の差を抵抗Ｒ_０の抵抗値で除した値の電流が、Ｍ_１０１のドレイン電流として発生する。

また、トランジスタＭ_１０５、Ｍ_１０７、及びＭ_１０９は、カレントミラー回路を構成している。具体的には、トランジスタＭ_１０５、Ｍ_１０７、及びＭ_１０９それぞれのゲート端子が互いに電気的に接続されている。トランジスタＭ_１０５は、ゲート－ドレイン間が電気的に接続されている。トランジスタＭ_１０５、Ｍ_１０７、及びＭ_１０９それぞれのソース端子は、電源電圧ＶＤＤに電気的に接続されている。

また、トランジスタＭ_１０１のドレイン端子と、トランジスタＭ_１０５のドレイン端子と、の間は電気的に接続されている。また、トランジスタＭ_１０３のドレイン端子と、トランジスタＭ_１０７のドレイン端子と、の間は電気的に接続されている。

このような構成の基で、例えば、起動回路１９０で発生した起動電流Ｉ_ＳＴＵＰが、トランジスタＭ_１０３のドレイン端子側に供給され、電流源回路２００が起動する。このとき、当該起動電流Ｉ_ＳＴＵＰは、電流源回路を構成するトランジスタＭ_１０１及びＭ_{１０ ３}それぞれのゲート端子に供給されることとなる。

続いて、起動回路１９０の回路構成について説明する。起動回路１９０は、トランジスタＮＭ_１０と、抵抗Ｒ_ＳＴＵＰと、トランジスタＭ_１９１及びＭ_１９３とを含む。トランジスタＮＭ_１０は、図１に示すトランジスタＮＭ_１０に相当する。即ち、トランジスタＮＭ_１０は、例えば、Native－NMOSとして構成され、ゲート端子がグランド（ＧＮＤ）に電気的に接続されており、ソース端子が抵抗Ｒ_ＳＴＵＰを介してグランド（ＧＮＤ）に電気的に接続されている。

トランジスタＭ_１９１及びＭ_１９３は、カレントミラー回路を構成している。起動回路１３０では、トランジスタＮＭ_１０のドレイン電流を当該カレントミラー回路により複製した電流が、起動電流Ｉ_ＳＴＵＰとして電流源回路２００に供給される。

具体的には、トランジスタＭ_１９１及びＭ_１９３のそれぞれは、Ｐ型のＭＯＳトランジスタとして構成されており、それぞれのゲート端子が互いに電気的に接続されている。トランジスタＭ_１９１は、ゲート－ドレイン間が電気的に接続されている。トランジスタＭ _１９１及びＭ_１９３それぞれのソース端子は、電源電圧ＶＤＤに電気的に接続されている。また、トランジスタＭ_１９１のドレイン端子と、トランジスタＮＭ_１０のドレイン端子と、の間が電気的に接続されている。

また、トランジスタＭ_１０９のドレイン端子側が、カレントミラー回路を構成するトランジスタＭ_１９１及びＭ_１９３それぞれのゲート端子に対して電気的に接続されている。即ち、トランジスタＭ_１０９のドレイン端子と、トランジスタＮＭ_１０のドレイン端子と、の間が電気的に接続されることとなる。また、トランジスタＭ_１９３のドレイン端子と、トランジスタＭ_１０３のドレイン端子（即ち、トランジスタＭ_１０７のドレイン端子）と、の間が電気的に接続されている。即ち、トランジスタＭ_１９３のドレイン端子と、カレントミラー回路を構成するトランジスタＭ_１０１及びＭ_１０３それぞれのゲート端子と、の間が電気的に接続されることとなる。

このような構成の基で、電源電圧ＶＤＤが投入されて起動回路１９０がオン状態となると、導通状態のトランジスタＮＭ_１０にドレイン電流が流れ、当該ドレイン電流を起動回路１９０のカレントミラー回路により複製した電流が、起動電流Ｉ_ＳＴＵＰとして電流源回路２００に供給される。

起動回路１９０からの起動電流Ｉ_ＳＴＵＰは、電流源回路２００において電流源回路を構成するトランジスタＭ_１０１及びＭ_１０３それぞれのゲート端子（即ち、ノードＮ_{ＶＧ Ｎ}）に供給され、当該トランジスタＭ_１０１及びＭ_１０３が導通状態に遷移する。これにより、カレントミラー回路を構成するトランジスタＭ_１０５、Ｍ_１０７、及びＭ_１０９それぞれのゲート端子（即ち、ノードＮ_ＶＧＰ）が、トランジスタＭ_１０１及び抵抗Ｒ_０を介してグランド（ＧＮＤ）に電気的に接続されるため、当該カレントミラー回路を構成するトランジスタＭ_１０５、Ｍ_１０７、及びＭ_１０９が導通状態に遷移する。このように、起動回路１９０からの起動電流Ｉ_ＳＴＵＰの供給に伴い、まずＮ型のＭＯＳトランジスタＭ_１０１及びＭ_１０３により構成される電流源回路が起動し、その後に、Ｐ型のＭＯＳトランジスタＭ_１０５、Ｍ_１０７、及びＭ_１０９により構成されるカレントミラー回路が起動することで、電流源回路２００の起動が完了する。

また、電流源回路２００が起動すると、電流源回路２００から出力された電流（換言すると、出力された信号）のうち一部がバイアス電流Ｉ_ＢＩＡＳとして、カレントミラー回路を構成するトランジスタＭ_１９１及びＭ_１９３それぞれのゲート端子に供給される。これにより、トランジスタＭ_１９１及びＭ_１９３それぞれのゲート端子の電位が上昇するため、当該ゲート端子に電気的に接続されたトランジスタＮＭ_１０のドレイン端子の電位についても上昇する。このとき、トランジスタＭ_１０５とＭ_１０９のアスペクト比（Ｗ／Ｌ比）によって設定されるバイアス電流Ｉ_ＢＩＡＳの電流値を、トランジスタＮＭ_１０のゲート－ソース間電圧Ｖ_ｇｓを抵抗Ｒ_ＳＴＵＰで除算した値であるトランジスタＮＭ_１０のドレイン電流の電流値よりも十分大きい値に設定することで、トランジスタＮＭ_１０のドレイン電圧（即ち、トランジスタＭ_１９１及びＭ_１９３それぞれのゲート電圧）を電源電圧ＶＤＤまで上昇させることが可能となる。

そして、トランジスタＭ_１９１及びＭ_１９３それぞれにおいて、ゲート－ソース間電圧が閾値電圧を十分下回ると、当該トランジスタＭ_１９１及びＭ_１９３のそれぞれが非導通状態に遷移する。このように、トランジスタＭ_１９３が非導通状態に遷移することで、起動回路１９０から電流源回路２００への起動電流Ｉ_ＳＴＵＰの供給が遮断される。また、このとき電流源回路２００からトランジスタＮＭ_１０のドレイン端子側に供給されるバイアス電流Ｉ_ＢＩＡＳの電流値は、起動回路１９０をオフ状態に保つための必要最低限の電流であるトランジスタＮＭ_１０のドレイン電流の電流値と略等しくなるように制限される。

以上、図１及び図２を参照して、起動回路の概要について例を挙げて説明した。

＜＜２．技術的課題＞＞
続いて、上述した比較例に係る起動回路の技術的課題について説明する。

図１に示すような起動回路１９０のように、閾値電圧が０Ｖ近傍のＮ型のＭＯＳトランジスタ（即ち、Native－NMOS）を使用した形式の起動回路は、当該ＭＯＳトランジスタの閾値電圧のばらつきや変動に応じてドレイン電流が変動する場合がある。具体的な一例として、図１に示す起動回路１９０において、トランジスタＮＭ_１０のドレイン電流Ｉ_Ｄは、以下に（式１）として示す、ＭＯＳＦＥＴのサブスレッショルド領域におけるドレイン電流の式で与えられる。

上記（式１）において、Ｖ_Ｓは、図１に示すゲート端子がＧＮＤに接続されたトランジスタＮＭ_１０のソース端子の電位を示している。また、Ｖ_ｔｈは閾値電圧、ｎはスロープファクタ、ｋはボルツマン定数、Ｔは温度、ｑは素電荷をそれぞれ示している。また、係数Ｉ_０は、以下に（式２）として示す計算式で表される。

上記（式２）において、μは移動度、Ｃ_ＯＸはゲート酸化膜単位面積当たりの容量、Ｗはチャネル幅、Ｌはチャネル長、ηはゲート酸化膜容量と空乏層容量に起因するデバイス構造由来の定数をそれぞれ示している。

また、ドレイン電流Ｉ_Ｄは、抵抗Ｒ_ＳＴＵＰにソース電圧Ｖ_Ｓを発生させるため、以下に（式３）として示す関係式で表される。

以上から、トランジスタＮＭ_１０のドレイン電流Ｉ_Ｄは、上記（式１）及び（式３）を連立させることでＩ_Ｄについて解いた値となる。（式１）から、ドレイン電流Ｉ_Ｄは、トランジスタＮＭ_１０の閾値電圧Ｖ_ｔｈを指数関数の引数として含み、当該閾値電圧Ｖ_ｔｈのばらつきや変動の影響を大きく受けることがわかる。

ここで、上記閾値電圧Ｖ_ｔｈのばらつきや変動の影響について数値的に説明する。例えば、図３は、ゲート接地されたNative－NMOSのソース電圧とドレイン電流との間の関係について概要を説明するための説明図である。図３に示すトランジスタＮＭ_１０は、図１に示す起動回路１９０に適用されるトランジスタＮＭ_１０に相当する。上述した（式１）で表されるドレイン電流の特性は、図３に示す回路において、ソース電圧Ｖ_Ｓをスイープしてドレイン電流Ｉ_Ｄをモニタすることで確認することが可能である。

また、図４は、電圧が印可された抵抗と当該抵抗に流れる電流との間の関係について概要を説明するための説明図である。図４において、抵抗に流れる電流をＩ_Ｒとした場合に、上述した（式３）で表される抵抗に流れる電流の特性は、図４に示す回路において、印加電圧Ｖ_Ｓをスイープして電流Ｉ_Ｒをモニタすることで確認することが可能である。

例えば、図５は、比較例に係る起動回路の特性について説明するための説明図である。具体的には、図５は、図３に示す回路に基づくNative－NMOSのドレイン電流Ｉ_Ｄと、図４に示す回路に基づく抵抗に流れる電流Ｉ_Ｒと、のシミュレーション結果の一例について示している。図５において、横軸は、図３に示すソース電圧Ｖ_Ｓ及び図４に示す印加電圧Ｖ _Ｓそれぞれの電圧値を示している。また、縦軸は、図３に示すドレイン電流Ｉ_Ｄ及び図４に示す電流Ｉ_Ｒそれぞれの電流値を示している。図５において、参照符号ＩＤとして示したグラフが、図３に示すドレイン電流Ｉ_Ｄのシミュレーション結果の一例を示している。また、参照符号ＩＲとして示したグラフが、図４に示す電流Ｉ_Ｒのシミュレーション結果の一例を示している。なお、図５に示す例では、図３に示すドレイン電流Ｉ_Ｄと図４に示す電流Ｉ_Ｒとのそれぞれについて、トランジスタＮＭ_１０の閾値電圧Ｖ_ＴＨのプロセスばらつきや、当該閾値電圧Ｖ_ＴＨの温度変動を考慮した、最大値、代表値、及び最小値のシミュレーション結果を示している。

上記（式１）と（式３）とを連立させた結果、即ち、図５において、同じ条件に対応するドレイン電流Ｉ_Ｄのグラフと電流Ｉ_Ｒのグラフとの交点が、図１に示す比較例に係る電源回路１９０におけるトランジスタＮＭ_１０のドレイン電流Ｉ_Ｄとなる。図５に示すように、トランジスタＮＭ_１０のドレイン電流Ｉ_Ｄについては、抵抗のばらつきや温度変動による影響は小さいものの、当該トランジスタＮＭ_１０の閾値電圧Ｖ_ＴＨのばらつきの影響が大きいことがわかる。より具体的には、図５に示す例の場合には、トランジスタＮＭ_{１ ０}のドレイン電流Ｉ_Ｄが、約１５ｐＡから約２５００ｐＡまで２桁以上変動している。

トランジスタＮＭ_１０のドレイン電流Ｉ_Ｄの変動に伴い、当該ドレイン電流Ｉ_Ｄに応じて決定される起動電流についても変動することとなり、当該起動電流の変動は駆動対象となる装置（例えば、図１に示す電流源回路２００）の起動時間に影響を及ぼし得る。そのため、例えば、駆動対象となる装置の起動時間に制約がある場合には、想定され得る起動時間の最大値が設計目標未満となるように起動回路を設計する必要が生じる。換言すると、想定され得る起動時間に応じたトランジスタＮＭ_１０のドレイン電流Ｉ_Ｄの最小値が、設計目標よりも大きくなるように起動回路を設計する必要が生じる。一方で、ドレイン電流Ｉ_Ｄの増加は、消費電流の増加につながる。以上のような背景から、上述のような起動回路においては、起動電流の変動（特に、トランジスタＮＭ_１０の閾値電圧のばらつきの影響）をより小さく抑えることを可能とする技術の導入が求められている。

以上のような状況を鑑み、本開示では、トランジスタの閾値電圧のばらつきの影響をより低減することが可能な起動回路の一例について提案する。

＜＜３．技術的特長＞＞
以下に、本開示の一実施形態に係る起動回路の技術的特徴について説明する。

＜３．１．動作原理＞
まず、本開示の一実施形態に係る起動回路の基本的な動作原理について説明する。例えば、図６は、本開示の一実施形態に係る起動回路の動作原理について概要を説明するための説明図であり、当該起動回路を機能ブロックとして抽象化した構成の一例を示している。なお、以降の説明では、本開示の一実施形態に係る起動回路１００の特徴について、図１を参照して説明した例と同様に、電流源回路２００を駆動対象とした場合に着目して説明する。即ち、図６に示す電流源回路２００については、図１に示す電流源回路２００と実質的に同様のため、詳細な説明は省略する。

図６に示すように、起動回路１００は、トランジスタＮＭ_１１と、抵抗Ｒ_ＳＴＵＰと、起動電流発生回路１０１と、ゲート電圧制御回路１０３とを含む。なお、起動電流発生回路１０１は、図１を参照して説明した例における起動電流発生回路１９１に相当するため詳細な説明は省略する。

トランジスタＮＭ_１１は、閾値電圧が０Ｖ近傍となるように調整されたＮ型のＭＯＳトランジスタである。換言すると、トランジスタＮＭ_１１は、ゲート端子に対して電圧が印可されていない状態で、ソース－ドレイン間が導通状態に保持されるという特性を有する。具体的な一例として、トランジスタＮＭ_１１は、Native－NMOSとして構成され得る。トランジスタＮＭ_１１は、ソース端子が抵抗Ｒ_ＳＴＵＰを介してグランド（ＧＮＤ）に電気的に接続されている。また、トランジスタＮＭ_１１のゲート端子にはゲート電圧制御回路１０３が電気的に接続されており、当該ゲート電圧制御回路１０３により、トランジスタＮＭ_１１に印加されるゲート電圧が制御される。また、トランジスタＮＭ_１１のドレイン端子側には、起動電流発生回路１０１が接続されている。なお、トランジスタＮＭ_１１が「第１のＭＯＳトランジスタ」の一例に相当する。

ゲート電圧制御回路１０３は、トランジスタＮＭ_１１に印加されるゲート電圧（換言すると、トランジスタＮＭ_１１のゲート端子の電位）を制御する。具体的には、ゲート電圧制御回路１０３は、トランジスタＮＭ_１１の閾値電圧Ｖ_ＴＨに応じて、当該トランジスタＮＭ_１１に印可するゲート電圧を制御する。より具体的な一例として、ゲート電圧制御回路１０３は、トランジスタＮＭ_１１の閾値電圧Ｖ_ＴＨが所定の閾値以上（例えば、０Ｖ以上）の場合に、発生するドレイン電流Ｉ_Ｄがより大きくなるような補正をかける。以上のような制御により、例えば、トランジスタＮＭ_１１の閾値電圧Ｖ_ＴＨのばらつきや、温度変化等による当該閾値電圧Ｖ_ＴＨの変動の影響をより低減することが可能となる。なお、同制御については、起動回路１００の回路構成の一例とあわせて詳細を別途後述する。

以上、図６を参照して、本開示の一実施形態に係る起動回路の基本的な動作原理について説明した。

＜３．２．第１の構成例＞
続いて、本開示の一実施形態に係る起動回路の第１の構成例について説明する。

（回路構成）
まず、図７を参照して、第１の構成例に係る起動回路の回路構成の一例について説明する。図７は、本開示の一実施形態に係る起動回路の第１の構成例について説明するための説明図であり、図６に示す起動回路の回路構成の一例について示している。なお、図７に示す電流源回路２００の回路構成については、図２を参照して説明した電流源回路２００の回路構成と実質的に同様のため、詳細な説明は省略する。また、図７に示す起動回路１１０は、図６に示す例における起動回路１００の一例に相当する。

図７に示すように、起動回路１１０は、トランジスタＮＭ_１１１及びＮＭ_１１３と、抵抗Ｒ_ＳＴＵＰと、トランジスタＭ_１１１、Ｍ_１１３、及びＭ_１１５とを含む。トランジスタＮＭ_１１１及びＮＭ_１１３のそれぞれは、閾値電圧が０Ｖ近傍となるように調整されたＮ型のＭＯＳトランジスタとして構成される。換言すると、トランジスタＮＭ_１１１及びＮＭ_１１３のそれぞれは、ゲート端子に対して電圧が印可されていない状態で、ソース－ドレイン間が導通状態に保持されるという特性を有する。具体的な一例として、トランジスタＮＭ_１１１及びＮＭ_１１３のそれぞれは、Native－NMOSとして構成され得る。なお、トランジスタＮＭ_１１１及び抵抗Ｒ_ＳＴＵＰは、図６に示すトランジスタＮＭ_１１及び抵抗Ｒ_ＳＴＵＰに相当する。即ち、トランジスタＮＭ_１１１は、ソース端子が抵抗Ｒ_{ＳＴＵ Ｐ}を介してグランド（ＧＮＤ）に電気的に接続されている。また、トランジスタＭ_１１１、Ｍ_１１３、及びＭ_１１５と、トランジスタＮＭ_１１３とが、図６に示す起動電流発生回路１０１やゲート電圧制御回路１０３の役割を果たす。より具体的には、特にトランジスタＮＭ_１１３が、ゲート電圧制御回路１０３としての役割に寄与する。

トランジスタＮＭ_１１３は、ゲート端子とドレイン端子とが電気的に接続されており（即ち、ダイオード接続されており）、当該ゲート端子がトランジスタＮＭ_１１１のゲート端子と電気的に接続されている。また、トランジスタＮＭ_１１３は、ソース端子がグランド（ＧＮＤ）に電気的に接続されている。なお、トランジスタＮＭ_１１３が、「第２のＭＯＳトランジスタ」の一例に相当する。

トランジスタＭ_１１１、Ｍ_１１３、及びＭ_１１５は、カレントミラー回路を構成している。具体的には、トランジスタＭ_１１１、Ｍ_１１３、及びＭ_１１５のそれぞれは、Ｐ型のＭＯＳトランジスタとして構成されており、それぞれのゲート端子が互いに電気的に接続されている。トランジスタＭ_１１１は、ゲート端子とドレイン端子とが電気的に接続されている（即ち、ダイオード接続されている）。トランジスタＭ_１１１、Ｍ_１１３、及びＭ _１１５のそれぞれは、ソース端子が電源電圧ＶＤＤに電気的に接続されている。このような構成の基で、トランジスタＭ_１１１のドレイン端子と、トランジスタＮＭ_１１１のドレイン端子と、の間が電気的に接続されている。また、トランジスタＭ_１１３のドレイン端子と、トランジスタＮＭ_１１３のドレイン端子と、の間が電気的に接続されている。

また、トランジスタＭ_１０９のドレイン端子側が、カレントミラー回路を構成するトランジスタＭ_１１１、Ｍ_１１３、及びＭ_１１５それぞれのゲート端子に対して電気的に接続されている。即ち、トランジスタＭ_１０９のドレイン端子と、トランジスタＮＭ_１１１のドレイン端子と、の間が電気的に接続されることとなる。また、トランジスタＭ_１１５のドレイン端子と、トランジスタＭ_１０３のドレイン端子（即ち、トランジスタＭ_１０７のドレイン端子）と、の間が電気的に接続されている。即ち、トランジスタＭ_１１５のドレイン端子と、電流源回路２００においてカレントミラー回路を構成するトランジスタＭ_{１ ０１}及びＭ_１０３それぞれのゲート端子と、の間が電気的に接続されることとなる。

なお、以降の説明では、便宜上、図７において参照符号ＩＮで示された端子、即ち、トランジスタＭ_１１１のドレイン端子を、トランジスタＭ_１１１、Ｍ_１１３、及びＭ_１１５により構成されるカレントミラー回路の「入力端子ＩＮ」とも称する。また、図７において、参照符号ＯＵＴ１及びＯＵＴ２で示された各端子、即ち、トランジスタＭ_１１５のドレイン端子と、トランジスタＭ_１１３のドレイン端子とを、それぞれ上記カレントミラー回路の「第１の出力端子ＯＵＴ１」及び「第２の出力端子ＯＵＴ２」とも称する。また、第１の構成例に係る起動回路１１０においては、トランジスタＭ_１１１、Ｍ_１１３、及びＭ_１１５が、それぞれ「第３のＭＯＳトランジスタ」、「第４のＭＯＳトランジスタ」、及び「第５のＭＯＳトランジスタ」の一例に相当する。

このような構成の基で、電源電圧ＶＤＤが投入されて起動回路１１０がオン状態となると、カレントミラー回路の入力端子ＩＮから出力される電流が、導通状態のトランジスタＮＭ_１１１に流れる。これにより、当該トランジスタＮＭ_１１１のドレイン電流（即ち、入力端子ＩＮから出力される電流）をカレントミラー回路により複製した電流が、起動電流Ｉ_ＳＴＵＰとして当該カレントミラー回路の第１の出力端子ＯＵＴ１から電流源回路２００に供給される。即ち、起動電流Ｉ_ＳＴＵＰの供給に応じて電流源回路２００が起動する。なお、上記トランジスタＮＭ_１１１のドレイン電流が「第２の電流」の一例に相当し、上記起動電流Ｉ_ＳＴＵＰが「第１の電流」の一例に相当する。

また、このとき、トランジスタＮＭ_１１１のドレイン電流をカレントミラー回路により複製した電流が、当該カレントミラー回路の第２の出力端子ＯＵＴ２から導通状態のトランジスタＮＭ_１１３に流入する。即ち、当該第２の出力端子ＯＵＴ２から出力された当該電流が、トランジスタＮＭ_１１３の閾値電圧Ｖ_ＴＨに応じてトランジスタＮＭ_１１１及びＮＭ_１１３それぞれのゲート端子に供給され、当該トランジスタＮＭ_１１１を流れるドレイン電流が制御される。なお、同制御については、詳細を別途後述する。また、トランジスタＮＭ_１１１のドレイン電流が複製された、トランジスタＮＭ_１１３に流れる上記電流が「第３の電流」の一例に相当する。

次いで、電流源回路２００が起動すると、電流源回路２００から出力された電流（換言すると、出力された信号）のうち一部がバイアス電流Ｉ_ＢＩＡＳとしてカレントミラー回路を構成するトランジスタＭ_１１１、Ｍ_１１３、及びＭ_１１５それぞれのゲート端子に供給される。これにより、トランジスタＭ_１１１、Ｍ_１１３、及びＭ_１１５それぞれのゲート端子の電位が上昇するため、当該ゲート端子に電気的に接続されたトランジスタＮＭ_{１ １１}のドレイン端子の電位についても上昇する。このとき、トランジスタＭ_１０５とＭ_{１ ０９}のアスペクト比（Ｗ／Ｌ比）によって設定されるバイアス電流Ｉ_ＢＩＡＳの電流値を、トランジスタＮＭ_１１１のゲート－ソース間電圧Ｖ_ｇｓを抵抗Ｒ_ＳＴＵＰで除算した値であるトランジスタＮＭ_１１１のドレイン電流の電流値よりも十分大きい値に設定することで、トランジスタＮＭ_１１１のドレイン電圧（即ち、トランジスタＭ_１１１、Ｍ_１１３、及びＭ_１１５それぞれのゲート電圧）を電源電圧ＶＤＤまで上昇させることが可能となる。なお、上記バイアス電流Ｉ_ＢＩＡＳが「第４の電流」の一例に相当する。

そして、トランジスタＭ_１１１、Ｍ_１１３、及びＭ_１１５それぞれにおいて、ゲート－ソース間電圧が閾値電圧を十分下回ると、当該Ｍ_１１１、Ｍ_１１３、及びＭ_１１５のそれぞれが非導通状態に遷移する。このように、トランジスタＭ_１１５が非導通状態に遷移することで、起動回路１１０から電流源回路２００への起動電流Ｉ_ＳＴＵＰの供給が遮断される。また、このとき電流源回路２００からトランジスタＮＭ_１１１のドレイン端子側に供給されるバイアス電流Ｉ_ＢＩＡＳの電流値は、起動回路１１０をオフ状態に保つための必要最低限の電流であるトランジスタＮＭ_１１１のドレイン電流の電流値と略等しくなるように制限される。

（動作）
ここで、図８を参照して、図７に示す起動回路１１０の動作、即ち、電流源回路２００の起動に係る動作についてより詳しく説明する。図８は、第１の構成例に係る起動回路１１０の動作について説明するためのタイミングチャートである。図８の横軸は時間を示している。ＶＤＤは、図７に示す電源電圧ＶＤＤの電圧値を示している。ＶＧＰは、図７におけるノードＮ_ＶＧＰの電位、即ち、電流源回路２００においてカレントミラー回路を構成するトランジスタＭ_１０５、Ｍ_１０７、及びＭ_１０９それぞれのゲート端子の電位を示している。ＶＧＮは、図７におけるノードＮ_ＶＧＮの電位、即ち、電流源回路２００においてカレントミラー回路を構成するトランジスタＭ_１０１及びＭ_１０３それぞれのゲート端子の電位を示している。Ｉ_ＳＴＵＰは、図７に示す起動電流Ｉ_ＳＴＵＰの電流値を示している。Ｉ_ＢＩＡＳは、図７に示すバイアス電流Ｉ_ＢＩＡＳの電流値を示している。ＶＧＰ０は、図７におけるノードＮ_ＶＧＰ０の電位、即ち、起動回路１１０においてカレントミラー回路を構成するトランジスタＭ_１１１、Ｍ_１１３、及びＭ_１１５それぞれのゲート端子の電位を示している。ＶＧＮ０は、図７におけるノードＮ_ＶＧＮ０の電位、即ち、トランジスタＮＭ_１１１及びＮＭ_１１３それぞれのゲート端子の電位を示している。

図８に示す例では、タイミングｔ１１において電源電圧ＶＤＤが投入されており、当該タイミングｔ１１からタイミングｔ１３までの期間において電源電圧ＶＤＤの電圧値が上昇している。

電源電圧ＶＤＤが投入されると起動回路１１０がオン状態となり、入力端子ＩＮから導通状態のトランジスタＮＭ_１１１にドレイン電流が流れ込む。これにより、当該ドレイン電流がカレントミラー回路により複製された電流が、第１の出力端子ＯＵＴ１から起動電流Ｉ_ＳＴＵＰとして電流源回路２００に供給される。また、上記ドレイン電流をカレントミラー回路により複製した電流が、第２の出力端子ＯＵＴ２からトランジスタＮＭ_１１３のドレイン端子側に流入する。なお、前述したようにトランジスタＮＭ_１１３のゲート端子とドレイン端子とは電気的に接続されており、当該トランジスタＮＭ_１１３のドレイン端子側に流入した上記電流がノードＮ_ＶＧＮ０（即ち、トランジスタＮＭ_１１１及びＮＭ _１１３それぞれのゲート端子）に供給される。このような構成により、トランジスタＮＭ _１１１及びＮＭ_１１３それぞれのゲート電圧（即ち、ノードＮ_ＶＧＮ０の電位）は、トランジスタＮＭ_１１３の閾値電圧に応じた電圧に制御される。

具体的には、トランジスタＮＭ_１１１の閾値電圧が０Ｖ以下の場合には、起動電流Ｉ_{Ｓ ＴＵＰ}の電流値は、トランジスタＮＭ_１１１のゲート電圧を０Ｖとした場合における当該トランジスタＮＭ_１１１のゲート－ソース間電圧によって決定される。また、このとき上記閾値電圧が０Ｖ以下のため、トランジスタＮＭ_１１１のドレイン電流が複製された電流がトランジスタＮＭ_１１３に流入したとしても、上記ゲート電圧は０Ｖ以上とはならない。

一方で、閾値電圧が０Ｖよりも高い場合には、トランジスタＮＭ_１１１のドレイン電流が複製された電流がトランジスタＮＭ_１１３に流入すると、当該トランジスタＮＭ_１１３がダイオード接続されていることで、トランジスタＮＭ_１１１及びＮＭ_１１３それぞれのゲート電圧が０Ｖよりも高くなる。このような効果により、トランジスタＮＭ_１１１のドレイン電流の電流値は、当該トランジスタＮＭ_１１１のゲート電圧が０Ｖの場合よりも大きくなる。

具体的な一例として、図８に示す例では、電源電圧ＶＤＤの電圧値の上昇に伴い、トランジスタＮＭ_１１１にドレイン電流と、当該ドレイン電流が複製された電流（即ち、起動電流Ｉ_ＳＴＵＰ及びトランジスタＮＭ_１１３のドレイン電流）と、のそれぞれの電流値が上昇している。

起動回路１１０からの起動電流Ｉ_ＳＴＵＰは、電流源回路２００においてカレントミラー回路を構成するトランジスタＭ_１０１及びＭ_１０３それぞれのゲート端子（即ち、ノードＮ_ＶＧＮ）に供給され、当該トランジスタＭ_１０１及びＭ_１０３が導通状態に遷移する。これにより、電流源回路２００においてカレントミラー回路を構成するトランジスタＭ _１０５、Ｍ_１０７、及びＭ_１０９それぞれのゲート端子（即ち、ノードＮ_ＶＧＰ）が、トランジスタＭ_１０１及び抵抗Ｒ_０を介してグランド（ＧＮＤ）に電気的に接続され、ノードＮ_ＶＧＮの電位ＶＧＮの上昇に応じてノードＮ_ＶＧＰの電位が下降する。そして、ノードＮ_ＶＧＰの電位ＶＧＰの下降に伴い、タイミングｔ１７において、上記カレントミラー回路を構成するトランジスタＭ_１０５、Ｍ_１０７、及びＭ_１０９が導通状態に遷移し、電位ＶＧＮの上昇と電位ＶＧＰの下降とが停止する。以上により、電流源回路２００の起動が完了し、当該電流源回路２００を構成するトランジスタＭ_１０１、Ｍ_１０３、Ｍ_１０５、Ｍ_１０７、及びＭ_１０９それぞれのソース－ドレイン間に信号（ドレイン電流）が流れることとなる。

また、電源電圧ＶＤＤの投入に伴い、トランジスタＭ_１１１及びＮＭ_１１１を介して抵抗Ｒ_ＳＴＵＰに電流が流れる。このとき、トランジスタＭ_１１１のゲート－ドレイン間は電気的に接続されているため、電源電圧ＶＤＤの上昇に伴い、ノードＮ_ＶＧＰ０の電位ＶＧＰ０（即ち、トランジスタＭ_１１１及びＭ_１１３のゲート電圧）についても上昇する。具体的な一例として、図８に示す例では、タイミングｔ１１～ｔ１３の期間において、ノードＮ_ＶＧＰ０の電位ＶＧＰ０が上昇している。

また、トランジスタＭ_１１１を流れる電流（即ち、入力端子ＩＮから出力される電流）がカレントミラー回路により複製された電流が、第２の出力端子ＯＵＴからトランジスタＮＭ_１１３のドレイン端子側に流入する。このとき、前述したように、トランジスタＮＭ _１１１の閾値電圧が０Ｖよりも高い場合には、トランジスタＮＭ_１１３がダイオード接続されていることにより、ノードＮ_ＶＧＮ０の電位ＶＧＮ０（即ち、トランジスタＮＭ_{１１ １}及びＮＭ_１１３のゲート電圧）が０Ｖよりも高くなる。具体的な一例として、図８に示す例では、タイミングｔ１１～ｔ１５の期間において、ノードＮ_ＶＧＮ０の電位ＶＧＮ０が上昇している。即ち、トランジスタＮＭ_１１１のドレイン電流の電流値についても、当該トランジスタＮＭ_１１１のゲート電圧の上昇に伴い上昇することとなる。一方で、電源電圧ＶＤＤの電位の上昇についてはタイミングｔ１３において停止しており、タイミングｔ１３～ｔ１５の期間においては、ノードＮ_ＶＧＮ０の電位ＶＧＮ０の上昇（即ち、トランジスタＮＭ_１１１のドレイン電流の電流値の上昇）に伴い、ノードＮ_ＶＧＰ０の電位ＶＧＰ０が低下している。

また、タイミングｔ１７において電流源回路２００の起動が完了すると、トランジスタＭ_１０９のソース－ドレイン間を伝達される電流（信号）が、バイアス電流Ｉ_ＢＩＡＳとして、起動回路１１０においてカレントミラー回路を構成するトランジスタＭ_１１１、Ｍ _１１３、及びＭ_１１５それぞれのゲート端子（即ち、ノードＮ_ＶＧＰ０）に供給される。これにより、トランジスタＭ_１１１、Ｍ_１１３、及びＭ_１１５それぞれのゲート端子の電位が上昇するため、当該ゲート端子に電気的に接続されたトランジスタＮＭ_１１１のドレイン端子の電位についても上昇する。このとき、トランジスタＭ_１０５及びＭ_１０９のアスペクト比（Ｗ／Ｌ比）によって設定されるバイアス電流Ｉ_ＢＩＡＳの電流値を、トランジスタＮＭ_１１１のゲート－ソース間電圧Ｖ_ｇｓを抵抗Ｒ_ＳＴＵＰで除算した値であるトランジスタＮＭ_１１１のドレイン電流の電流値よりも十分大きい値に設定することで、トランジスタＮＭ_１１１のドレイン電圧（即ち、トランジスタＭ_１１１、Ｍ_１１３、及びＭ _１１５それぞれのゲート電圧）を電源電圧ＶＤＤまで上昇させることが可能となる。具体的には、図８に示す例では、タイミングｔ１７～ｔ１９の期間において、バイアス電流Ｉ _ＢＩＡＳの電流値の増加に伴い、ノードＮ_ＶＧＰ０の電位ＶＰＧ０（即ち、トランジスタＭ_１１１、Ｍ_１１３、及びＭ_１１５それぞれのゲート電圧）が上昇している。

そして、トランジスタＭ_１１１、Ｍ_１１３、及びＭ_１１５それぞれにおいて、ゲート－ソース間電圧が閾値電圧を十分下回ると、当該トランジスタＭ_１１１、Ｍ_１１３、及びＭ _１１５のそれぞれが非導通状態に遷移する。このように、トランジスタＭ_１１５が非導通状態に遷移することで、起動回路１１０から電流源回路２００への起動電流Ｉ_ＳＴＵＰの供給が遮断される。また、トランジスタＭ_１１１が非導通状態に遷移することで、入力端子ＩＮから当該トランジスタＭ_１１１のドレイン端子側への電流の流入も制限される。同様に、トランジスタＭ_１１３が非導通状態に遷移することで、第２の出力端子ＯＵＴ２から当該トランジスタＭ_１１３のドレイン端子側への電流の流入も制限される。そのため、図８に示す例では、タイミングｔ１７～ｔ１９の期間において、ノードＮ_ＶＧＰ０の電位ＶＧＰ０の上昇に伴い、ノードＮ_ＶＧＮ０の電位ＶＧＮ０が下降している。

以上のようにして、タイミングｔ１９以降においては、起動回路１１０がオフ状態に遷移する。なお、このとき電流源回路２００からトランジスタＮＭ_１１１のドレイン端子側に供給されるバイアス電流Ｉ_ＢＩＡＳの電流値は、起動回路１１０をオフ状態に保つための必要最低限の電流であるトランジスタＮＭ_１１１のドレイン電流の電流値と略等しくなるように制限される。

（実施例）
次いで、第１の構成例の実施例として、図９及び図１０を参照して、第１の構成例に係る起動回路の特性について説明する。図９は、第１の構成例に係る起動回路の特性について説明するための説明図であり、図７に示す起動回路１１０において、セルフバイアス接続されたトランジスタＮＭ_１１１の特性をシミュレーションするための回路の一例である。図９におけるトランジスタＮＭ_１１１、ＮＭ_１１３、Ｍ_１１１、及びＭ_１１３は、図７に示す起動回路１１０におけるトランジスタＮＭ_１１１、ＮＭ_１１３、Ｍ_１１１、及びＭ _１１３にそれぞれ相当する。また、図９に示す直流電源Ｖ_Ｓは、トランジスタＮＭ_１１１のソース電圧を模している。なお、図９に示す例では、トランジスタＮＭ_１１３側により電圧が発生しやすいように、トランジスタＮＭ_１１１と当該トランジスタＮＭ_１１３とのサイズ比を調整している。具体的には、図９に示す例では、トランジスタＮＭ_１１１と当該トランジスタＮＭ_１１３とのサイズ比を１：０．２５としている。

図９に示す回路において、トランジスタＮＭ_１１１のソース電圧Ｖ_Ｓをスイープして当該トランジスタＮＭ_１１１のドレイン電流Ｉ_Ｄをモニタすることで、当該トランジスタＮＭ_１１１のドレイン電流の特性を確認することが可能である。また、図４を参照して前述したように、抵抗に流れる電流Ｉ_Ｒの特性（即ち、前述した（式３）で表される電流の特性）については、当該図４に示す回路において、印加電圧Ｖ_Ｓをスイープして電流Ｉ_Ｒをモニタすることで確認することが可能である。

例えば、図１０は、第１の構成例に係る起動回路の特性について説明するための説明図である。具体的には、図１０は、図９に示す回路に基づくトランジスタＮＭ_１１１のドレイン電流Ｉ_Ｄと、図４に示す回路に基づく抵抗に流れる電流Ｉ_Ｒと、のシミュレーション結果の一例について示している。図１０において、横軸は、図９に示すソース電圧Ｖ_Ｓ及び図４に示す印加電圧Ｖ_Ｓをそれぞれの電圧値を示している。また、縦軸は、図９に示すドレイン電流Ｉ_Ｄ及び図４に示す電流Ｉ_Ｒそれぞれの電流値を示している。図１０において、参照符号ＩＤとして示したグラフが、図９に示すドレイン電流Ｉ_Ｄのシミュレーション結果の一例を示している。また、参照符号ＩＲとして示したグラフが、図４に示す電流Ｉ_Ｒのシミュレーション結果の一例を示している。なお、図１０に示す例では、図９に示すドレイン電流Ｉ_Ｄと図４に示す電流Ｉ_Ｒとのそれぞれについて、トランジスタＮＭ_{１１ １}の閾値電圧Ｖ_ＴＨのプロセスばらつきや、当該閾値電圧Ｖ_ＴＨの温度変動を考慮した、最大値、代表値、及び最小値のシミュレーション結果を示している。

図１０において、同じ条件に対応するドレイン電流Ｉ_Ｄのグラフと電流Ｉ_Ｒのグラフとの交点が、図９に示す第１の構成例に係る電源回路１１０におけるトランジスタＮＭ_{１１ １}のドレイン電流Ｉ_Ｄとなる。なお、図９に示す電源回路１１０では、カレントミラー回路によりトランジスタＮＭ_１１１のドレイン電流Ｉ_Ｄを複製した電流を、起動電流Ｉ_{ＳＴ ＵＰ}として起動対象となる装置（例えば、電流源回路２００）に供給している。即ち、図１０に基づき導出されるトランジスタＮＭ_１１１のドレイン電流Ｉ_Ｄが、図９に示す例において電源回路１１０が電流源回路２００に供給する起動電流Ｉ_ＳＴＵＰの電流値に相当することとなる。

ここで、図１０に示した第１の構成例に係る起動回路の特性と、図５に示した比較例に係る起動回路の特性と、を比較すると、起動電流の最大値については、双方ともに２５００ｐＡとなっている。一方で、起動電流の最小値については、比較例に係る起動回路では１５ｐＡとなっているのに対して、第１の構成例に係る起動回路では３００ｐＡとなっている。また、起動電流の代表値については、比較例に係る起動回路では７００ｐＡとなっているのに対して、第１の構成例に係る起動回路では７５０ｐＡとなっている。このように、第１の構成例に係る起動回路は、比較例に係る起動回路に比べて、ドレイン電流Ｉ_Ｄの変動の幅（換言すると、起動電流の変動の幅）がより小さくなっている。このことから、第１の構成例に係る起動回路は、比較例に係る起動回路に比べて、トランジスタＮＭ_{１ １１}の閾値電圧Ｖ_ＴＨのばらつきの影響がより抑制されていることがわかる。

以上のように、本開示の一実施形態に係る起動回路に依れば、当該起動回路を構成するトランジスタ（例えば、図７に示すトランジスタＮＭ_１１１）の閾値電圧Ｖ_ＴＨのばらつきの影響をより低減し、ひいてはソース電圧やドレイン電流の変動をより抑制することが可能となる。即ち、当該起動回路を適用することで、前述した比較例に係る起動回路に比べて、起動電流の変動をより抑制することが可能となるため、例えば、駆動対象となる装置（例えば、図７に示す電流源回路２００）の起動時間の変動をより抑制することが可能となる。特に、従来の起動回路の場合には、起動時間に制約がある場合には、起動時間の最大値が設計目標未満となるように設計をする必要があり、換言すると、当該起動回路を構成するトランジスタのドレイン電流の最小値が設計目標よりも大きくなるようにマージンを持たせる設計が必要となる。これに対して、本開示の一実施形態に係る起動回路は、上述の通り、ドレイン電流の変動を抑制することが可能となるため、例えば、従来の起動回路に比べて、ドレイン電流の変動に応じたマージンを考慮した設計に伴う消費電流の増加を抑制することが可能となり、消費電流の設計値（代表値）をより小さく制限することも可能となる。

以上、図７～図１０を参照して、本開示の一実施形態に係る起動回路の第１の構成例について説明した。

＜３．３．第２の構成例＞
続いて、本開示の一実施形態に係る起動回路の第２の構成例について説明する。例えば、図１１は、本開示の一実施形態に係る起動回路の第２の構成例について説明するための説明図であり、図６に示す起動回路の回路構成の他の一例について示している。なお、図１１に示す電流源回路２００の回路構成については、図２を参照して説明した電流源回路２００の回路構成と実質的に同様のため、詳細な説明は省略する。また、図１１に示す起動回路１２０は、図６に示す例における起動回路１００の一例に相当する。

図１１に示すように、第２の構成例に係る起動回路１２０は、トランジスタＮＭ_１１５を含む点が、図９を参照して説明した第１の構成例に係る起動回路１１０と異なり、その他の構成については当該起動回路１１０と実質的に同様である。そのため、以降の説明では、第２の構成例に係る起動回路１２０について、特に、第１の構成例に係る起動回路１１０と異なる部分に着目して説明し、当該起動回路１１０と実質的に同様の部分については詳細な説明は省略する。

図１１に示すように、起動回路１２０においては、ゲート端子とドレイン端子との間が電気的に接続された（即ち、ダイオード接続された）トランジスタＮＭ_１１３のソース端子側と、グランドとの間にトランジスタＮＭ_１１５が介在している。トランジスタＮＭ_{１ １５}は、ドレイン端子がトランジスタＮＭ_１１３のソース端子に対して電気的に接続され、ソース端子がグランドに電気的に接続されている。また、トランジスタＮＭ_１１５は、ゲート端子とドレイン端子との間が電気的に接続されている（即ち、ダイオード接続されている）。

トランジスタＮＭ_１１５は、トランジスタＮＭ_１１１及びＮＭ_１１３と同様に、閾値電圧が０Ｖ近傍となるように調整されたＮ型のＭＯＳトランジスタとして構成される。換言すると、トランジスタＮＭ_１１５は、ゲート端子に対して電圧が印可されていない状態で、ソース－ドレイン間が導通状態に保持されるという特性を有する。具体的な一例として、トランジスタＮＭ_１１５は、Native－NMOSとして構成され得る。なお、トランジスタＮＭ_１１５が、「第６のＭＯＳトランジスタ」の一例に相当する。

以上のような構成により、第２の構成例に係る起動回路１２０に依れば、トランジスタＮＭ_１１１の閾値電圧が０Ｖ以上の場合に、当該トランジスタＮＭ_１１１に対してより高いゲート電圧を発生させることが可能となる。

以上、図１１を参照して、本開示の一実施形態に係る起動回路の第２の構成例について説明した。

＜３．４．第３の構成例＞
続いて、本開示の一実施形態に係る起動回路の第３の構成例について説明する。例えば、図１２は、本開示の一実施形態に係る起動回路の第３の構成例について説明するための説明図であり、図６に示す起動回路の回路構成の他の一例について示している。なお、図１２に示す電流源回路２００の回路構成については、図２を参照して説明した電流源回路２００の回路構成と実質的に同様のため、詳細な説明は省略する。また、図１２に示す起動回路１３０は、図６に示す例における起動回路１００の一例に相当する。

図１２に示すように、起動回路１３０は、トランジスタＮＭ_１１１及びＮＭ_１１３と、抵抗Ｒ_ＳＴＵＰと、トランジスタＭ_１２１及びＭ_１２３と、ダイオードＤ_１２１及びＤ_{１ ２３}とを含む。なお、トランジスタＮＭ_１１１及びＮＭ_１１３、並びに抵抗Ｒ_ＳＴＵＰは、図７を参照して説明した第１の構成例に係る起動回路１１０におけるトランジスタＮＭ _１１１及びＮＭ_１１３、並びに抵抗Ｒ_ＳＴＵＰと実質的に同様のため詳細な説明は省略する。

トランジスタＭ_１２１及びＭ_１２３は、カレントミラー回路を構成している。具体的には、トランジスタＭ_１２１及びＭ_１２３のそれぞれは、Ｐ型のＭＯＳトランジスタとして構成されており、それぞれのゲート端子が互いに電気的に接続されている。トランジスタＭ_１２１は、ゲート端子とドレイン端子とが電気的に接続されている（即ち、ダイオード接続されている）。

トランジスタＭ_１２１及びＭ_１２３のそれぞれは、バックゲート端子がドレイン端子に電気的に接続されている。また、トランジスタＭ_１２１及びＭ_１２３のそれぞれは、ソース端子とドレイン端子との間が寄生ダイオードを介して電気的に接続されている。具体的には、トランジスタＭ_１２１のソース端子とドレイン端子との間は、ダイオードＤ_１２１を介して電気的に接続される。より具体的には、ダイオードＤ_１２１は、アノード側がトランジスタＭ_１２１のソース端子に電気的に接続され、カソード側が当該トランジスタＭ _１２１のドレイン端子に電気的に接続される。同様に、トランジスタＭ_１２３のソース端子とドレイン端子との間は、ダイオードＤ_１２３を介して電気的に接続される。より具体的には、ダイオードＤ_１２３は、アノード側がトランジスタＭ_１２３のソース端子に電気的に接続され、カソード側が当該トランジスタＭ_１２３のドレイン端子に電気的に接続される。

トランジスタＭ_１２１のドレイン端子と、トランジスタＮＭ_１１１のドレイン端子と、の間は電気的に接続されている。また、トランジスタＭ_１２３のドレイン端子と、トランジスタＮＭ_１１３のドレイン端子と、の間は電気的に接続されている。なお、第２の構成例に係る起動回路１３０においては、トランジスタＭ_１２１及びＭ_１２３が、それぞれ「第３のＭＯＳトランジスタ」及び「第４のＭＯＳトランジスタ」の一例に相当する。

また、トランジスタＭ_１２１及びＭ_１２３のそれぞれは、ソース端子が、電流源回路２００のトランジスタＭ_１０５のドレイン端子側から分岐した信号線に電気的に接続されている。また、トランジスタＭ_１０９のドレイン端子側が、カレントミラー回路を構成するトランジスタＭ_１２１及びＭ_１２３のそれぞれのゲート端子に対して電気的に接続されている。即ち、トランジスタＭ_１０９のドレイン端子と、トランジスタＮＭ_１１１のドレイン端子と、の間が電気的に接続されることとなる。

ここで、起動回路１３０の動作、即ち、電流源回路２００の起動に係る動作について説明する。

電源電圧ＶＤＤが投入されると、起動回路１３０がオン状態となり、電流源回路２００から起動回路１３０にむけて引き抜かれるように起動電流Ｉ_ＳＴＵＰが流れる。具体的には、トランジスタＭ_１０５のドレイン端子側から、トランジスタＭ_１２１及びＭ_１２３それぞれのソース端子に向けて起動電流Ｉ_ＳＴＵＰが流れる。このとき、電源電圧ＶＤＤの電圧値の上昇に伴い、起動電流Ｉ_ＳＴＵＰの電流値が上昇し、当該起動電流Ｉ_ＳＴＵＰの電流値の上昇に伴い、ノードＮ_ＶＧＰ１の電位（即ち、トランジスタＭ_１２１及びＭ_{１２ ３}のゲート電圧）が上昇する。そして、トランジスタＭ_１２１及びＭ_１２３のそれぞれにおいて、ゲート－ソース間電圧が閾値電圧を十分上回ると、当該トランジスタＭ_１２１及びＭ_１２３それぞれが導通状態に遷移し、電源電圧ＶＤＤの上昇が停止する。

トランジスタＭ_１２１及びＭ_１２３それぞれが導通状態に遷移すると、上記起動電流Ｉ _ＳＴＵＰに応じたドレイン電流が、トランジスタＭ_１２１のドレイン端子からトランジスタＮＭ_１２１に流れ込む。また、このときトランジスタＭ_１２１及びＭ_１２３により構成されるカレントミラー回路により、上記ドレイン電流が複製された電流が、トランジスタＮＭ_１２３のドレイン端子側に向けて流入する。

なお、前述したようにトランジスタＮＭ_１１３のゲート端子とドレイン端子とは電気的に接続されており、当該トランジスタＮＭ_１１３のドレイン端子側に流入した上記電流がノードＮ_ＶＧＮ１（即ち、トランジスタＮＭ_１１１及びＮＭ_１１３それぞれのゲート端子）に供給される。このような構成により、トランジスタＮＭ_１１１及びＮＭ_１１３それぞれのゲート電圧（即ち、ノードＮ_ＶＧＮ１の電位）は、トランジスタＮＭ_１１１の閾値電圧に応じた電圧に制御される。本動作については、図７及び図８を参照して説明した第１の構成例に係る起動回路１１０と同様である。

電流源回路２００において、トランジスタＭ_１０７が導通状態に遷移すると、当該トランジスタＭ_１０７のドレイン端子側と電気的に接続されたノードＮ_ＶＧＮの電位が上昇し、当該電位の上昇に連動して、ノードＮ_ＶＧＰの電位（即ち、トランジスタＭ_１０５、Ｍ _１０７、及びＭ_１０９のゲート電圧）が下降する。また、ノードＮ_ＶＧＮの電位の上昇に伴い、トランジスタＭ_１０１及びＭ_１０３が導通状態に遷移し、ノードＮ_ＶＧＮの電位の上昇と、ノードＮ_ＶＧＰの電位の下降とが停止する。以上により、電流源回路２００の起動が完了し、当該電流源回路２００を構成するトランジスタＭ_１０１、Ｍ_１０３、Ｍ_{１０ ５}、Ｍ_１０７、及びＭ_１０９それぞれのソース－ドレイン間に信号（ドレイン電流）が流れることとなる。

電流源回路２００の起動が完了すると、トランジスタＭ_１０９のソース－ドレイン間を伝達される信号が、バイアス電流Ｉ_ＢＩＡＳとしてノードＮ_ＶＧＰ１（即ち、トランジスタＭ_１２１及びＭ_１２３それぞれのゲート端子）に供給される。これにより、トランジスタＭ_１２１及びＭ_１２３それぞれのゲート端子の電位が上昇するため、当該ゲート端子に電気的に接続されたトランジスタＮＭ_１１１のドレイン端子の電位についても上昇する。このとき、トランジスタＭ_１０５とトンランジスタＭ_１０９とのアスペクト比（Ｗ／Ｌ比）によって設定されるバイアス電流Ｉ_ＢＩＡＳの電流値を、トランジスタＮＭ_１１１のゲート－ソース間電圧Ｖ_ｇｓを抵抗Ｒ_ＳＴＵＰで除算した値であるトランジスタＮＭ_１１１のドレイン電流の電流値よりも十分大きい値に設定することで、トランジスタＮＭ_１１１のドレイン電圧（即ち、トランジスタＭ_１２１及びＭ_１２３それぞれのゲート電圧）を電源電圧ＶＤＤまで上昇させることが可能となる。

そして、トランジスタＭ_１２１及びＭ_１２３それぞれにおいて、ゲート－ソース間電圧が閾値電圧を十分下回ると、当該トランジスタＭ_１２１及びＭ_１２３のそれぞれが非導通状態に遷移する。このとき、トランジスタＭ_１２１及びＭ_１２３のソース端子側とドレイン端子側との間の電位差は、ダイオードＤ_１２１及びＤ_１２３それぞれのアノード側とカソード側との間の電位差に相当することとなる。なお、ダイオードＤ_１２１及びＤ_１２３それぞれは、アノード側が、電流源回路２００のトランジスタＭ_１０９のドレイン端子側に電気的に接続されており、カソード側が、当該電流源回路２００のトランジスタＭ_{１０ ５}のドレイン端子側に電気的に接続されている。そのため、ダイオードＤ_１２１及びＤ_{１ ２３}それぞれにおいて、バイアス電流Ｉ_ＢＩＡＳの供給に伴いカソード側の電位が上昇すると、アノード側とカソード側との電位差がより小さくなり、起動電流Ｉ_ＳＴＵＰの流れが制限される。そして、ダイオードＤ_１２１及びＤ_１２３それぞれにおいて、カソード側の電位がアノード側の電位（換言すると、ノードＮ_ＶＧＰの電位）よりも上昇すると、当該ダイオードＤ_１２１及びＤ_１２３のそれぞれに逆バイアスがかかる。即ち、電流源回路２００から起動回路１３０への起動電流Ｉ_ＳＴＵＰの流れが遮断され、起動回路１３０がオフ状態に遷移する。

以上、図１２を参照して、本開示の一実施形態に係る起動回路の第３の構成例について説明した。

＜３．５．補足＞
第１の構成例～第３の構成例として上述した構成はあくまで一例であり、図６を参照して説明した動作原理を実現可能であれば、本開示の一実施形態に係る起動回路の回路構成は限定されない。具体的な一例として、第３の構成例に係る起動回路１３０において、第２の構成例に係る起動回路１２０と同様に、トランジスタＮＭ_１１３のソース端子とグランドとの間に、当該起動回路１２０におけるトランジスタＮＭ_１１５に相当する構成を介在させてもよい。このように、図６を参照して説明した動作原理の基本思想を逸脱しない範囲で、本開示の一実施形態に係る起動回路の回路構成が適宜変更されてもよい。

＜＜４．むすび＞＞
以上説明したように、本開示の一実施形態に係る起動回路は、閾値電圧が０Ｖ近傍であるＮ型の第１のＭＯＳトランジスタと、第１のＭＯＳトランジスタのソース端子とグランドとの間に介在する抵抗と、第１のＭＯＳトランジスタのゲート電圧を制御する制御回路と、を備える。このような構成の基で、上記制御回路による上記ゲート電圧の制御に応じて、駆動対象となる装置に伝達される当該装置を起動させるための起動電流の量が制御される。より具体的には、制御回路は、上記第１のＭＯＳトランジスタの閾値電圧に応じて、当該第１のＭＯＳトランジスタのゲート電圧を制御する。

このような構成により、本開示の一実施形態に係る起動回路に依れば、上記第１のＭＯＳトランジスタの閾値電圧のばらつきの影響をより低減し、ひいてはソース電圧やドレイン電流の変動をより抑制することが可能となる。即ち、当該ドレイン電流に応じて、駆動対象となる装置に伝達される起動電流の量についても制御されることとなる。このように、本開示の一実施形態に係る起動回路に依れば、起動電流の変動をより抑制することが可能となるため、例えば、駆動対象となる装置の起動時間の変動をより抑制することが可能となる。そのため、例えば、駆動対象となる装置の起動時間に制約があるような状況下においても、起動電流の変動に応じたマージンを考慮した設計に伴う消費電流の増加を抑制することが可能となり、消費電流の設計値をより小さく制限することも可能となる。

以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。

また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。

なお、以下のような構成も本開示の技術的範囲に属する。
（１）
閾値電圧が０Ｖ近傍であるＮ型の第１のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタのソース端子とグランドとの間に介在する抵抗と、
前記第１のＭＯＳトランジスタのゲート電圧を制御する制御回路と、
を備え、
前記ゲート電圧の制御に応じて、駆動対象となる装置に伝達される当該装置を起動させるための第１の電流の量が制御される、
起動回路。
（２）
前記制御回路は、前記第１のＭＯＳトランジスタの閾値電圧に応じて、当該第１のＭＯＳトランジスタのゲート電圧を制御し、
当該ゲート電圧の制御に応じて、前記第１の電流の量が制御される、
前記（１）に記載の起動回路。
（３）
前記制御回路は、
ゲート端子とドレイン端子とが電気的に接続され、当該ゲート端子が前記第１のＭＯＳトランジスタのゲート端子と電気的に接続された、閾値電圧が０Ｖ近傍であるＮ型の第２のＭＯＳトランジスタと、
Ｐ型のＭＯＳトランジスタにより構成されたカレントミラー回路と、
を備え、
前記カレントミラー回路から、
前記第１のＭＯＳトランジスタのドレイン端子に対して第２の電流が出力され、
前記第２のＭＯＳトランジスタのドレイン端子に対して前記第２の電流が複製された第３の電流が出力される、
前記（１）または（２）に記載の起動回路。
（４）
前記カレントミラー回路は、Ｐ型の第３のＭＯＳトランジスタ及び第４のＭＯＳトランジスタを備え、
前記第３のＭＯＳトランジスタは、ゲート端子とドレイン端子とが電気的に接続されており、当該ドレイン端子が前記第１のＭＯＳトランジスタのドレイン端子と電気的に接続され、
前記第４のＭＯＳトランジスタは、ドレイン端子が前記第２のＭＯＳトランジスタのドレイン端子と電気的に接続され、ソース端子がグランドに電気的に接続される、
前記（３）に記載の起動回路。
（５）
前記装置から前記第３のＭＯＳトランジスタ及び前記第４のＭＯＳトランジスタそれぞれのゲート端子への第４の電流の供給に応じて、前記第１のＭＯＳトランジスタのドレイン端子の電位が制御され、
当該ドレイン端子の電位に応じて、前記第１の電流の伝達が制御される、
前記（４）に記載の起動回路。
（６）
前記カレントミラー回路は、Ｐ型の第５のＭＯＳトランジスタを含み、
前記第１のＭＯＳトランジスタのドレイン端子の電位に応じて、前記第５のＭＯＳトランジスタにより前記第２の電流が複製された電流が、当該第５のＭＯＳトランジスタのドレイン端子から前記装置に対して、前記第１の電流として供給される、
前記（５）に記載の起動回路。
（７）
アノード側が前記第３のＭＯＳトランジスタのソース端子に電気的に接続され、カソード側が当該第３のＭＯＳトランジスタのドレイン端子電気的に接続された第１のダイオードと、
カソード側が前記第４のＭＯＳトランジスタのソース端子に電気的に接続され、カソード側が当該第４のＭＯＳトランジスタのドレイン端子電気的に接続された第２のダイオードと、
を備え、
前記第３のＭＯＳトランジスタ及び前記第４のＭＯＳトランジスタそれぞれは、バックゲート端子とドレイン端子とが電気的に接続されており、
前記第１のＭＯＳトランジスタのドレイン端子の電位に応じて、前記第３のＭＯＳトランジスタ及び前記第４のＭＯＳトランジスタそれぞれのソース端子側への前記第１の電流の引き込みが制御される、
前記（５）に記載の起動回路。
（８）
前記第４のＭＯＳトランジスタのソース端子は、閾値電圧が０Ｖ近傍であるＮ型のＮ型の第６のＭＯＳトランジスタを介してグランドに電気的に接続される、前記（５）～（７）のいずれか一項に記載の起動回路。
（９）
前記装置は、電流源回路である、前記（５）～（８）のいずれか一項に記載の起動回路。
（１０）
前記装置は、セルフバイアス型の電流源回路であり、
前記電流源回路を流れる電流のうちの一部が、前記第４の電流として、前記第３のＭＯＳトランジスタ及び前記第４のＭＯＳトランジスタそれぞれのゲート端子に供給される、
前記（９）に記載の起動回路。

１００、１１０、１２０、１３０ 起動回路
１０１ 起動電流発生回路
１０３ ゲート電圧制御回路
２００ 電流源回路
ＮＭ_１１ Ｎ型のＭＯＳトランジスタ
Ｒ_ＳＴＵＰ 抵抗

Claims (10)

1. 閾値電圧が０Ｖ近傍であるＮ型の第１のＭＯＳトランジスタと、
   前記第１のＭＯＳトランジスタのソース端子とグランドとの間に介在する抵抗と、
   前記第１のＭＯＳトランジスタのゲート電圧を制御する制御回路と、
   を備え、
   前記ゲート電圧の制御に応じて、駆動対象となる装置に伝達される当該装置を起動させるための第１の電流の量が制御される、
   起動回路。
2. 前記制御回路は、前記第１のＭＯＳトランジスタの閾値電圧に応じて、当該第１のＭＯＳトランジスタのゲート電圧を制御し、
   当該ゲート電圧の制御に応じて、前記第１の電流の量が制御される、
   請求項１に記載の起動回路。
3. 前記制御回路は、
   ゲート端子とドレイン端子とが電気的に接続され、当該ゲート端子が前記第１のＭＯＳトランジスタのゲート端子と電気的に接続された、閾値電圧が０Ｖ近傍であるＮ型の第２のＭＯＳトランジスタと、
   Ｐ型のＭＯＳトランジスタにより構成されたカレントミラー回路と、
   を備え、
   前記カレントミラー回路から、
   前記第１のＭＯＳトランジスタのドレイン端子に対して第２の電流が出力され、
   前記第２のＭＯＳトランジスタのドレイン端子に対して前記第２の電流が複製された第３の電流が出力される、
   請求項１または２に記載の起動回路。
4. 前記カレントミラー回路は、Ｐ型の第３のＭＯＳトランジスタ及び第４のＭＯＳトランジスタを備え、
   前記第３のＭＯＳトランジスタは、ゲート端子とドレイン端子とが電気的に接続されており、当該ドレイン端子が前記第１のＭＯＳトランジスタのドレイン端子と電気的に接続され、
   前記第４のＭＯＳトランジスタは、ドレイン端子が前記第２のＭＯＳトランジスタのドレイン端子と電気的に接続され、ソース端子が電源電圧に電気的に接続される、
   請求項３に記載の起動回路。
5. 前記装置から前記第３のＭＯＳトランジスタ及び前記第４のＭＯＳトランジスタそれぞれのゲート端子への第４の電流の供給に応じて、前記第１のＭＯＳトランジスタのドレイン端子の電位が制御され、
   当該ドレイン端子の電位に応じて、前記第１の電流の伝達が制御される、
   請求項４に記載の起動回路。
6. 前記カレントミラー回路は、Ｐ型の第５のＭＯＳトランジスタを含み、
   前記第１のＭＯＳトランジスタのドレイン端子の電位に応じて、前記第５のＭＯＳトランジスタにより前記第２の電流が複製された電流が、当該第５のＭＯＳトランジスタのドレイン端子から前記装置に対して、前記第１の電流として供給される、
   請求項５に記載の起動回路。
7. アノード側が前記第３のＭＯＳトランジスタのソース端子に電気的に接続され、カソード側が当該第３のＭＯＳトランジスタのドレイン端子に電気的に接続された第１のダイオードと、
   アノード側が前記第４のＭＯＳトランジスタのソース端子に電気的に接続され、カソード側が当該第４のＭＯＳトランジスタのドレイン端子に電気的に接続された第２のダイオードと、
   を備え、
   前記第３のＭＯＳトランジスタ及び前記第４のＭＯＳトランジスタそれぞれは、バックゲート端子とドレイン端子とが電気的に接続されており、
   前記第１のＭＯＳトランジスタのドレイン端子の電位に応じて、前記第３のＭＯＳトランジスタ及び前記第４のＭＯＳトランジスタそれぞれのソース端子側への前記第１の電流の引き込みが制御される、
   請求項５に記載の起動回路。
8. 前記第２のＭＯＳトランジスタのソース端子は、閾値電圧が０Ｖ近傍であるＮ型の第６のＭＯＳトランジスタを介してグランドに電気的に接続される、請求項５から７のいずれか一項に記載の起動回路。
9. 前記装置は、電流源回路である、請求項５から８のいずれか一項に記載の起動回路。
10. 前記装置は、セルフバイアス型の電流源回路であり、
    前記電流源回路を流れる電流のうちの一部が、前記第４の電流として、前記第３のＭＯＳトランジスタ及び前記第４のＭＯＳトランジスタそれぞれのゲート端子に供給される、
    請求項９に記載の起動回路。

Images