JP7201677B2 - 起動回路 - Google Patents
起動回路 Download PDFInfo
- Publication number
- JP7201677B2 JP7201677B2 JP2020521034A JP2020521034A JP7201677B2 JP 7201677 B2 JP7201677 B2 JP 7201677B2 JP 2020521034 A JP2020521034 A JP 2020521034A JP 2020521034 A JP2020521034 A JP 2020521034A JP 7201677 B2 JP7201677 B2 JP 7201677B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- circuit
- mos transistor
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003362 replicative effect Effects 0.000 claims description 11
- 230000003213 activating effect Effects 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 claims description 2
- 239000007858 starting material Substances 0.000 description 31
- 230000004913 activation Effects 0.000 description 30
- 238000010586 diagram Methods 0.000 description 20
- 230000000052 comparative effect Effects 0.000 description 15
- 238000013461 design Methods 0.000 description 12
- 230000007704 transition Effects 0.000 description 11
- 238000004088 simulation Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 238000012544 monitoring process Methods 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 238000010408 sweeping Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001151 other effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000013589 supplement Substances 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000003306 harvesting Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/30—Modifications for providing a predetermined threshold before switching
- H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/347—DC amplifiers in which all stages are DC-coupled with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
- H03B2200/003—Circuit elements of oscillators
- H03B2200/0038—Circuit elements of oscillators including a current mirror
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0033—Current mirrors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Control Of Electrical Variables (AREA)
Description
1.起動回路の概要
2.技術的課題
3.技術的特長
3.1.動作原理
3.2.第1の構成例
3.3.第2の構成例
3.4.第3の構成例
3.5.補足
4.むすび
まず、起動回路の概要について例を挙げて説明する。前述したように、近年では電子機器の多様化に伴い、低消費電力の電子機器も提案されており、このような低消費電力の電子機器を構成する要素回路の中には、消費電力がnW級のものも存在する。このような要素回路の一つとして起動回路が挙げられる。起動回路としては、要求される仕様に応じて多様な形式のものが存在し、特に近年では、所謂Native-NMOSと称される、閾値電圧が0V近傍となるように調整されたN型のMOSトランジスタを使用した形式のものも提案されている。
続いて、上述した比較例に係る起動回路の技術的課題について説明する。
以下に、本開示の一実施形態に係る起動回路の技術的特徴について説明する。
まず、本開示の一実施形態に係る起動回路の基本的な動作原理について説明する。例えば、図6は、本開示の一実施形態に係る起動回路の動作原理について概要を説明するための説明図であり、当該起動回路を機能ブロックとして抽象化した構成の一例を示している。なお、以降の説明では、本開示の一実施形態に係る起動回路100の特徴について、図1を参照して説明した例と同様に、電流源回路200を駆動対象とした場合に着目して説明する。即ち、図6に示す電流源回路200については、図1に示す電流源回路200と実質的に同様のため、詳細な説明は省略する。
続いて、本開示の一実施形態に係る起動回路の第1の構成例について説明する。
まず、図7を参照して、第1の構成例に係る起動回路の回路構成の一例について説明する。図7は、本開示の一実施形態に係る起動回路の第1の構成例について説明するための説明図であり、図6に示す起動回路の回路構成の一例について示している。なお、図7に示す電流源回路200の回路構成については、図2を参照して説明した電流源回路200の回路構成と実質的に同様のため、詳細な説明は省略する。また、図7に示す起動回路110は、図6に示す例における起動回路100の一例に相当する。
ここで、図8を参照して、図7に示す起動回路110の動作、即ち、電流源回路200の起動に係る動作についてより詳しく説明する。図8は、第1の構成例に係る起動回路110の動作について説明するためのタイミングチャートである。図8の横軸は時間を示している。VDDは、図7に示す電源電圧VDDの電圧値を示している。VGPは、図7におけるノードNVGPの電位、即ち、電流源回路200においてカレントミラー回路を構成するトランジスタM105、M107、及びM109それぞれのゲート端子の電位を示している。VGNは、図7におけるノードNVGNの電位、即ち、電流源回路200においてカレントミラー回路を構成するトランジスタM101及びM103それぞれのゲート端子の電位を示している。ISTUPは、図7に示す起動電流ISTUPの電流値を示している。IBIASは、図7に示すバイアス電流IBIASの電流値を示している。VGP0は、図7におけるノードNVGP0の電位、即ち、起動回路110においてカレントミラー回路を構成するトランジスタM111、M113、及びM115それぞれのゲート端子の電位を示している。VGN0は、図7におけるノードNVGN0の電位、即ち、トランジスタNM111及びNM113それぞれのゲート端子の電位を示している。
次いで、第1の構成例の実施例として、図9及び図10を参照して、第1の構成例に係る起動回路の特性について説明する。図9は、第1の構成例に係る起動回路の特性について説明するための説明図であり、図7に示す起動回路110において、セルフバイアス接続されたトランジスタNM111の特性をシミュレーションするための回路の一例である。図9におけるトランジスタNM111、NM113、M111、及びM113は、図7に示す起動回路110におけるトランジスタNM111、NM113、M111、及びM 113にそれぞれ相当する。また、図9に示す直流電源VSは、トランジスタNM111のソース電圧を模している。なお、図9に示す例では、トランジスタNM113側により電圧が発生しやすいように、トランジスタNM111と当該トランジスタNM113とのサイズ比を調整している。具体的には、図9に示す例では、トランジスタNM111と当該トランジスタNM113とのサイズ比を1:0.25としている。
続いて、本開示の一実施形態に係る起動回路の第2の構成例について説明する。例えば、図11は、本開示の一実施形態に係る起動回路の第2の構成例について説明するための説明図であり、図6に示す起動回路の回路構成の他の一例について示している。なお、図11に示す電流源回路200の回路構成については、図2を参照して説明した電流源回路200の回路構成と実質的に同様のため、詳細な説明は省略する。また、図11に示す起動回路120は、図6に示す例における起動回路100の一例に相当する。
続いて、本開示の一実施形態に係る起動回路の第3の構成例について説明する。例えば、図12は、本開示の一実施形態に係る起動回路の第3の構成例について説明するための説明図であり、図6に示す起動回路の回路構成の他の一例について示している。なお、図12に示す電流源回路200の回路構成については、図2を参照して説明した電流源回路200の回路構成と実質的に同様のため、詳細な説明は省略する。また、図12に示す起動回路130は、図6に示す例における起動回路100の一例に相当する。
第1の構成例~第3の構成例として上述した構成はあくまで一例であり、図6を参照して説明した動作原理を実現可能であれば、本開示の一実施形態に係る起動回路の回路構成は限定されない。具体的な一例として、第3の構成例に係る起動回路130において、第2の構成例に係る起動回路120と同様に、トランジスタNM113のソース端子とグランドとの間に、当該起動回路120におけるトランジスタNM115に相当する構成を介在させてもよい。このように、図6を参照して説明した動作原理の基本思想を逸脱しない範囲で、本開示の一実施形態に係る起動回路の回路構成が適宜変更されてもよい。
以上説明したように、本開示の一実施形態に係る起動回路は、閾値電圧が0V近傍であるN型の第1のMOSトランジスタと、第1のMOSトランジスタのソース端子とグランドとの間に介在する抵抗と、第1のMOSトランジスタのゲート電圧を制御する制御回路と、を備える。このような構成の基で、上記制御回路による上記ゲート電圧の制御に応じて、駆動対象となる装置に伝達される当該装置を起動させるための起動電流の量が制御される。より具体的には、制御回路は、上記第1のMOSトランジスタの閾値電圧に応じて、当該第1のMOSトランジスタのゲート電圧を制御する。
(1)
閾値電圧が0V近傍であるN型の第1のMOSトランジスタと、
前記第1のMOSトランジスタのソース端子とグランドとの間に介在する抵抗と、
前記第1のMOSトランジスタのゲート電圧を制御する制御回路と、
を備え、
前記ゲート電圧の制御に応じて、駆動対象となる装置に伝達される当該装置を起動させるための第1の電流の量が制御される、
起動回路。
(2)
前記制御回路は、前記第1のMOSトランジスタの閾値電圧に応じて、当該第1のMOSトランジスタのゲート電圧を制御し、
当該ゲート電圧の制御に応じて、前記第1の電流の量が制御される、
前記(1)に記載の起動回路。
(3)
前記制御回路は、
ゲート端子とドレイン端子とが電気的に接続され、当該ゲート端子が前記第1のMOSトランジスタのゲート端子と電気的に接続された、閾値電圧が0V近傍であるN型の第2のMOSトランジスタと、
P型のMOSトランジスタにより構成されたカレントミラー回路と、
を備え、
前記カレントミラー回路から、
前記第1のMOSトランジスタのドレイン端子に対して第2の電流が出力され、
前記第2のMOSトランジスタのドレイン端子に対して前記第2の電流が複製された第3の電流が出力される、
前記(1)または(2)に記載の起動回路。
(4)
前記カレントミラー回路は、P型の第3のMOSトランジスタ及び第4のMOSトランジスタを備え、
前記第3のMOSトランジスタは、ゲート端子とドレイン端子とが電気的に接続されており、当該ドレイン端子が前記第1のMOSトランジスタのドレイン端子と電気的に接続され、
前記第4のMOSトランジスタは、ドレイン端子が前記第2のMOSトランジスタのドレイン端子と電気的に接続され、ソース端子がグランドに電気的に接続される、
前記(3)に記載の起動回路。
(5)
前記装置から前記第3のMOSトランジスタ及び前記第4のMOSトランジスタそれぞれのゲート端子への第4の電流の供給に応じて、前記第1のMOSトランジスタのドレイン端子の電位が制御され、
当該ドレイン端子の電位に応じて、前記第1の電流の伝達が制御される、
前記(4)に記載の起動回路。
(6)
前記カレントミラー回路は、P型の第5のMOSトランジスタを含み、
前記第1のMOSトランジスタのドレイン端子の電位に応じて、前記第5のMOSトランジスタにより前記第2の電流が複製された電流が、当該第5のMOSトランジスタのドレイン端子から前記装置に対して、前記第1の電流として供給される、
前記(5)に記載の起動回路。
(7)
アノード側が前記第3のMOSトランジスタのソース端子に電気的に接続され、カソード側が当該第3のMOSトランジスタのドレイン端子電気的に接続された第1のダイオードと、
カソード側が前記第4のMOSトランジスタのソース端子に電気的に接続され、カソード側が当該第4のMOSトランジスタのドレイン端子電気的に接続された第2のダイオードと、
を備え、
前記第3のMOSトランジスタ及び前記第4のMOSトランジスタそれぞれは、バックゲート端子とドレイン端子とが電気的に接続されており、
前記第1のMOSトランジスタのドレイン端子の電位に応じて、前記第3のMOSトランジスタ及び前記第4のMOSトランジスタそれぞれのソース端子側への前記第1の電流の引き込みが制御される、
前記(5)に記載の起動回路。
(8)
前記第4のMOSトランジスタのソース端子は、閾値電圧が0V近傍であるN型のN型の第6のMOSトランジスタを介してグランドに電気的に接続される、前記(5)~(7)のいずれか一項に記載の起動回路。
(9)
前記装置は、電流源回路である、前記(5)~(8)のいずれか一項に記載の起動回路。
(10)
前記装置は、セルフバイアス型の電流源回路であり、
前記電流源回路を流れる電流のうちの一部が、前記第4の電流として、前記第3のMOSトランジスタ及び前記第4のMOSトランジスタそれぞれのゲート端子に供給される、
前記(9)に記載の起動回路。
101 起動電流発生回路
103 ゲート電圧制御回路
200 電流源回路
NM11 N型のMOSトランジスタ
RSTUP 抵抗
Claims (10)
- 閾値電圧が0V近傍であるN型の第1のMOSトランジスタと、
前記第1のMOSトランジスタのソース端子とグランドとの間に介在する抵抗と、
前記第1のMOSトランジスタのゲート電圧を制御する制御回路と、
を備え、
前記ゲート電圧の制御に応じて、駆動対象となる装置に伝達される当該装置を起動させるための第1の電流の量が制御される、
起動回路。 - 前記制御回路は、前記第1のMOSトランジスタの閾値電圧に応じて、当該第1のMOSトランジスタのゲート電圧を制御し、
当該ゲート電圧の制御に応じて、前記第1の電流の量が制御される、
請求項1に記載の起動回路。 - 前記制御回路は、
ゲート端子とドレイン端子とが電気的に接続され、当該ゲート端子が前記第1のMOSトランジスタのゲート端子と電気的に接続された、閾値電圧が0V近傍であるN型の第2のMOSトランジスタと、
P型のMOSトランジスタにより構成されたカレントミラー回路と、
を備え、
前記カレントミラー回路から、
前記第1のMOSトランジスタのドレイン端子に対して第2の電流が出力され、
前記第2のMOSトランジスタのドレイン端子に対して前記第2の電流が複製された第3の電流が出力される、
請求項1または2に記載の起動回路。 - 前記カレントミラー回路は、P型の第3のMOSトランジスタ及び第4のMOSトランジスタを備え、
前記第3のMOSトランジスタは、ゲート端子とドレイン端子とが電気的に接続されており、当該ドレイン端子が前記第1のMOSトランジスタのドレイン端子と電気的に接続され、
前記第4のMOSトランジスタは、ドレイン端子が前記第2のMOSトランジスタのドレイン端子と電気的に接続され、ソース端子が電源電圧に電気的に接続される、
請求項3に記載の起動回路。 - 前記装置から前記第3のMOSトランジスタ及び前記第4のMOSトランジスタそれぞれのゲート端子への第4の電流の供給に応じて、前記第1のMOSトランジスタのドレイン端子の電位が制御され、
当該ドレイン端子の電位に応じて、前記第1の電流の伝達が制御される、
請求項4に記載の起動回路。 - 前記カレントミラー回路は、P型の第5のMOSトランジスタを含み、
前記第1のMOSトランジスタのドレイン端子の電位に応じて、前記第5のMOSトランジスタにより前記第2の電流が複製された電流が、当該第5のMOSトランジスタのドレイン端子から前記装置に対して、前記第1の電流として供給される、
請求項5に記載の起動回路。 - アノード側が前記第3のMOSトランジスタのソース端子に電気的に接続され、カソード側が当該第3のMOSトランジスタのドレイン端子に電気的に接続された第1のダイオードと、
アノード側が前記第4のMOSトランジスタのソース端子に電気的に接続され、カソード側が当該第4のMOSトランジスタのドレイン端子に電気的に接続された第2のダイオードと、
を備え、
前記第3のMOSトランジスタ及び前記第4のMOSトランジスタそれぞれは、バックゲート端子とドレイン端子とが電気的に接続されており、
前記第1のMOSトランジスタのドレイン端子の電位に応じて、前記第3のMOSトランジスタ及び前記第4のMOSトランジスタそれぞれのソース端子側への前記第1の電流の引き込みが制御される、
請求項5に記載の起動回路。 - 前記第2のMOSトランジスタのソース端子は、閾値電圧が0V近傍であるN型の第6のMOSトランジスタを介してグランドに電気的に接続される、請求項5から7のいずれか一項に記載の起動回路。
- 前記装置は、電流源回路である、請求項5から8のいずれか一項に記載の起動回路。
- 前記装置は、セルフバイアス型の電流源回路であり、
前記電流源回路を流れる電流のうちの一部が、前記第4の電流として、前記第3のMOSトランジスタ及び前記第4のMOSトランジスタそれぞれのゲート端子に供給される、
請求項9に記載の起動回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018098489 | 2018-05-23 | ||
JP2018098489 | 2018-05-23 | ||
PCT/JP2019/006918 WO2019225094A1 (ja) | 2018-05-23 | 2019-02-22 | 起動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2019225094A1 JPWO2019225094A1 (ja) | 2021-06-10 |
JP7201677B2 true JP7201677B2 (ja) | 2023-01-10 |
Family
ID=68616662
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020521034A Active JP7201677B2 (ja) | 2018-05-23 | 2019-02-22 | 起動回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11271548B2 (ja) |
JP (1) | JP7201677B2 (ja) |
WO (1) | WO2019225094A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114489227B (zh) * | 2021-09-06 | 2023-03-07 | 上海芯圣电子股份有限公司 | 一种芯片内的启动电路 |
US20230155498A1 (en) * | 2021-11-16 | 2023-05-18 | Rohm Co., Ltd. | Current source circuit |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002108468A (ja) | 2000-09-28 | 2002-04-10 | Toshiba Corp | 電流源回路 |
US20070164722A1 (en) | 2006-01-17 | 2007-07-19 | Rao T V Chanakya | Low power beta multiplier start-up circuit and method |
JP2008154020A (ja) | 2006-12-19 | 2008-07-03 | Kawasaki Microelectronics Kk | 電圧制御発振回路 |
JP2010198092A (ja) | 2009-02-23 | 2010-09-09 | Seiko Instruments Inc | 定電流回路 |
JP2013037435A (ja) | 2011-08-04 | 2013-02-21 | Lapis Semiconductor Co Ltd | 半導体集積回路 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5955874A (en) * | 1994-06-23 | 1999-09-21 | Advanced Micro Devices, Inc. | Supply voltage-independent reference voltage circuit |
US8188785B2 (en) * | 2010-02-04 | 2012-05-29 | Semiconductor Components Industries, Llc | Mixed-mode circuits and methods of producing a reference current and a reference voltage |
-
2019
- 2019-02-22 US US17/056,362 patent/US11271548B2/en active Active
- 2019-02-22 JP JP2020521034A patent/JP7201677B2/ja active Active
- 2019-02-22 WO PCT/JP2019/006918 patent/WO2019225094A1/ja active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002108468A (ja) | 2000-09-28 | 2002-04-10 | Toshiba Corp | 電流源回路 |
US20070164722A1 (en) | 2006-01-17 | 2007-07-19 | Rao T V Chanakya | Low power beta multiplier start-up circuit and method |
JP2008154020A (ja) | 2006-12-19 | 2008-07-03 | Kawasaki Microelectronics Kk | 電圧制御発振回路 |
JP2010198092A (ja) | 2009-02-23 | 2010-09-09 | Seiko Instruments Inc | 定電流回路 |
JP2013037435A (ja) | 2011-08-04 | 2013-02-21 | Lapis Semiconductor Co Ltd | 半導体集積回路 |
Also Published As
Publication number | Publication date |
---|---|
WO2019225094A1 (ja) | 2019-11-28 |
US20210211119A1 (en) | 2021-07-08 |
JPWO2019225094A1 (ja) | 2021-06-10 |
US11271548B2 (en) | 2022-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101489006B1 (ko) | 정전류 회로 | |
TWI631450B (zh) | 基體偏壓產生電路 | |
TW200532415A (en) | CMOS constant voltage generator | |
JP7201677B2 (ja) | 起動回路 | |
TWI708134B (zh) | 基體偏壓產生電路 | |
JP6176826B2 (ja) | 起動回路を有する完全相補型自己バイアス差動受信機 | |
US7683687B2 (en) | Hysteresis characteristic input circuit including resistors capable of suppressing penetration current | |
CN107797601A (zh) | 一种低功耗亚阈值全mos管的基准电压源的设计 | |
TW201805754A (zh) | 寬電源範圍精準啓動電流源 | |
CN111193506B (zh) | 一种带电压隔离的低功耗pmos管衬底切换电路 | |
CN103440011B (zh) | 具有压差补偿的线性恒流源电路 | |
CN108829174B (zh) | 线性稳压器电路 | |
CN101763137B (zh) | 电流生成电路 | |
CN108809295B (zh) | 电平移位电路 | |
CN208188714U (zh) | 一种低压基准电路 | |
CN203193605U (zh) | 用于驱动高压器件的驱动电路 | |
US20230253880A1 (en) | Voltage Generation Module and Power Supply Management Chip | |
CN106921373B (zh) | 驱动电路 | |
CN112041777B (zh) | 启动电路 | |
CN102622030B (zh) | 具有温度补偿的电流源电路 | |
JP2012252508A (ja) | 半導体集積回路 | |
CN110189709B (zh) | 控制电路、背光驱动装置和显示设备 | |
JP2017163722A (ja) | ゲート駆動回路 | |
US7652523B2 (en) | Ratioed feedback body voltage bias generator | |
KR100933695B1 (ko) | 반도체 소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AA64 | Notification of invalidation of claim of internal priority (with term) |
Free format text: JAPANESE INTERMEDIATE CODE: A241764 Effective date: 20210309 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210315 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220920 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221222 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7201677 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |