CN112041777B - 启动电路 - Google Patents

启动电路 Download PDF

Info

Publication number
CN112041777B
CN112041777B CN201980026015.6A CN201980026015A CN112041777B CN 112041777 B CN112041777 B CN 112041777B CN 201980026015 A CN201980026015 A CN 201980026015A CN 112041777 B CN112041777 B CN 112041777B
Authority
CN
China
Prior art keywords
circuit
transistor
current
signal
drain terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980026015.6A
Other languages
English (en)
Other versions
CN112041777A (zh
Inventor
渡边裕之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN112041777A publication Critical patent/CN112041777A/zh
Application granted granted Critical
Publication of CN112041777B publication Critical patent/CN112041777B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/347—DC amplifiers in which all stages are DC-coupled with semiconductor devices only in integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Control Of Electrical Variables (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

本发明的目的是提供启动电路，利用该启动电路，可以用更理想的配置来实现更小的面积和更低的功耗。提供了启动电路(100)，包括：nMOS晶体管(NM11)，该nMOS晶体管的栅极接地并且阈值电压接近0V；以及电阻器(RSTUP)，位于MOS晶体管的源极与地之间。根据从要被驱动的装置(200)输出的第一信号(IBIAS)来控制MOS晶体管的漏极的电势，并且根据漏极的电势来控制用于启动装置的第二信号(启动信号)的传输。

Description

启动电路
技术领域
本公开涉及一种启动电路。
背景技术
所谓的由电源驱动的电子设备最近已经多样化。例如，由钮扣电池长时间驱动的电子设备和通过所谓的能量收集供电的低功耗电子设备也已经提出。构成这种低功耗电子设备的一些电路元件包括具有纳瓦(nW)级功耗的那些电路元件。
构成各种电子设备的电路元件包括启动电路(activation circuit，激活电路)。根据要求的规格，存在各种类型的启动电路。具体是最近，还提出了使用N型MOS晶体管的启动电路的类型，N型MOS晶体管被称为所谓的原生NMOS，其阈值电压被调整到0V附近。与其他类型的启动电路相比，使用原生NMOS的类型的启动电路可以实现面积减小和电流消耗减小，并且已经引起了注意。例如，非专利文献1公开了使用原生NMOS类型的启动电路的示例。
引用列表
非专利文献
非专利文献1：Vadim Ivanov，“Analog Techniques for Nano-power Circuits”，ISSCC 2015Tutorial，2015年2月22日。
发明内容
技术问题
通常，在启动用作要启动目标的装置之后，启动电路必须停止由启动电路生成的启动信号(例如，电流或电压信号)。另一方面，在某些情况下，考虑到诸如晶体管(例如，原生NMOS)的元件之间的变化，启动电路的设计必须具有电阻和电流消耗的余量。对余量的考虑可能导致例如启动电路尺寸的增加或启动电路的电流消耗的增加。
因此，本公开提出了启动电路，其可以通过更优选的实施例实现面积减小和电流消耗减小两者。
问题的解决方案
根据本公开，提供了启动电路，包括：N型MOS晶体管，栅极端接地，并且阈值电压在0V附近；以及电阻器，插在MOS晶体管的源极端和地之间，其中，根据从用作驱动对象的装置输出的第一信号来控制MOS晶体管的漏极端的电势，并且根据漏极端的电势来控制用于启动装置的第二信号的传输。
发明的有利效果
如上所述，根据本公开，提供了能够通过更优选的实施例实现面积减小和电流消耗减小的启动电路。
注意，上述效果不一定是限制性的，并且可以与上述效果一起或代替上述效果来施加本说明书中描述的任何效果或可以从本说明书中理解的其他效果。
附图说明
图1是用于描述根据比较示例的启动电路的示意性配置的示例的说明图；
图2是用于描述根据比较示例的启动电路的电路配置的示例的说明图；
图3是用于描述根据比较示例的启动电路的操作的时序图；
图4是用于描述GIDL的概述的说明图；
图5是用于描述根据本公开实施例的启动电路的操作原理的概述的说明图；
图6是用于描述根据实施例的启动电路的第一配置示例的说明图；
图7是用于描述根据第一配置示例的启动电路的操作的时序图；
图8是用于描述根据实施例的启动电路的第二配置示例的说明图。
具体实施方式
在下文中，将参照附图详细描述本公开的优选实施例。注意，在本说明书和附图中，具有基本相同的功能配置的组件将用相同的附图标记表示，并且将省略多余的描述。
注意，将按以下顺序给出描述。
1启动电路的概述
2.技术问题
3.技术特征
3.1.操作原理
3.2.第一配置示例
3.3.第二配置示例
3.4.补充说明
4.结论
《1.启动电路的概述》
首先，将通过示例描述启动电路的概述。如上所述，最近，随着电子设备的多样化，还提出了低功耗电子设备。构成这种低功耗电子设备的一些电路元件包括具有nW级功耗的电路元件。这种电路元件包括启动电路。根据需求的规格，存在各种类型的启动电路。具体是最近，还提出了使用N型MOS晶体管的启动电路，N型MOS晶体管被称为所谓的原生NMOS，其阈值电压被调整到0V附近。
由于如上所述其阈值电压在0V附近，所以原生NMOS具有即使在栅极端连接到地(GND)的状态下特定电平的沟道漏电流也流动的特性。换言之，原生NMOS具有这样的特性，即在没有电压施加到其栅极端的状态下，其源极和漏极之间的状态保持在导电状态。与其它类型的启动电路相比，通过使用上述的原生NMOS特性，使用原生NMOS类型的启动电路可以实现面积减小和低电流消耗，并且已经引起了注意。
通常，在用作要启动目标的装置(换言之，用作驱动对象的装置)被启动之后，启动电路停止发送由启动电路生成的用于启动该装置的信号。由启动电路生成的用于启动用作驱动对象的装置的信号的示例包括电流信号或电压信号。注意，在以下描述中，为了方便起见，用于启动用作驱动对象的装置的信号也将称为“启动信号”。因此，在以下描述中，术语“启动信号”可以包括电流信号和电压信号，除非另外特别声明，并且只要在电路配置方面没有限制。注意，上述启动信号对应于“第二信号”的示例。
在本文中，将使用原生NMOS类型的启动电路的示例描述为比较示例。例如，图1是用于描述根据比较示例的启动电路的示意性配置的示例的说明图，并且示出了用于驱动对象的启动电路190的配置的示例，该驱动对象是电流源电路200。
如图1所示，启动电路190包括由原生NMOS构成的晶体管NM11、电阻器RSTUP和启动电流生成电路191。晶体管NM11具有电连接到地(GND)的栅极端，并且具有经由电阻器RSTUP电连接到地(GND)的源极端。此外，启动电流生成电路191连接到晶体管NM11的漏极端侧。此外，由用作驱动对象的电流源电路200生成的偏置电流IBIAS流向的电流源电路200的信号线的部分，电连接到晶体管NM11的源极端。在图1中，附图标记ISTUP0示意性地示出了晶体管NM11的漏极电流。此外，附图标记Vgs示出了晶体管NM11的栅源电压。在这种配置中，当启动电流生成电路191中生成的启动电流(换言之，启动信号)传导通过电流源电路200时，电流源电路200被启动。
具体地，根据晶体管NM11的源极和漏极彼此导通的导通状态、或者源极和漏极彼此不导通的非导通状态，控制启动电流生成电路191中生成的启动电流是否传导通过电流源电路200。当晶体管NM11变为导通状态时，漏极电流ISTUP0通过启动电流生成电路191传导，并且在启动电流生成电路191中产生启动电流。当启动电流生成电路191中生成的启动电流传导通过电流源电路200时，电流源电路200被启动。
此外，随着电流源电路200的启动，流过电流源电路200的电流的部分(传输信号)，换言之，从电流源电路200输出的电流的部分(信号)作为偏置电流IBIAS流到晶体管NM11的源极端侧。结果，晶体管NM11的源极电压增加，并且晶体管NM11的栅源电压Vgs随着源极电压的增加而降低。然后，当栅源电压Vgs变得低于晶体管NM11的阈值电压Vth时，晶体管NM11从导通状态转换到非导通状态。因此，限制启动电流生成电路191中的漏极电流ISTUP0的流动，结果，限制(或停止)启动电流生成电路191中的启动电流的生成。换言之，启动电路190变成关断状态。注意，与上述偏置电流IBIAS类似，从上述电流源电路200输出的电流(信号)对应于“第一信号”的示例。
在本文中，将描述根据比较示例的启动电路的电路配置的示例。例如，图2是用于描述根据比较示例的启动电路的电路配置的示例的说明图，并且示出了在图1所示的电流源电路200被构成为所谓的自偏置型的电流源电路的情况下启动电路190的电路配置的示例。
如上所述，图2所示的电流源电路200被构成为自偏置型(self-bias-type)电流源电路。具体地，电流源电路200包括构成为N型MOS晶体管的晶体管M101和M103以及构成为P型MOS晶体管的晶体管M105、M107和M109。
晶体管M101和M103构成电流镜电路。具体地，各个晶体管M101和M103的栅极端彼此电连接。晶体管M103的栅极和漏极彼此电连接。晶体管M101的源极端经由电阻器R0电连接到地(GND)。此外，晶体管M103的源极端电连接到地(GND)。
此外，晶体管M105、M107和M109构成电流镜电路。具体地，各个晶体管M105、M107和M109的栅极端彼此电连接。晶体管M105的栅极和漏极彼此电连接。各个晶体管M105、M107和M109的源极端电连接到电源电压VDD。
在上述配置中，晶体管M101的漏极端和晶体管M105的漏极端彼此电连接。此外，晶体管M103的漏极端和晶体管M107的漏极端彼此电连接。
此外，在图2所示的示例中，从晶体管M105的漏极端侧分支的信号线电连接到晶体管NM11的漏极端侧。此外，晶体管M109的漏极端侧电连接到晶体管NM11的源极端侧。
在这种配置中，当施加电源电压VDD并且启动电路190变为导通状态时，启动电流ISTUP流动，使得电流从电流源电路200拉出(pull out)到启动电路190。具体地，启动电流ISTUP从晶体管M105的漏极端侧流向晶体管NM11的漏极端侧。结果，电流源电路200被启动。
此外，当启动电流源电路200时，从电流源电路200输出的电流的部分(换言之，输出信号)作为偏置电流IBIAS提供给晶体管NM11的源极端侧，并且晶体管NM11的源极端侧的电势增加。换言之，随着偏置电流IBIAS的供应，晶体管NM11的栅源电压Vgs降低。然后，当晶体管NM11中的栅源电压Vgs变得低于阈值电压Vth时，晶体管NM11转变到非导通状态，并且因此，切断启动电流ISTUP的流动。换言之，启动电路190变成关断状态。
在本文中，参照图3，将更详细地描述图2中所示的启动电路190的操作，换言之，关于电流源电路200的启动的操作。图3是用于描述根据比较示例的启动电路190的操作的时序图。图3中的横轴表示时间。附图标记VDD表示图2所示的电源电压VDD的电压值。附图标记VGP表示图2中节点NVGP的电势，换言之，构成电流镜电路的各个晶体管M105、M107和M109的栅极端的电势。附图标记VGN表示图2中节点NVGN的电势，换言之，构成电流镜电路的各个晶体管M101和M103的栅极端的电势。附图标记ISTUP表示图2所示的启动电流ISTUP的电流值。附图标记IBIAS表示图2所示的偏置电流IBIAS的电流值。附图标记VS表示图2中节点NVS的电势，换言之，晶体管NM11的源极端的电势。
在图3所示的示例中，在时间t11施加电源电压VDD，并且在从时间t11到时间t13的时段中，电源电压VDD的电压值增加。注意，此时，晶体管NM11的源极端的电势VS指示0V附近
当施加电源电压VDD时，启动电路190变为导通状态，启动电流ISTUP流动，使得电流从电流源电路200拉出到启动电路190。在该过程中，启动电流ISTUP的电流值随着电源电压VDD的电压值的增加而增加，并且节点NVGP的电势VGP随着启动电流ISTUP的电流值的增加而增加。然后，在时间t13，晶体管M105、M107和M109转变到导通状态，并且电源电压VDD的增加停止。此外，当晶体管M107在时间t13转变到导通状态时，电连接到晶体管M107的漏极端侧的节点NVGN的电势VGN增加，并且电势VGP随着电势VGN的增加而减小。此外，随着节点NVGN的电势VGN的增加，晶体管M101和M103在时间t15转变到导通状态，并且电势VGN的增加和电势VGP的减少停止。如上所述，电流源电路200的启动完成，并且在构成电流源电路200的每个晶体管M101、M103、M105、M107和M109的源极和漏极之间传输信号(漏极电流)。
当电流源电路200的启动在时间t15完成时，在晶体管M109的源极和漏极之间传输的信号作为偏置电流IBIAS提供给晶体管NM11的源极端(换言之，节点NVS)。随着偏置电流IBIAS的供应，晶体管NM11的源极端(节点NVS)的电势VS增加。此外，由于晶体管NM11的栅源电压Vgs随着电势VS的增加而降低，所以启动电流ISTUP的电流值随之降低。然后，在时间t17，当晶体管NM11的栅源电压Vgs变得低于晶体管NM11的阈值电压Vth时，晶体管NM11转变到非导通状态，因此切断启动电流ISTUP的流动。换言之，启动电路190变成关断状态。
参照图1至图3，上面已经通过示例描述了启动电路的概述。
《2.技术问题》
随后，将描述根据上述比较例的启动电路的技术问题。
在图1所示的示例中，构成为原生NMOS的晶体管NM11的栅源电压Vgs由如下所示的计算表达式(表达式1)表示。
Vgs＝-RSTUP×IBIAS...(表达式1)
此外，为了使上述晶体管NM11转变到非导通状态，上述栅源电压Vgs必须低于晶体管NM11的阈值电压Vth(Vgs＜Vth)。因此，必须满足如下所示的条件(表达式2)。
-Vth＜RSTUP×IBIAS..(表达式2)
鉴于前述，当要实现电路时，考虑到晶体管NM11的阈值电压Vth的变化，需要具有余量的设计，使得图1所示的电阻器RSTUP和偏置电流IBIAS中的至少一者具有足够大的值。对余量的考虑可能导致例如启动电路尺寸的增加或启动电路电流消耗的增加。
此外，在最近的MOS晶体管中，如果栅源电压Vgs施加到负侧，则漏极和背栅极之间的电流增加的现象在某些情况下由于栅致漏极泄漏(GIDL：栅致漏极泄漏)而变得明显。例如，图4是用于描述GIDL的概述的说明图，并且示出了晶体管的电特性的示例。在图4中，横轴表示栅极电压VG，以及纵轴表示漏极电流ID。在图4所示的示例中，在栅极电压VG指示0V附近的区域中，GIDL的影响是明显的。当GIDL的影响以这种方式变得明显时，即使在用作启动目标的装置(例如，图1所示的电流源电路200)被启动之后，也变得难以完全停止启动电流的流动，并且这在一些情况下导致电流消耗的增加。
鉴于上述情况，本公开提出了启动电路，该启动电路能够更多地减少上述元件之间的变化和GIDL的影响，并且能够通过优选的实施例实现面积减小和电流消耗减小。
《3.技术特征》
下面将描述根据本公开实施例的启动电路的技术特征。
〈3.1.操作原理>
首先，将描述根据本公开实施例的启动电路的基本操作原理。例如，图5是用于描述根据本公开的实施例的启动电路的操作原理的概述的说明图，并且示出了将启动电路抽象为功能块的配置的示例。注意，在以下描述中，将通过关注于类似于参考图1描述的示例的电流源电路200用作驱动对象的情况来描述根据本公开的实施例的启动电路100的特性。因此，将省略关于图5所示的电流源电路200的详细描述，因为该电流源电路实际上与图1所示的电流源电路200相同。
如图5所示，启动电路100包括晶体管NM11、电阻器RSTUP、启动电流生成电路101、电压检测单元103和开关S11。晶体管NM11是N型MOS晶体管，其被调整为使得阈值电压在0V附近。换言之，晶体管NM11具有这样的特性，即在没有电压施加到其栅极端的状态下，其源极和漏极之间的状态保持在导通状态。作为具体的示例，晶体管NM11可以被构成为原生NMOS。晶体管NM11具有电连接到地(GND)的栅极端，并且具有经由电阻器RSTUP电连接到地(GND)的源极端。此外，启动电流生成电路101连接到晶体管NM11的漏极端侧。此外，由用作驱动对象的电流源电路200生成的偏置电流IBIAS流向的电流源电路200的信号线的部分电连接到晶体管NM11的漏极端。在图5中，附图标记ISTUP0示意性地表示晶体管NM11的漏极电流。
开关S11示意性地表示控制启动电流生成电路101中生成的启动电流是否流向电流源电路200的配置。此外，电压检测单元103示意性地表示控制开关S11的导通状态和非导通状态的配置。具体地，电压检测单元103检测晶体管NM11的漏极端的电势(换言之，漏极电压)，并根据检测结果控制开关S11的导通状态和非导通状态。
更具体地，如果晶体管NM11的漏极电压低于预定阈值，则电压检测单元103执行控制，使得开关S11变为导通状态。结果，在启动电流生成电路101中生成的启动电流(换言之，启动信号)流向电流源电路200，并且电流源电路200被启动。
此外，随着电流源电路200的启动，从电流源电路200输出的电流的部分(输出信号)作为偏置电流IBIAS流到晶体管NM11的漏极端侧。结果，晶体管NM11的漏极电压增加。如果晶体管NM11的漏极电压变得高于预定阈值，则电压检测单元103执行控制，使得开关S11变为非导通状态。结果，限制在启动电流生成电路101中生成的启动电流的流动。
在上文中，已经参照图5描述了根据本公开实施例的启动电路的基本操作原理。
<3.2.第一配置示例>
随后，将描述根据本公开实施例的启动电路的第一配置示例。例如，图6是用于描述根据本公开实施例的启动电路的第一配置示例的说明图，并且示出了图5中示出的启动电路的电路配置的示例。注意，将省略关于图6所示的电流源电路200的电路配置的详细描述，因为电路配置实际上与参考图2描述的电流源电路200的电路配置相同。此外，图6所示的启动电路110对应于图5所示示例中的启动电路100。
如图6所示，启动电路110包括晶体管NM11、电阻器RSTUP和二极管D1。晶体管NM11对应于图5所示的晶体管NM11。更具体地，晶体管NM11例如被构造为原生NMOS，其栅极端电连接到地(GND)，并且其源极端经由电阻器RSTUP电连接到地(GND)。注意，在这种电路配置的情况下，晶体管NM11的漏极电流的电流值是通过将栅源电压Vgs除以电阻器RSTUP而获得的值。
从晶体管M105的漏极端侧分支的信号线经由二极管D1电连接到晶体管NM11的漏极端侧。在这种情况下，二极管D1具有电连接到晶体管NM11的漏极端的负极侧，并且具有电连接到从晶体管M105的漏极端侧分支的信号线的正极侧。此外，晶体管M109的漏极端侧电连接到晶体管NM11的漏极端侧。
在这种配置中，当施加电源电压VDD并且启动电路100变为导通状态时，启动电流ISTUP流动，使得电流从电流源电路200拉出到启动电路100。具体地，启动电流ISTUP经由二极管D1从晶体管M105的漏极端侧流到晶体管NM11的漏极端侧。结果，电流源电路200被启动。
此外，当启动电流源电路200时，从电流源电路200输出的电流的部分(换言之，输出信号)作为偏置电流IBIAS提供给晶体管NM11的漏极端侧，并且晶体管NM11的漏极端侧(换言之，二极管D1的负极侧)的电势增加。在这种情况下，晶体管NM11的漏极电压可以通过设置偏置电流IBIAS的电流值而增加到电源电压VDD，偏置电流IBIAS的电流值由晶体管M105和晶体管M109的纵横比(W/L比)设置为具有充分大于晶体管NM11的漏极电流的电流值的值，晶体管NM11的漏极电流的电流值是通过将晶体管NM11的栅源电压Vgs除以电阻器RSTUP而获得的值。
随着二极管D1的负极侧的电势的增加，二极管D1的负极侧和正极侧之间的电势差变小，并且限制启动电流ISTUP的流动。然后，当二极管D1的负极侧的电势变得高于正极侧的电势并且反向偏压施加到二极管D1时，切断启动电流ISTUP的流动。换言之，启动电路100变成关断状态。此外，在这种情况下，从电流源电路200提供给晶体管NM11的漏极端侧的偏置电流IBIAS的电流值被限制为大约等于晶体管NM11的漏极电流的电流值，这是维持启动电路100的关断状态的最小必需电流。
在本文中，参照图7，将更详细地描述图6中所示的启动电路110的操作，换言之，关于电流源电路200的启动的操作。图7是用于描述根据第一配置示例的启动电路110的操作的时序图。图7中的横轴表示时间。附图标记VDD表示图6所示的电源电压VDD的电压值。附图标记VGP表示图6中节点NVGP的电势，换言之，构成电流镜电路的各个晶体管M105、M107和M109的栅极端的电势。附图标记VGN表示图6中节点NVGN的电势，换言之，构成电流镜电路的各个晶体管M101和M103的栅极端的电势。附图标记ISTUP表示图6所示的启动电流ISTUP的电流值。附图标记IBIAS表示图6所示的偏置电流IBIAS的电流值。附图标记VD表示图6中节点NVD的电势，换言之，晶体管NM11的漏极端的电势。
在图7所示的示例中，在时间t21施加电源电压VDD，并且在从时间t21到时间t23的时段中，电源电压VDD的电压值增加。注意，此时，晶体管NM11的漏极端的电势VD指示0V附近。
当施加电源电压VDD时，启动电路100变为导通状态，启动电流ISTUP流动，使得电流从电流源电路200拉出到启动电路100。在该过程中，启动电流ISTUP的电流值随着电源电压VDD的电压值的增加而增加，并且节点NVGP的电势VGP随着启动电流ISTUP的电流值的增加而增加。然后，当晶体管M105、M107和M109中的每一个的栅源电压充分超过阈值电压时，晶体管M105、M107和M109中的每一个转变到导通状态。例如，在图7所示的示例中，在时间t23，晶体管M105、M107和M109转变到导通状态，并且电源电压VDD的增加停止。此外，当晶体管M107在时间t23转变到导通状态时，电连接到晶体管M107的漏极端侧的节点NVGN的电势VGN增加，并且电势VGP随着电势VGN的增加而减小。此外，随着节点NVGN的电势VGN的增加，晶体管M101和M103在时间t25转变到导通状态，并且电势VGN的增加和电势VGP的减少停止。如上所述，电流源电路200的启动完成，并且信号(漏极电流)在构成电流源电路200的晶体管M101、M103、M105、M107和M109中的每一个的源极和漏极之间流动。
当电流源电路200的启动在时间t25完成时，在晶体管M109的源极和漏极之间传输的信号作为偏置电流IBIAS提供给晶体管NM11的漏极端(换言之，节点NVD)。随着偏置电流IBIAS的供应，晶体管NM11的漏极端(节点NVD)的电势VD增加。注意，电势VD也对应于如图6所示的二极管D1的负极侧电势。另一方面，二极管D1的正极侧电势对应于晶体管M105的漏极端侧的电势，换言之，对应于节点NVGP的电势VGP。
当节点NVD的电势VD(换言之，二极管D1的负极侧电势)随着偏置电流IBIAS的供应而增加时，二极管D1的正极侧和负极侧之间的电势差变小，并且限制启动电流ISTUP的流动。然后，当二极管D1的负极侧电势(电势VD)变得高于正极侧电势(电势VGP)时，反向偏置施加到二极管D1。例如，在图7所示的示例中，电势VD在时间t27以及后续的时间高于电势VGP。因此，在时间t27以及以后，切断启动电流ISTUP的流动。换言之，启动电路110变成关断状态。
如上所述，根据第一配置示例的启动电路110可以以最小必要电流消耗来增加晶体管NM11的漏极电压，因此，当实现向二极管D1施加反向偏置的状态时，切断启动电流ISTUP的流动。借助于这样的特性，与根据比较示例的启动电路190相比，根据第一配置示例的启动电路110可以进一步减小晶体管NM11的元件之间的变化(例如，阈值变化)的影响。因此，在根据第一配置示例的启动电路110的设计中，理想地消除了考虑电阻器和电流消耗的余量的必要性。此外，由于启动电流ISTUP的流动被配置为根据晶体管NM11的漏极电压的增加而切断，所以GIDL对用作启动目标的装置的影响可以进一步减小(理想地，消除该影响)。
在上文中，已经参照图6和图7描述了根据本公开实施例的启动电路的第一配置示例。
<3.3.第二配置示例>
随后，将描述根据本公开实施例的启动电路的第二配置示例。例如，图8是用于描述根据本公开实施例的启动电路的第二配置示例的说明图，并且示出了图5中示出的启动电路的电路配置的示例。注意，将省略关于图8所示的电流源电路200的电路配置的详细描述，因为电路配置实际上与参考图2描述的电流源电路200的电路配置相同。此外，图8所示的启动电路130对应于图5所示示例中的启动电路100。
如图8所示，启动电路130包括晶体管NM11、电阻器RSTUP以及晶体管M21和M23。晶体管NM11对应于图5所示的晶体管NM11。更具体地，晶体管NM11例如被构造为原生NMOS晶体管，其栅极端电连接到地(GND)，并且其源极端经由电阻器RSTUP电连接到地(GND)。注意，在这种电路配置的情况下，晶体管NM11的漏极电流的电流值是通过将栅源电压Vgs除以电阻器RSTUP而获得的值。
晶体管M21和M23构成电流镜电路。在启动电路130中，通过使用电流镜电路反射晶体管NM11的漏极电流而获得的电流作为启动电流ISTUP提供给电流源电路200。
具体地，晶体管M21和M23中的每一个被构成为P型MOS晶体管，并且其栅极端彼此电连接。晶体管M21的栅极和漏极彼此电连接。晶体管M21和M23的每个源极端电连接到电源电压VDD。此外，晶体管M21的漏极端和晶体管NM11的漏极端彼此电连接。
此外，晶体管M109的漏极端侧电连接到构成电流镜电路的各个晶体管M21和M23的栅极端。换言之，晶体管M109的漏极端和晶体管NM11的漏极端彼此电连接。此外，晶体管M23的漏极端和晶体管M103的漏极端(换言之，晶体管M107的漏极端)彼此电连接。因此，构成电流镜电路的晶体管M21的漏极端和各个晶体管M101和M103的栅极端彼此电连接。
在这种配置中，当施加电源电压VDD并且启动电路130变为导通状态时，漏极电流流向处于导通状态的晶体管NM11，并且通过使用电流镜电路反射漏极电流而获得的电流作为启动电流ISTUP被提供给电流源电路200。
来自启动电路130的启动电流ISTUP提供给构成电流镜电路的各个晶体管M101和M103的栅极端(换言之，节点NVGN)，并且晶体管M101和M103转变到导通状态。结果，构成电流镜电路的各个晶体管M105、M107和M109的栅极端(换言之，节点NVGP)经由晶体管M101和电阻器R0电连接到地(GND)。因此，构成电流镜电路的晶体管M105、M107和M109转变到导通状态。以这种方式，通过首先启动由N型MOS晶体管M101和M103构成的电流镜电路，同时从启动电路130提供启动电流ISTUP，以及然后启动由P型MOS晶体管M105、M107和M109构成的电流镜电路，来完成电流源电路200的启动。
此外，当启动电流源电路200时，从电流源电路200输出的电流的部分(换言之，输出信号)作为偏置电流IBIAS提供给构成电流镜电路的各个晶体管M21和M23的栅极端。结果，各个晶体管M21和M23的栅极端的电势增加。因此，电连接到栅极端的晶体管NM11的漏极端的电势(换言之，节点NVD的电势)也增加。在这种情况下，晶体管NM11的漏极电压(换言之，各个晶体管M21和M23的栅极电压)可以通过设置偏置电流IBIAS的电流值而增加到电源电压VDD，该偏置电流IBIAS的电流值由晶体管M105和晶体管M109的纵横比(W/L比)设置为具有充分大于晶体管NM11的漏极电流的电流值的值，晶体管NM11的漏极电流的电流值是通过将晶体管NM11的栅源电压Vgs除以电阻器RSTUP而获得的值。
然后，当晶体管M21和M23中的每一者的栅源电压变得充分低于阈值电压时，晶体管M21和M23中的每一者转变为非导通状态。当晶体管M23以这种方式转变到非导通状态时，切断启动电流ISTUP从启动电路130到电流源电路200的供应。此外，在这种情况下，从电流源电路200提供给晶体管NM11的漏极端侧的偏置电流IBIAS的电流值，被限制为大约等于晶体管NM11的漏极电流的电流值，这是保持启动电路130的关断状态的最小必需电流。
如上所述，根据第二配置示例的启动电路130可以以最小必要电流消耗来增加晶体管NM11的漏极电压(换言之，各个晶体管M21和M23的栅极电压)，因此当使晶体管M23转变到非导通状态时，切断启动电流ISTUP的流动。凭借这样的特性，与根据比较示例的启动电路190相比，根据第二配置示例的启动电路130可以进一步减小晶体管NM11的元件之间的变化(例如，阈值变化)的影响。因此，在根据第二配置示例的启动电路130的设计中，理想地消除了考虑电阻器和电流消耗的余量的必要性。此外，由于启动电流ISTUP的流动被配置为根据晶体管NM11的漏极电压的增加而切断，所以GIDL对用作启动目标的装置的影响可以进一步减小(理想地，消除该影响)。此外，在根据第二配置示例的启动电路130中，在自偏置电流源电路的组件中，首先启动由NMOS构成的电流镜电路，然后启动由PMOS构成的电流镜电路。然后，电流源电路被启动。结果，作为电流源电路的输出的偏置电流被提供给启动电路130，并且切断启动电流从启动电路130到电流源电路的供应。当以这种方式执行操作时，可以更可靠地启动电流源电路。
在上文中，已经参照图8描述了根据本公开实施例的启动电路的第二配置示例。
<3.4.补充说明>
在上文中，已经通过主要关注使在启动电路100中生成的启动电流ISTUP流向用作驱动对象的装置(例如，电流源电路200)以启动该装置的情况的示例进行了描述。另一方面，只要能够启动用作驱动对象的装置，从启动电路100提供给装置的启动信号不一定限于电流。例如，可以通过将已经在启动电路100中生成的电压信号作为启动信号传输到用作驱动对象的装置来启动该装置。
此外，在以上描述中，通过向晶体管NM11的漏极端提供在用作驱动对象的装置中流动的电流的部分(换言之，从装置输出的电流的部分)，作为偏置电流，来控制漏极端的电势(换言之，漏极电压)，从而停止启动电路100。另一方面，只要可以控制晶体管NM11的漏极电压，从用作驱动对象的装置提供给晶体管NM11的漏极端的偏置信号(换言之，从装置输出的信号)不必限于电流。例如，可以通过将已经在用作驱动对象的装置中生成的电压信号的部分作为偏置信号提供给晶体管NM11的漏极端，来控制晶体管NM11的漏极电压。
此外，上述作为第一配置示例和第二配置示例的配置仅仅是示例。只要能够实现参考图5描述的操作原理，根据本公开实施例的启动电路的电路配置不受限制。此外，如上所述，同样在将电压信号传输为启动信号或偏置信号的情况下，根据本公开的实施例的启动电路的电路配置可以在不脱离参考图5描述的操作原理的要点的范围内适当地改变。
《4.结论》
如上所述，根据本公开的实施例的启动电路设置有N型MOS晶体管，该晶体管具有连接到地的栅极端并且具有0V附近的阈值电压，并且设置有插在上述MOS晶体管的源极端和地之间的电阻器。此外，在启动电路中，根据从用作驱动对象的装置输出的第一信号来控制上述MOS晶体管的漏极端的电势，并且根据上述漏极端的电势来控制用于启动上述装置的第二信号(启动信号)的传输。上述MOS晶体管的示例包括原生NMOS晶体管。
根据上述配置，在根据本公开的实施例的启动电路中，构成启动电路的上述MOS晶体管的漏极电压能够以维持启动电路处于关断状态所需的最小电流消耗来可靠地增加。由此，理想地，不需要考虑支持构成启动电路的元件(例如，上述MOS晶体管)之间的变化的电阻和电流消耗的余量。因此，可以通过优选的实施例来实现面积减小和电流消耗减小。此外，根据漏极电压的增加，可以更可靠地限制用于启动用作驱动对象的装置的启动信号的传输。因此，GIDL对作为要启动的目标的电路(换言之，用作驱动对象的装置)的影响可以进一步减小(最终，消除该影响)。
上文已经参照附图详细描述了本公开的优选实施例，但是本公开的技术范围不限于这些示例。显然，在本公开的技术领域中具有普通知识的人员可以设想在权利要求中描述的技术思想的范围内的各种变化或修改，并且应当理解，这些变化或修改也属于本公开的技术范围。
此外，本说明书中描述的效果仅仅是说明性的或示例性的，而不是限制性的。即，除了上述效果之外或者代替上述效果，根据本说明书的描述，根据本公开的技术可以展现对于本领域技术人员显而易见的其他效果。
注意，以下配置也属于本公开的技术范围。
(1)一种启动电路，包括：
N型MOS晶体管，栅极端接地，并且阈值电压在0V附近；以及电阻器，插入在MOS晶体管的源极端和地之间，其中，
根据从用作驱动对象的装置输出的第一信号来控制MOS晶体管的漏极端的电势，并且
根据漏极端的电势来控制用于启动装置的第二信号的传输。
(2)根据(1)的启动电路，其中，
根据漏极端的电势，在装置中流动的第二信号经由二极管引入到漏极端中，并且
根据向漏极端提供第一信号，限制经由二极管将第二信号引入到漏极端中。
(3)根据(2)的启动电路，其中，
漏极端连接到二极管的负极，
第二信号经由二极管从二极管的正极侧引入漏极端中，
根据取决于向漏极端提供第一信号的漏极端的电势的增加，限制经由二极管将第二信号引入漏极端中。
(4)根据(1)或(2)的启动电路，还包括具有输入端和输出端的电流镜电路，其中，
漏极端连接到输入端，
根据向电流镜电路提供第一信号来控制漏极端的电势，并且
根据漏极端的电势，限制向装置提供第二信号。
(5)根据(4)的启动电路，其中，根据向构成电流镜电路的晶体管的栅极端提供第一信号来控制漏极端的电势。
(6)根据(1)至(5)中任一项的启动电路，其中，第一信号是电流信号或电压信号。
(7)根据(1)至(6)中任一项的启动电路，其中，第二信号是电流信号或电压信号。
(8)根据(1)至(7)中任一项的启动电路，其中，装置是电流源电路。
(9)根据(8)的启动电路，其中，
装置是自偏置类电流源电路，并且
在电流源电路中流动的部分第一信号被提供给漏极端。
附图标记列表
100、110、130 启动电路
101 启动电流生成电路
103 电压检测单元
200 电流源电路
NM11 N型MOS晶体管
RSTUP 电阻器。

Claims (8)

1.一种启动电路，包括：
N型MOS晶体管，所述MOS晶体管的栅极端接地，并且阈值电压在0V附近；以及
电阻器，插入在所述MOS晶体管的源极端和地之间，其中，
根据从用作驱动对象的装置输出的第一信号来控制所述MOS晶体管的漏极端的电势，并且
根据所述漏极端的电势，来控制用于启动所述装置的第二信号的传输，其中，
根据所述漏极端的电势，在所述装置中流动的所述第二信号经由二极管被引入所述漏极端中，并且
根据向所述漏极端提供所述第一信号，限制经由所述二极管将所述第二信号引入所述漏极端中。
2.根据权利要求1所述的启动电路，其中，
所述漏极端连接到所述二极管的负极，
所述第二信号经由所述二极管从所述二极管的正极侧引入所述漏极端中，
根据取决于向所述漏极端提供所述第一信号而所述漏极端的电势的增加，限制经由所述二极管将所述第二信号引入所述漏极端中。
3.根据权利要求1所述的启动电路，还包括具有输入端和输出端的电流镜电路，其中，
所述漏极端连接到所述输入端，
根据向所述电流镜电路提供所述第一信号来控制所述漏极端的电势，并且
根据所述漏极端的电势，限制向所述装置提供所述第二信号。
4.根据权利要求3所述的启动电路，其中，根据向构成所述电流镜电路的晶体管的栅极端提供所述第一信号来控制所述漏极端的电势。
5.根据权利要求1所述的启动电路，其中，所述第一信号是电流信号或电压信号。
6.根据权利要求1所述的启动电路，其中，所述第二信号是电流信号或电压信号。
7.根据权利要求1所述的启动电路，其中，所述装置是电流源电路。
8.根据权利要求7所述的启动电路，其中，
所述装置是自偏置型的电流源电路，并且
在所述电流源电路中流动的所述第一信号的部分被提供给所述漏极端。
CN201980026015.6A 2018-04-25 2019-01-30 启动电路 Active CN112041777B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018083839A JP2021128348A (ja) 2018-04-25 2018-04-25 起動回路
JP2018-083839 2018-04-25
PCT/JP2019/003051 WO2019207878A1 (ja) 2018-04-25 2019-01-30 起動回路

Publications (2)

Publication Number Publication Date
CN112041777A CN112041777A (zh) 2020-12-04
CN112041777B true CN112041777B (zh) 2022-12-23

Family

ID=68293949

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980026015.6A Active CN112041777B (zh) 2018-04-25 2019-01-30 启动电路

Country Status (4)

Country Link
US (1) US11513549B2 (zh)
JP (1) JP2021128348A (zh)
CN (1) CN112041777B (zh)
WO (1) WO2019207878A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021099733A (ja) * 2019-12-23 2021-07-01 株式会社東海理化電機製作所 定電流回路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7755419B2 (en) * 2006-01-17 2010-07-13 Cypress Semiconductor Corporation Low power beta multiplier start-up circuit and method
US7388423B1 (en) * 2006-09-29 2008-06-17 National Semiconductor Corporation Start-up circuit with folding current arrangement
JP4751309B2 (ja) * 2006-12-19 2011-08-17 川崎マイクロエレクトロニクス株式会社 電圧制御発振回路
US8604862B2 (en) 2009-11-16 2013-12-10 Analog Devices, Inc. Four-quadrant bootstrapped switch circuit
US8188785B2 (en) * 2010-02-04 2012-05-29 Semiconductor Components Industries, Llc Mixed-mode circuits and methods of producing a reference current and a reference voltage
JP5762205B2 (ja) * 2011-08-04 2015-08-12 ラピスセミコンダクタ株式会社 半導体集積回路
CN107134991B (zh) 2012-12-31 2021-03-05 意法半导体研发(深圳)有限公司 一种用于驱动功率晶体管的驱动电路
CN106027006B (zh) 2016-05-18 2019-02-05 上海华虹宏力半导体制造有限公司 上电复位电路

Also Published As

Publication number Publication date
CN112041777A (zh) 2020-12-04
US20210048837A1 (en) 2021-02-18
WO2019207878A1 (ja) 2019-10-31
JP2021128348A (ja) 2021-09-02
US11513549B2 (en) 2022-11-29

Similar Documents

Publication Publication Date Title
CN1900875B (zh) 电压调节器
JP2001186007A (ja) 金属酸化膜半導体トランジスタ回路およびそれを用いた半導体集積回路
TW201117556A (en) Apparatus and method providing an interface between a first voltage domain and a second voltage domain
JP6176826B2 (ja) 起動回路を有する完全相補型自己バイアス差動受信機
CN112527042B (zh) 衬底偏压产生电路
JP2006203801A (ja) バッファ回路及び集積回路
JP5103947B2 (ja) 突入電流防止回路
CN112737558B (zh) 一种用于电子产品的多功能按键开关电路
JP5211889B2 (ja) 半導体集積回路
JP2015153074A (ja) 半導体装置
US8203370B2 (en) Schmitt trigger with gated transition level control
CN112041777B (zh) 启动电路
EP2176729A1 (en) Integrated electronic device including circuitry for providing a system supply voltage from a primary power supply
TW202210988A (zh) 用於能帶間隙參考以減少開啟時間之關斷模式
US20150326226A1 (en) Load switch for controlling electrical coupling between power supply and load
WO2019225094A1 (ja) 起動回路
EP3218977A1 (en) Output discharge techniques for load switches
KR20170006910A (ko) 레벨 쉬프터
US10025749B2 (en) Tracking circuit and method
EP2720356A1 (en) Power supply system and power control circuit thereof
JP2013201658A (ja) 電子回路
JP2011223052A (ja) レベルシフタ及びレベルシフタの制御方法
KR100845405B1 (ko) 바이어스 전류 생성회로
TWI520481B (zh) 起電初始電路
CN118018001A (zh) 一种低功耗的电源切换电路及其控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant