JP2021099733A

JP2021099733A - 定電流回路

Info

Publication number: JP2021099733A
Application number: JP2019231939A
Authority: JP
Inventors: 圭吾鍵本; Keigo Kagimoto
Original assignee: Tokai Rika Co Ltd
Current assignee: Tokai Rika Co Ltd
Priority date: 2019-12-23
Filing date: 2019-12-23
Publication date: 2021-07-01
Also published as: US20210194368A1

Abstract

【課題】出力電流の精度を向上させることが可能な定電流回路を提供すること。【解決手段】定電流生成部と、定電流生成部に含まれるとともに、定電流生成部で生成された定電流、および起動時の起動電流を流す制御トランジスタと、制御トランジスタによってゲート電圧が制御されるとともに、定電流に基づいて出力電流を生成する出力トランジスタと、制御トランジスタとゲートを共通にして接続されるとともに、起動後に制御トランジスタに流れる起動電流をバイパスさせるバイパストランジスタと、を含む。【選択図】図１

Description

本発明は、定電流回路、特に起動回路を備えた定電流回路に関する。

起動回路に関する従来技術として、例えば特許文献１に開示された集積回路の起動回路が知られている。特許文献１に開示された集積回路は、１対のトランジスタのベースが共通接続される第１回路と、１対のトランジスタのベースが共通接続される第２回路とが互いに相互バイアスをかけるように縦続接続され、これらを起動するトランジスタを備える集積回路の起動回路において、起動用のトランジスタに起動回路を容量性負荷に形成するためのコンデンサを接続したことを特徴としている。

図３（ａ）は、特許文献１に開示された起動回路と類似の起動回路を備えた定電流回路１００を示している。図３（ａ）に示すように、定電流回路１００は、Ｎ型ＭＯＳ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタＱＮ１１、ＱＮ１２、Ｐ型ＭＯＳトランジスタＱＰ１１、ＱＰ１２、ＱＰ１３、および抵抗Ｒ１１、Ｒ１２を備えている。定電流回路１００はカレントミラー型の定電流回路であり、Ｐ型ＭＯＳトランジスタＱＰ１２に流れるミラー元の定電流Ｉｔをミラーリングした定電流がＰ型ＭＯＳトランジスタＱＰ１３に流れ、出力電流Ｉｏｕｔを生成する。出力電流Ｉｏｕｔが定電流回路１００の目的とする定電流である。定電流回路１００において、抵抗Ｒ１２は定電流回路１００の起動回路を構成し、電源ＶＢＢが投入されると抵抗Ｒ１２に起動電流Ｉｗが流れることにより、定電流回路１００が起動する。なお、図３（ａ）における表記「ＧＮＤ」はグランド（接地）を表している。

特開平０２−２１４９１１号公報

ここで、Ｐ型ＭＯＳトランジスタＱＰ１２に流れる電流は（Ｉｔ＋Ｉｗ）なので、定電流回路１００の出力電流Ｉｏｕｔは、Ｉｏｕｔ＝Ｉｔではなく、Ｉｏｕｔ＝（Ｉｔ＋Ｉｗ）になることに留意する必要がある。図３（ｂ）は、電源ＶＢＢの起動にともなう定電流Ｉｔ、起動電流Ｉｗ、および出力電流Ｉｏｕｔの電源電圧依存性を示している。定電流Ｉｔはカレントミラー回路のトランジスタサイズと抵抗Ｒ１１の抵抗値により決定され、図３（ｂ）に示すように、電源電圧の上昇とともに上昇した後ほぼ一定の値に収束する。

これに対し、起動電流Ｉｗは、Ｐ型ＭＯＳトランジスタＱＰ１２のソース−ドレイン間の電位差をＶｄｓとすると、（ＶＢＢ−Ｖｄｓ）／Ｒ１２で与えられることから、電源依存性をもつ。ただし、ＶＢＢは電源ＶＢＢの電圧、Ｒ１２は抵抗Ｒ１２の抵抗値である。そのため、電源電圧の上昇とともに、起動電流Ｉｗも上昇し、上昇した起動電流Ｉｗが出力電流Ｉｏｕｔに加算されてしまう。従って、図３（ｂ）に示すように、出力電流Ｉｏｕｔも電源電圧の上昇とともに上昇する。定電流回路１００が意図する出力電流は定電流Ｉｔであるので、起動電流Ｉｗが誤差成分となってしまう。すなわち、起動電流Ｉｗは定電流回路１００の起動時には必要であるが、起動後は不要な電流であり、起動電流Ｉｗが常に流れることによって出力電流Ｉｏｕｔの精度を劣化させていたという問題があった。

本発明は、上記事実を考慮し、出力電流の精度を向上させることが可能な定電流回路を提供することを目的とする。

本発明の第１実施態様に係る定電流回路は、定電流生成部と、定電流生成部に含まれるとともに、定電流生成部で生成された定電流、および起動時の起動電流を流す制御トランジスタと、制御トランジスタによってゲート電圧が制御されるとともに、定電流に基づいて出力電流を生成する出力トランジスタと、制御トランジスタとゲートを共通にして接続されるとともに、起動後に制御トランジスタに流れる起動電流をバイパスさせるバイパストランジスタと、を含んでいる。

そして、第１実施態様に係る定電流回路では、制御トランジスタとゲートを共通にして接続されたバイパストランジスタが、起動後に制御トランジスタに流れる起動電流をバイパスさせる。そのため、第１実施態様に係る定電流回路によれば、出力電流の精度を向上させることが可能となる。

本発明の第２実施態様に係る定電流回路では、定電流生成部は、ゲートとドレインが接続された第１導電型の第１のトランジスタ、第１のトランジスタとゲート同士が接続されソースに第１の抵抗が接続された第１導電型の第２のトランジスタ、および第１のトランジスタとドレイン同士が接続された第２導電型の第３のトランジスタを含むとともに、ゲートとドレインが接続された第２導電型の制御トランジスタのドレインと第２のトランジスタのドレインとが接続されたカレントミラー回路で構成されている。

第２実施態様に係る定電流回路によれば、定電流生成部が、ゲートとドレインが接続された第１導電型の第１のトランジスタ、第１のトランジスタとゲート同士が接続されソースに第１の抵抗が接続された第１導電型の第２のトランジスタ、および第１のトランジスタとドレイン同士が接続された第２導電型の第３のトランジスタを含むとともに、ゲートとドレインが接続された第２導電型の制御トランジスタのドレインと第２のトランジスタのドレインとが接続されたカレントミラー回路で構成されている。そして、定電流回路の基準電流が４個のトランジスタで構成されるので、定電流回路を簡易に構成することができる。

本発明の第３実施態様に係る定電流回路は、制御トランジスタのドレインに接続された第２の抵抗と第３の抵抗の直列回路をさらに含み、バイパストランジスタのドレインが第２の抵抗と第３の抵抗の接続点に接続される。

第３実施態様に係る定電流回路によれば、制御トランジスタのドレインに接続された第２の抵抗と第３の抵抗の直列回路をさらに含んでいる。そして、バイパストランジスタのドレインが第２の抵抗と第３の抵抗の接続点に接続されるので、制御トランジスタに流入する電流を低減することができる。

本発明によれば、出力電流の精度を向上させることが可能な定電流回路を提供することができる、という優れた効果を奏する。

本発明の実施の形態に係る定電流回路の構成の一例を示す回路図である。本発明の実施の形態に係る定電流回路の、（ａ）は各電流の経路を示す回路図、（ｂ）、（ｃ）は起動時の各電流の状態を示すタイムチャートである。従来技術に係る定電流回路の、（ａ）は回路図、（ｂ）は電源立ち上げ時における各電流の状態を示すグラフである。

以下、図１および図２を参照して、本発明の一実施の形態に係る定電流回路について説明する。

図１は、本実施の形態に係る定電流回路１０の回路図を示している。図１に示すように、定電流回路１０は、Ｎ型ＭＯＳトランジスタＱＮ１、ＱＮ２、Ｐ型ＭＯＳトランジスタＱＰ１、ＱＰ２、ＱＰ３、ＱＰ４、および抵抗Ｒ１、Ｒ２、Ｒ３を含んで構成されている。図１において、定電流生成部１１は、Ｎ型ＭＯＳトランジスタＱＮ１、ＱＮ２、Ｐ型ＭＯＳトランジスタＱＰ１、ＱＰ２、および抵抗Ｒ１を含んで構成され、起動回路部１２はＰ型ＭＯＳトランジスタＱＰ３、および抵抗Ｒ２、Ｒ３を含んで構成され、出力段１３はＰ型ＭＯＳトランジスタＱＰ４を含んで構成されている。ここで、Ｐ型ＭＯＳトランジスタＱＰ２は、本発明に係る「制御トランジスタ」の一例であり、Ｐ型ＭＯＳトランジスタＱＰ４は本発明に係る「出力トランジスタ」の一例であり、Ｐ型ＭＯＳトランジスタＱＰ３は本発明に係る「バイパストランジスタ」の一例である。

定電流生成部１１は、Ｎ型ＭＯＳトランジスタＱＮ１、ＱＮ２、およびＰ型ＭＯＳトランジスタＱＰ１、ＱＰ２を含むカレントミラー回路によって構成されている。定電流生成部１１は、出力端子Ｉｏから出力される出力電流Ｉｏｕｔの元となる基準電流Ｉｒｅｆを生成する。基準電流Ｉｒｅｆは、Ｎ型ＭＯＳトランジスタＱＮ１、ＱＮ２、Ｐ型ＭＯＳトランジスタＱＰ１、ＱＰ２のトランジスタサイズと、抵抗Ｒ１の抵抗値によって電流値が定まる定電流である。出力電流Ｉｏｕｔは基準電流Ｉｒｅｆを予め定められたミラー比でミラーリングした電流となっている。このミラー比については特に限定されないが、本実施の形態では１：１としている。出力段１３は、出力電流Ｉｏｕｔを例えば外部に接続された負荷に供給する。

起動回路部１２はＰ型ＭＯＳトランジスタＱＰ３、抵抗Ｒ２、Ｒ３を含んで構成され、Ｐ型ＭＯＳトランジスタＱＰ３は、Ｐ型ＭＯＳトランジスタＱＰ２とゲートを共通にして接続されている。起動回路部１２は、電源ＶＢＢの投入時等定電流回路１０の起動時において起動電流を流す回路である。また、電源ＶＢＢの起動後（例えば、電源ＶＢＢの電圧が所定の電圧値に到達した以降）は、Ｐ型ＭＯＳトランジスタＱＰ２に流れる電流をバイパスさせる。逆に、Ｐ型トランジスタＱＰ３は、電源が投入され、起動電流が流れるまでは動作しないので、本来の起動動作を妨げることはない。起動回路部１２の詳細については後述する。なお、以下では、定電流回路１０の起動の一例として、電源投入を例示して説明する。

ここで、原理上、定電流回路１０が安定する際の基準電流Ｉｒｅｆの電流値には、０とＩｒｅｆの２つの値が存在する。電流値が０の場合とは電流が流れない状態（動作しない状態）であるが、計算上はこの場合も安定する。そのため、定電流回路１０では、安定時の電流値を基準電流Ｉｒｅｆにするために（定電流回路１０を動作させるために）、最初に起動電流を流す起動回路が必要となる。また、目的とする定電流である出力電流Ｉｏｕｔは、電源ＶＢＢの電源電圧に依存しないことが求められる。そのため、定電流回路１０では、上記の起動回路部１２を採用している。

図２を参照して、定電流回路１０の動作について説明する。図２（ａ）は、電源ＶＢＢの投入後（定電流回路１０の起動後）に流れる電流を示している。図２（ｂ）、（ｃ）は電源立ち上げ時（定電流回路１０の起動後）の各電流のタイムチャートを示している。基準電流Ｉｒｅｆは、出力電流Ｉｏｕｔのミラー元となる電流で、Ｐ型ＭＯＳトランジスタＱＰ４でミラーリングされて出力電流Ｉｏｕｔとなる。なお、本実施の形態では、この際のミラー比を１：１としているが、むろん１：１に限られず、定電流回路１０に要求される特性等に応じて適宜な値としてよい。

図２（ｂ）に示すように、時刻ｔ１において電源ＶＢＢが投入されると、Ｐ型ＭＯＳトランジスタＱＰ２から抵抗Ｒ２、Ｒ３を通過して起動電流Ｉａが流れ始める。この起動電流Ｉａが定電流回路１０を起動させるための電流であり、起動電流Ｉａによって定電流回路１０のバランスが崩れ、図２（ｃ）に示すように、起動電流Ｉａが流れ始めるととともに基準電流Ｉｒｅｆが流れ始める。この際、（Ｉｒｅｆ＋Ｉａ）がミラーリングされた電流が出力電流Ｉｏｕｔとして流れ始める。

その後、時刻ｔ２においてバイパス電流Ｉｂが、Ｐ型ＭＯＳトランジスタＱＰ３、抵抗Ｒ３を通過して流れる。バイパス電流Ｉｂは基準電流Ｉｒｅｆのミラー電流であり、基準電流Ｉｒｅｆが流れ始めるとともに増加し、起動電流Ｉａ分の電流を供給する。すなわち、バイパス電流Ｉｂは定電流回路１０の起動に伴う電流であるが、Ｐ型ＭＯＳトランジスタＱＰ２には流れない。つまり、本実施の形態に係る定電流回路１０では、従来技術に係る定電流回路１００において抵抗Ｒ１２を介してＰ型ＭＯＳトランジスタＱＰ２に流れる電流が、Ｐ型ＭＯＳトランジスタＱＰ３に流れるように構成している。

そのため、時刻ｔ２以降起動電流Ｉａ（すなわち、Ｐ型ＭＯＳトランジスタＱＰ２に流れる起動電流）は漸減し、その代わりバイパス電流Ｉｂが漸増していく。そして、バイパス電流Ｉｂが十分流れると起動電流Ｉａは流れなくなるので、時刻ｔ３において起動電流Ｉａとバイパス電流Ｉｂは切り替わり、その後バイパス電流Ｉｂは一定値となる。図２（ｂ）に示すように、この間基準電流Ｉｒｅｆは漸増した後一定値となり、出力電流Ｉｏｕｔも基準電流Ｉｒｅｆに追従して一定値となる。

以上のように、定電流回路１０では、電源ＶＢＢの投入後、所定の時間経過後に起動に伴う起動電流Ｉａが、基準電流Ｉｒｅｆの生成源であるＰ型ＭＯＳトランジスタＱＰ２に流れなくなるので、出力電流Ｉｏｕｔの電源電圧依存性が抑制される。すなわち、定電流回路１０では、起動電流Ｉａが流れ始めて定電流回路１０が起動した後は、起動電流Ｉａを出力電流Ｉｏｕｔと無関係なラインからバイパス電流Ｉｂとして流しているので、出力電流Ｉｏｕｔの精度を向上させることができる。

ここで、起動回路部１２から定電流生成部１１への流入する可能性のある電流（以下、「流入電流」）について検討する。定電流回路１０においては、抵抗Ｒ２、Ｎ型ＭＯＳトランジスタＱＮ２、抵抗Ｒ１をこの方向に通過する電流Ｉｃが流入電流として流れる可能性がある。流入電流Ｉｃは、以下に示す（式１）によって求めることができる。
Ｉｃ＝（（ＶＢＢ−Ｖｄｓ）−（ＶＢＢ−Ｖｇｓ））／Ｒ２・・・（式１）
ここで、ＶＢＢは電源ＶＢＢの電圧、ＶｄｓはＰ型ＭＯＳトランジスタＱＰ３のドレイン−ソース間電圧、ＶｇｓはＰ型ＭＯＳトランジスタＱＰ２のゲート−ソース間電圧、Ｒ２は抵抗Ｒ２の抵抗値である。

ＭＯＳトランジスタの特性から、一般的に
Ｖｄｓ≒０、Ｖｇｓ≒Ｖｔ
が成立している。
ここに、ＶｔはＰ型ＭＯＳトランジスタＱＰ２の閾値電圧であり、一般に１Ｖ程度の値である。
以上から、（式１）は近似的に（１／Ｒ２）で表すことができる。この（１／Ｒ２）は、従来技術に係る定電流回路１００における起動電流Ｉｗに対して十分に小さい値とすることができる。しかも、この電流はミラー元であるＰ型ＭＯＳトランジスタＱＰ２に直接流れることはない。その結果、定電流回路１０における流入電流の影響は無視することができる。

１０、１００・・・定電流回路、１１・・・定電流生成部、１２・・・起動回路部、１３・・・出力段、Ｉｏｕｔ・・・出力電流、Ｉｒｅｆ・・・基準電流、Ｉａ・・・起動電流、Ｉｂ・・・バイパス電流、Ｉｃ・・・流入電流、Ｉｔ・・・定電流、Ｉｗ・・・起動電流、Ｉｏ・・・出力端子、ＱＮ１〜ＱＮ２、ＱＮ１１〜ＱＮ１２・・・Ｎ型ＭＯＳトランジスタ、ＱＰ１〜ＱＰ４、ＱＰ１１〜ＱＰ１３・・・Ｐ型ＭＯＳトランジスタ、Ｒ１〜Ｒ３、Ｒ１１〜Ｒ１２・・・抵抗、ＶＢＢ・・・電源

Claims

定電流生成部と、
前記定電流生成部に含まれるとともに、前記定電流生成部で生成された定電流、および起動時の起動電流を流す制御トランジスタと、
前記制御トランジスタによってゲート電圧が制御されるとともに、前記定電流に基づいて出力電流を生成する出力トランジスタと、
前記制御トランジスタとゲートを共通にして接続されるとともに、起動後に前記制御トランジスタに流れる前記起動電流をバイパスさせるバイパストランジスタと、を含む
定電流回路。
前記定電流生成部は、ゲートとドレインが接続された第１導電型の第１のトランジスタ、前記第１のトランジスタとゲート同士が接続されソースに第１の抵抗が接続された第１導電型の第２のトランジスタ、および前記第１のトランジスタとドレイン同士が接続された第２導電型の第３のトランジスタを含むとともに、ゲートとドレインが接続された第２導電型の前記制御トランジスタのドレインと前記第２のトランジスタのドレインとが接続されて構成されたカレントミラー回路である
請求項１に記載の定電流回路。
前記制御トランジスタのドレインに接続された第２の抵抗と第３の抵抗の直列回路をさらに含み、
前記バイパストランジスタのドレインが前記第２の抵抗と前記第３の抵抗の接続点に接続される
請求項１または請求項２に記載の定電流回路。