CN1900875B - 电压调节器 - Google Patents
电压调节器 Download PDFInfo
- Publication number
- CN1900875B CN1900875B CN200610004190XA CN200610004190A CN1900875B CN 1900875 B CN1900875 B CN 1900875B CN 200610004190X A CN200610004190X A CN 200610004190XA CN 200610004190 A CN200610004190 A CN 200610004190A CN 1900875 B CN1900875 B CN 1900875B
- Authority
- CN
- China
- Prior art keywords
- voltage
- circuit
- mentioned
- transistor
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 abstract 1
- 230000005611 electricity Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47G—HOUSEHOLD OR TABLE EQUIPMENT
- A47G19/00—Table service
- A47G19/24—Shakers for salt, pepper, sugar, or the like
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
- B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
- B65D81/00—Containers, packaging elements, or packages, for contents presenting particular transport or storage problems, or adapted to be used for non-packaging purposes after removal of contents
- B65D81/32—Containers, packaging elements, or packages, for contents presenting particular transport or storage problems, or adapted to be used for non-packaging purposes after removal of contents for packaging two or more different materials which must be maintained separate prior to use in admixture
- B65D81/3261—Flexible containers having several compartments
Abstract
本发明降低睡眠模式时的电压调节器的消耗电流。通常动作模式时，由下电信号PDN使副调节器电路(40)停止，用运算放大器(20)比较基准电压电路(10)输出的基准电压REF和由分压电阻(32，33)生成的监视电压VM。由比较结果的检出电压VD控制PMOS(31)，调节内部电源电压REG，使监视电压VM等于基准电压REF。睡眠模式时，使基准电压电路(10)和运算放大器(20)停止，启动副调节器电路(40)。由电阻(43)限制的微小电流流向副调节器电路(40)的PMOS(41)，相同大小的电流从构成电流镜像的PMOS(46)提供给阈值电压输出电路的PMOS(45)等。结点N3的阈值电压VT通过电压跟随器(47)功率放大，从输出端子(35)输出。
Description
技术领域
本发明涉及与被施加的电源电压的变动或输出的负载电流的变动无关而输出一定的电压的电压调节器，具体地说，涉及其省电模式中的消耗电流的降低。
背景技术
图2是传统的电压调节器的结构图。
该电压调节器由以下部分构成：基准电压电路1，通过能带隙等生成基准电压REF；运算放大器(OP)2，比较该基准电压REF和监视电压VM并将与该差对应的检出电压VD输出；P沟道MOS晶体管(以下称为「PMOS」)3，在外部供给的电源电压VDD和输出一定的内部电源电压REG的输出结点N之间连接，由检出电压VD控制导通状态；以及由电阻4，5组成的分压电路，在输出结点N和接地电压GND间连接，输出将内部电源电压REG分压后的监视电压VM。
该电压调节器中，若令电阻4、5的电阻值分别为R4、R5，则监视电压VM成为REG×R5/(R4+R5)。监视电压VM提供给运算放大器2的正输入端子，基准电压REF提供给该运算放大器2的负输入端子。
这里，由于从电源电压VDD或输出结点N流出的负载电流的变动，内部电源电压REG变化，监视电压VM若高于基准电压REF，则运算放大器2输出的检出电压VD上升。从而，PMOS3的导通电阻增加，输出结点N的内部电源电压REG降低。相反，监视电压VM若低于基准电压REF，则运算放大器2输出的检出电压VD降低，PMOS3的导通电阻减少。从而，输出结点N的内部电源电压REG上升。通过这样的反馈动作，可控制使监视电压VM等于基准电压REF。从而，与从电源电压或VDD输出结点N流出的负载电流的变动无关，输出结点N的内部电源电压REG维持为REF×(R4+R5)/R5的一定电压。
[专利文献1]特开2001-211640号公报
发明内容
但是，上述电压调节器中，即使不流动负载电流，基准电压电路1或运算放大器2中也消耗电流。因而，即使想通过LSI(Large ScaleIntegration)的睡眠模式抑制全体的消耗电流，但由于电压调节器的消耗电流，有无法彻底降低消耗电流的问题。
本发明的目的是降低睡眠模式时的电压调节器的消耗电流。
本发明的电压调节器，其特征在于，具备：基准电压电路，通常动作模式时发生基准电压，睡眠模式时停止动作；放大电路，通常动作模式时比较上述基准电压和监视电压并将其差放大输出，睡眠模式时停止动作；P沟道MOS晶体管，在被施加电源电压的电源端子和输出内部电源电压的输出端子之间连接，由上述检出电压控制导通状态；电阻分压电路，在被施加接地电压的接地端子和上述输出端子之间连接，将该输出端子的电压分压并作为上述监视电压提供给上述比较电路；副调节器电路，睡眠模式时生成不同于上述内部电源电压的低电源电压并向上述输出端子输出，通常动作模式时停止动作。
本发明的电压调节器具备睡眠模式时停止动作的基准电压电路和放大电路，并具备睡眠模式时生成不同于内部电源电压的低电源电压并向输出端子输出的副调节器电路。从而，具有可降低睡眠模式时的消耗电流的效果。
附图说明
图1是本发明实施例1的电压调节器的结构图。
图2是传统的电压调节器的结构图。
图3是本发明实施例2的电压调节器的结构图。
图4是本发明实施例3的电压调节器的结构图。
图5是本发明实施例4的电压调节器的结构图。
[符号的说明]
10 基准电压电路
20，47 运算放大器
31，41，45，46，48b PMOS
32，33，43 电阻
40，40A 副调节器电路
42，44，45，48a NMOS
49 反相器
50 开关电路
具体实施方式
上述电压调节器的副调节器电路，具备：基准电流电路，根据电源电压和接地电压间连接的第1晶体管和电阻流出基准电流；第2晶体管，通过相对于第1晶体管构成电流镜像电路，流出与基准电流对应的电流；与二极管正向连接的单个或多个第3晶体管，根据第2晶体管供给的电流输出阈值电压；输出阈值电压的电压跟随电路。
另外，副调节器电路的输出侧和输出端子之间设有开关电路，在睡眠模式时成为导通状态，将副调节器电路生成的低电源电压向输出端子输出，通常动作模式时成为截止状态。
而且，电阻分压电路和接地端子之间，或电阻分压电路和输出端子之间，设有在睡眠模式时成为截止状态的开关用的晶体管。
[实施例1]
图1是本发明实施例1的电压调节器的结构图。
该电压调节器对外部供给的电源电压VDD进行调节，输出一定的内部电源电压REG，具有附带下电功能的基准电压电路10和运算放大器20。基准电压电路10通过能带隙等生成基准电压REF，例如在接地电压GND之间插入N沟道MOS晶体管(以下称为「NMOS」)等的开关元件，将其用下电信号PD、PD1控制，从而在睡眠模式时可从接地电压GND切断，使动作停止。同样，运算放大器20也可以通过下电信号PD、PD1，使睡眠模式时的动作停止。这里，下电信号PD是使整个该电压调节器下电的信号，使基准电压电路10等下电的信号。
基准电压电路10的输出侧与运算放大器20的负输入端子连接，该运算放大器20的输出侧与PMOS31的栅极连接。PMOS31的源极与从外部施加电源电压VDD的电源端子30连接，该PMOS31的漏极与输出一定的内部电源电压REG的输出端子35连接。该输出端子35与未图示负载电路连接。输出端子35经由构成分压电路的电阻32、33与接地电压GND连接。电阻32、33的连接点的电压作为监视电压VM提供给运算放大器20的正输入端子。
而且，该电压调节器具有生成睡眠模式时供给负载电路的电源电压SOUT的副调节器电路40，该副调节器40的输出侧与输出端子35连接。
副调节器电路40由以下部分构成：PMOS41、NMOS42及电阻43组成的基准电流电路；NMOS44及PMOS45组成的阈值电压输出电路；PMOS46形成的电流源；运算放大器47形成的电压跟随电路；NMOS48a、PMOS48b及反相器49组成的下电控制电路。
基准电流电路流出与电源电压VDD和电阻43的电阻值对应的基准电流，PMOS41的源极与电源电压VDD连接，栅极和漏极与结点N1连接。结点N1与NMOS42的漏极连接，该NMOS42的栅极与结点N2连接，源极经由电阻43与接地电压GND连接。
阈值电压输出电路根据晶体管的阈值电压VT生成低电源电压SOUT，作为睡眠模式时的后备电压，由与二极管正向连接的常时导通状态的NMOS44和PMOS45构成。NMOS44的源极与接地电压GND连接，栅极和漏极与结点N2连接。PMOS45的栅极和漏极与结点N2连接，源极与结点N3连接。
电流源向阈值电压输出电路流出与流向基准电流电路的电流相同大小的电流，由相对于PMOS41成为电流镜像的PMOS46构成。PMOS46的源极与电源电压VDD连接，栅极与结点N1连接，漏极与结点N3连接。结点N3与连接到电压跟随器的运算放大器47的正输入端子连接，从该运算放大器47的输出侧，向结点N3输出的阈值电压VT作为电源电压SOUT输出。
另一方面，下电控制电路的NMOS48a在结点N2和接地电压GND间连接，由下电信号PD、PD1控制导通/截止。另外，PMOS48b在电源电压VDD和结点N1间连接，由下电信号PD、PD2经反相器49反相生成的下电信号PDN、PD2N控制导通/截止。而且，下电信号PD、PD2也用于运算放大器47的下电控制。
接着说明动作。
通常动作模式时，下电信号PD＝″L″，PD1＝″L″，PD2＝″H″，基准电压电路10和运算放大器20进行通常动作。即，基准电压电路10输出的基准电压REF提供给运算放大器20的负输入端子，输出端子35的内部电源电压REG由电阻32、33分压后作为监视电压VM提供给该运算放大器20的正输入端子。另外，副调节器电路40中，由于″H″的下电信号PD2，NMOS48a成为导通状态，结点N2成为接地电压GND，由于″L″的下电信号PD2N，PMOS48b成为导通状态，结点N1成为电源电压VDD。因而，PMOS41、46成为截止状态，切断来自电源电压VDD的电流。另外，运算放大器47被施加″H″的下电信号PD2，动作停止。
这里，监视电压VM若高于基准电压REF，则运算放大器20输出的检出电压VD上升，PMOS31的导通电阻增加，输出端子36的内部电源电压REG降低。相反，监视电压VM若低于基准电压REF，则运算放大器20输出的检出电压VD降低，PMOS31的导通电阻减少，输出端子35的内部电源电压REG上升。通过这样的反馈动作，控制使监视电压VM等于基准电压REF，与电源电压VDD输出端子35流出的负载电流的变动无关，该输出端子35的内部电源电压REG维持一定电压。
另一方面，睡眠模式时，下电信号PD1成为″H″，基准电压电路10和运算放大器20从接地电压GND切断，动作停止，电流不流向基准电压电路10和运算放大器20。另外，由于运算放大器20的检出电压VD成为″H″，因此PMOS31成为截止状态，输出端子35从电源电压VDD切断。
此时，副调节器电路40中，由于下电信号PD2成为″L″，下电控制电路的NMOS48a、PMOS48b成为截止状态，因此，与电源电压VDD和电阻42的电阻值对应的基准电流流向基准电流电路的PMOS41，相对于该PMOS41构成电流镜像的电流源的PMOS46中也流过与该基准电流对应的电流。PMOS46的电流经由阈值电压输出电路的PMOS45和NMOS44流向接地电压GND，因此，与这些PMOS45和NMOS44的阈值电压VT相当的电压输出到结点N3。结点N3的电压经由运算放大器47作为电源电压SOUT向输出端子35输出。
如上所述，该实施例1的电压调节器有如下优点。
(1)基准电压电路10和运算放大器20由于具有下电功能，在睡眠模式时通过下电信号PD1使这些动作停止，可降低消耗功率，
(2)由于具有在睡眠模式时以不同于通常动作时的内部电源电压REG的电压来输出基本上低的电源电压SOUT的副调节器电路40，因此，可向睡眠模式动作的内部逻辑电路等供给后备用的低电源电压，可进一步降低睡眠模式时的消耗功率。
(3)副调节器电路40通过阈值电压输出电路生成与晶体管的阈值电压VT对应的电压，输出睡眠模式时的电源电压SOUT。从而，通过将构成阈值电压输出电路等的NMOS42、44、PMOS45形成为与在电源电压SOUT下动作的内部逻辑电路等的晶体管相同的特性(例如，相同晶体管构造)，可输出最佳电源电压SOUT。
(4)副调节器电路40由于具有流出与电阻43的电阻值对应的基准电流的基准电流电路，因此通过调节该电阻43的电阻值，可将无用的消耗电流抑制到最小限度。例如，为了生成稳定的阈值电压VT，流向PMOS45等的最小电流若为0.5μA，则可将该副调节器电路40中的消耗电流抑制为1μA。
另外，该实施例1中，副调节器电路40的阈值电压输出电路由2个晶体管NMOS44和PMOS45串联连接而成，但是根据必要的阈值电压VT，可采用3个以上的晶体管。
另外，也可以将构成电流镜像的PMOS41、46构成为分别与多个PMOS串联连接。
[实施例2]
图3是本发明实施例2的电压调节器的结构图，与图1中的要素相同的要素附上相同符号。
该电压调节器在由图1的电压调节器中的电阻32、33形成的分压电路和接地电压GND间串联插入开关用的NMOS34，将该NMOS34和基准电压电路10或运算放大器20用共同下电信号PD1控制导通/截止。其他构成与图1同样。
该电压调节器中，通常动作模式时由于下电信号PD2成为″H″，因此NMOS34成为导通状态，进行与图1同样的动作。但是，电阻33中增加了NMOS34的导通电阻，因此监视电压VM产生若干变化，但是由于与电阻32、33的电阻值相比极小，因此该变化很小。
另一方面，睡眠模式时由于下电信号PD2成为″L″，因此NMOS34成为截止状态。从而，副调节器电路40输出的电源电压SOUT不经由电阻32、33流向接地电压GND，进一步削减了无用消耗电流。
另外，该实施例2中，在电阻33和接地电压GND间插入NMOS34，但是也可在输出端子35和电阻32间插入该NMOS34。
[实施例3]
图4是本发明实施例3的电压调节器的结构图，与图1中的要素相同的要素附上相同符号。
该电压调节器，取代图1的电压调节器中的副调节器电路40而设置若干简化结构的副调节器电路40A，同时将该副调节器电路40A的输出侧介由开关电路50与输出端子35连接。
副调节器电路40A，从图1中的副调节器电路40删除了下电控制电路，即，NMOS48a、PMOS48b及反相器49，同时删除了运算放大器47的下电功能。开关电路50是所谓的传输门，与PMOS51和NMOS52并联连接，该PMOS51的栅极被施加下电信号PD、PD2的逻辑和的信号，NMOS52的栅极被施加将下电信号PD、PD2的逻辑和由反相器53反相后的信号。其他构成与图1同样。
该电压调节器中，通常动作模式时，由于下电信号PD＝″L″，PD1＝″L″，PD2＝″H″，因此，基准电压电路10、运算放大器20、PMOS31及电阻32、33进行通常的动作。另外，开关电路50的PMOS51和NMOS52都成为截止状态，副调节器电路40从输出端子35切断。
另一方面，睡眠模式时，由于下电信号PD＝″L″，PD1＝″H″，PD2＝″L″，因此基准电压电路10和运算放大器20的动作停止。另外，开关电路50的PMOS51和NMOS52都成为导通状态，副调节器电路40的电源电压SOUT从输出端子35输出。
如上所述，该实施例3的电压调节器中，由于副调节器电路40A常时动作，因此切换到睡眠模式时，直接输出规定的电源电压SOUT，从而，具有可防止由电压降低导致切换时的内部逻辑电路等的误动作的优点。另外，虽然通常动作时副调节器电路40A也动作，但是其消耗电流为例如1μA左右，与通常动作时的LSI全体的消耗电流相比可忽视。
[实施例4]
图5是本发明实施例4的电压调节器的结构图，与图3及图4中的要素相同的要素附上相同符号。
该电压调节器是图3和图4的电压调节器的组合，因此，在电阻33和接地电压GND间插入开关用的NMOS34，在副调节器电路40A的输出侧和输出端子35间插入开关电路50，将NMOS34用下电信号PD2控制，开关电路50用下电信号PD、PD2控制。
该电压调节器中，通常动作模式时由于下电信号PD＝″L″，PD1＝″L″，PD2＝″H″，因此，NMOS 34成为导通状态，基准电压电路10、运算放大器20、PMOS31及电阻32、33进行通常的动作。另外，开关电路50成为截止状态，副调节器电路40A从输出端子35切断。
另一方面，睡眠模式时由于下电信号PD＝″L″，PD1＝″H″，PD2＝″L″，因此，基准电压电路10和运算放大器20的动作停止，而且NMOS34成为截止状态。从而，输出端子35从电源电压VDD和接地电压GND切断。另外，开关电路50成为导通状态，副调节器电路40A的电源电压SOUT从输出端子35输出。
如上所述，该实施例4的电压调节器由于具有由下电信号PD2控制导通/截止的NMOS34和由下电信号PD、PD2控制导通/截止的开关电路50，因此切换到睡眠模式时，具有可直接输出规定的电源电压SOUT且削减睡眠模式时从副调节器电路40A输出的电源电压SOUT的无用消耗电流的优点。
另外，该实施例4中，在电阻33和接地电压GND间插入NMOS34，但是也可以在输出端子35和电阻32间插入该NMOS34。
Claims (3)
1.一种电压调节器，具备：
基准电压电路，通常动作模式时发生基准电压，睡眠模式时停止动作；
放大电路，通常动作模式时比较上述基准电压和监视电压并将其差放大输出，睡眠模式时停止动作；
P沟道MOS晶体管，在被施加电源电压的电源端子和输出内部电源电压的输出端子之间连接，由从上述放大电路输出的电压控制导通状态；
电阻分压电路，在被施加接地电压的接地端子和上述输出端子之间连接，将该输出端子的电压分压并作为上述监视电压提供给上述放大电路；
副调节器电路，睡眠模式时生成不同于上述内部电源电压的低电源电压并向上述输出端子输出，通常动作模式时停止动作，其特征在于，
还设有在上述电阻分压电路和上述接地端子之间或该电阻分压电路和上述输出端子之间插入，在睡眠模式时成为截止状态的开关用的晶体管，
上述副调节器电路具备：
基准电流电路，根据电源电压和接地电压间连接的第1晶体管和电阻流出基准电流；
第2晶体管，通过相对于上述第1晶体管构成电流镜像电路，流出与上述基准电流对应的电流；
常时导通状态的单个或多个第3晶体管，根据上述第2晶体管供给的电流输出阈值电压；
电压跟随电路，将上述阈值电压作为上述低电源电压输出。
2.一种电压调节器，具备：
基准电压电路，通常动作模式时发生基准电压，睡眠模式时停止动作；
比较电路，通常动作模式时比较上述基准电压和监视电压并将其电压差对应的检出电压输出，睡眠模式时停止动作；
P沟道MOS晶体管，在被施加电源电压的电源端子和输出内部电源电压的输出端子之间连接，由上述检出电压控制导通状态；
电阻分压电路，在被施加接地电压的接地端子和上述输出端子之间连接，将该输出端子的电压分压并作为上述监视电压提供给上述比较电路；
副调节器电路，生成比上述内部电源电压低的低电源电压；
开关电路，在上述副调节器电路的输出侧和上述输出端子之间连接，睡眠模式时成为导通状态，将该副调节器电路生成的低电源电压向该输出端子输出，通常动作模式时成为截止状态，其特征在于，
还设有在上述电阻分压电路和上述接地端子之间或该电阻分压电路和上述输出端子之间插入，在睡眠模式时成为截止状态的开关用的晶体管，
上述副调节器电路具备：
基准电流电路，根据电源电压和接地电压间连接的第1晶体管和电阻流出基准电流；
第2晶体管，通过相对于上述第1晶体管构成电流镜像电路，流出与上述基准电流对应的电流；
常时导通状态的单个或多个第3晶体管，根据上述第2晶体管供给的电流输出阈值电压；
电压跟随电路，将上述阈值电压作为上述低电源电压输出。
3.权利要求1或2所述的电压调节器，其特征在于，
上述第3晶体管，形成与构成在睡眠模式时由上述低电源电压驱动的负载电路的晶体管相同的晶体管构造。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005210815A JP4774247B2 (ja) | 2005-07-21 | 2005-07-21 | 電圧レギュレータ |
| JP2005-210815 | 2005-07-21 | ||
| JP2005210815 | 2005-07-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1900875A CN1900875A (zh) | 2007-01-24 |
| CN1900875B true CN1900875B (zh) | 2010-08-11 |
Family
ID=37656771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200610004190XA Expired - Fee Related CN1900875B (zh) | 2005-07-21 | 2006-02-20 | 电压调节器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7193399B2 (zh) |
| JP (1) | JP4774247B2 (zh) |
| KR (1) | KR101255996B1 (zh) |
| CN (1) | CN1900875B (zh) |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7543163B2 (en) * | 2005-01-05 | 2009-06-02 | Exar Corporation | Low power method of monitoring and of responsively initiating higher powered intelligent response to detected change of condition |
| JP2007128454A (ja) * | 2005-11-07 | 2007-05-24 | Sanyo Electric Co Ltd | レギュレータ回路 |
| JP2008217677A (ja) | 2007-03-07 | 2008-09-18 | Ricoh Co Ltd | 定電圧回路及びその動作制御方法 |
| JP5014194B2 (ja) * | 2008-02-25 | 2012-08-29 | セイコーインスツル株式会社 | ボルテージレギュレータ |
| US8305829B2 (en) * | 2009-02-23 | 2012-11-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory power gating circuit for controlling internal voltage of a memory array, system and method for controlling the same |
| US8305790B2 (en) * | 2009-03-16 | 2012-11-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical anti-fuse and related applications |
| US8957482B2 (en) * | 2009-03-31 | 2015-02-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical fuse and related applications |
| US8912602B2 (en) * | 2009-04-14 | 2014-12-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFETs and methods for forming the same |
| US8362757B2 (en) * | 2009-06-10 | 2013-01-29 | Microchip Technology Incorporated | Data retention secondary voltage regulator |
| US8461015B2 (en) * | 2009-07-08 | 2013-06-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | STI structure and method of forming bottom void in same |
| US8623728B2 (en) | 2009-07-28 | 2014-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming high germanium concentration SiGe stressor |
| US8497528B2 (en) | 2010-05-06 | 2013-07-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for fabricating a strained structure |
| US8482073B2 (en) * | 2010-03-25 | 2013-07-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit including FINFETs and methods for forming the same |
| US8264021B2 (en) * | 2009-10-01 | 2012-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Finfets and methods for forming the same |
| US8264032B2 (en) * | 2009-09-01 | 2012-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Accumulation type FinFET, circuits and fabrication method thereof |
| US8440517B2 (en) | 2010-10-13 | 2013-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET and method of fabricating the same |
| US9484462B2 (en) | 2009-09-24 | 2016-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin structure of fin field effect transistor |
| US8759943B2 (en) | 2010-10-08 | 2014-06-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Transistor having notched fin structure and method of making the same |
| US8298925B2 (en) | 2010-11-08 | 2012-10-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming ultra shallow junction |
| US8980719B2 (en) | 2010-04-28 | 2015-03-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for doping fin field-effect transistors |
| US8472227B2 (en) * | 2010-01-27 | 2013-06-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuits and methods for forming the same |
| US8629478B2 (en) * | 2009-07-31 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin structure for high mobility multiple-gate transistor |
| US20110097867A1 (en) * | 2009-10-22 | 2011-04-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of controlling gate thicknesses in forming fusi gates |
| US9040393B2 (en) | 2010-01-14 | 2015-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming semiconductor structure |
| US8603924B2 (en) | 2010-10-19 | 2013-12-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of forming gate dielectric material |
| US9048181B2 (en) | 2010-11-08 | 2015-06-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming ultra shallow junction |
| US8769446B2 (en) | 2010-11-12 | 2014-07-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and device for increasing fin device density for unaligned fins |
| US8877602B2 (en) | 2011-01-25 | 2014-11-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms of doping oxide for forming shallow trench isolation |
| US8592915B2 (en) | 2011-01-25 | 2013-11-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Doped oxide for shallow trench isolation (STI) |
| CN102082457B (zh) * | 2011-02-17 | 2013-03-06 | 北京物资学院 | 一种充电装置及控制方法 |
| US20120218034A1 (en) * | 2011-02-28 | 2012-08-30 | Sebastian Turullols | Voltage calibration method and apparatus |
| US8431453B2 (en) | 2011-03-31 | 2013-04-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Plasma doping to reduce dielectric loss during removal of dummy layers in a gate structure |
| CN102360235B (zh) * | 2011-10-18 | 2013-10-16 | 中联重科股份有限公司 | 一种电源 |
| CN102393780B (zh) * | 2011-11-30 | 2013-12-25 | 中国科学院微电子研究所 | 稳压电路 |
| US8773096B2 (en) | 2012-03-29 | 2014-07-08 | Integrated Device Technology, Inc. | Apparatuses and methods responsive to output variations in voltage regulators |
| CN103346806A (zh) * | 2013-06-14 | 2013-10-09 | 成都锐奕信息技术有限公司 | 可调输出无线发射器 |
| US9256278B2 (en) * | 2013-08-20 | 2016-02-09 | Winbond Electronics Corp. | Devices and methods for multi-core memory |
| JP6312492B2 (ja) * | 2014-03-27 | 2018-04-18 | ラピスセミコンダクタ株式会社 | 半導体装置及び電流源制御方法 |
| US11095216B2 (en) | 2014-05-30 | 2021-08-17 | Qualcomm Incorporated | On-chip dual-supply multi-mode CMOS regulators |
| KR101748726B1 (ko) * | 2015-07-01 | 2017-06-19 | 엘에스산전 주식회사 | 회로차단기의 정전압 공급회로 |
| CN105242736A (zh) * | 2015-10-27 | 2016-01-13 | 上海芯圣电子股份有限公司 | 一种辅助ldo电路及切换供电电路 |
| TWI603872B (zh) * | 2015-11-13 | 2017-11-01 | 財團法人工業技術研究院 | 應用於巡航系統之電源供應裝置及電源供應方法 |
| US10401438B2 (en) * | 2016-03-08 | 2019-09-03 | Ablic Inc. | Magnetic sensor and magnetic sensor device |
| CN110580096B (zh) * | 2018-06-08 | 2022-11-11 | 小华半导体有限公司 | 一种可降低功耗的微控制单元及其控制方法 |
| JP7173915B2 (ja) * | 2019-03-28 | 2022-11-16 | ラピスセミコンダクタ株式会社 | 電源回路 |
| CN110320957B (zh) * | 2019-08-05 | 2022-01-07 | 北京中科银河芯科技有限公司 | 一种电压选择电路 |
| KR102232908B1 (ko) * | 2020-10-15 | 2021-03-29 | 주식회사 파워엘에스아이 | 시퀀스 제어가 가능한 멀티 전원 공급 장치 |
| CN114582299B (zh) * | 2022-03-24 | 2023-02-07 | Tcl华星光电技术有限公司 | 极板电压的调节电路及方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1398031A (zh) * | 2001-07-16 | 2003-02-19 | 松下电器产业株式会社 | 电源装置 |
| US6806694B2 (en) * | 2002-07-18 | 2004-10-19 | Infineon Technologies Ag | Switching regulator with dynamic current limiting and drive circuit for the switching regulator |
| CN1582419A (zh) * | 2001-04-10 | 2005-02-16 | 株式会社理光 | 稳压器 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6423565A (en) * | 1987-07-17 | 1989-01-26 | Mitsubishi Electric Corp | Reference voltage generation circuit |
| JP3868131B2 (ja) * | 1998-11-30 | 2007-01-17 | 松下電器産業株式会社 | バックバイアス回路 |
| JP3394509B2 (ja) * | 1999-08-06 | 2003-04-07 | 株式会社リコー | 定電圧電源 |
| JP2001211640A (ja) | 2000-01-20 | 2001-08-03 | Hitachi Ltd | 電子装置と半導体集積回路及び情報処理システム |
| JP2002373942A (ja) * | 2001-04-11 | 2002-12-26 | Toshiba Corp | 半導体集積回路 |
| JP2004133800A (ja) * | 2002-10-11 | 2004-04-30 | Renesas Technology Corp | 半導体集積回路装置 |
| US7030596B1 (en) * | 2003-12-03 | 2006-04-18 | Linear Technology Corporation | Methods and circuits for programmable automatic burst mode control using average output current |
| JP2005190381A (ja) * | 2003-12-26 | 2005-07-14 | Ricoh Co Ltd | 定電圧電源 |
| US7071660B2 (en) * | 2004-02-20 | 2006-07-04 | Virginia Tech Intellectual Properties, Inc. | Two-stage voltage regulators with adjustable intermediate bus voltage, adjustable switching frequency, and adjustable number of active phases |
-
2005
- 2005-07-21 JP JP2005210815A patent/JP4774247B2/ja active Active
-
2006
- 2006-02-16 KR KR1020060014996A patent/KR101255996B1/ko active IP Right Grant
- 2006-02-20 CN CN200610004190XA patent/CN1900875B/zh not_active Expired - Fee Related
- 2006-04-19 US US11/406,330 patent/US7193399B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1582419A (zh) * | 2001-04-10 | 2005-02-16 | 株式会社理光 | 稳压器 |
| CN1398031A (zh) * | 2001-07-16 | 2003-02-19 | 松下电器产业株式会社 | 电源装置 |
| US6806694B2 (en) * | 2002-07-18 | 2004-10-19 | Infineon Technologies Ag | Switching regulator with dynamic current limiting and drive circuit for the switching regulator |
Non-Patent Citations (1)
| Title |
|---|
| JP特开2001-211640A 2001.08.03 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1900875A (zh) | 2007-01-24 |
| JP2007026337A (ja) | 2007-02-01 |
| KR20070012187A (ko) | 2007-01-25 |
| US20070018625A1 (en) | 2007-01-25 |
| KR101255996B1 (ko) | 2013-04-18 |
| US7193399B2 (en) | 2007-03-20 |
| JP4774247B2 (ja) | 2011-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1900875B (zh) | 电压调节器 | |
| US8080983B2 (en) | Low drop out (LDO) bypass voltage regulator | |
| JP5649857B2 (ja) | レギュレータ回路 | |
| CN102915063B (zh) | 具有电荷泵的电压调节器 | |
| JP5217544B2 (ja) | スイッチング電源制御用半導体装置、起動回路、およびスイッチング電源装置の起動方法 | |
| JP3710469B1 (ja) | 電源装置、及び携帯機器 | |
| JP4653046B2 (ja) | 差動増幅回路、差動増幅回路を使用したボルテージレギュレータ及び差動増幅回路の動作制御方法 | |
| JP4237696B2 (ja) | レギュレータ回路 | |
| JP4889398B2 (ja) | 定電圧電源回路 | |
| CN101568893A (zh) | 用于给放大器电路上电的软启动电路与方法 | |
| KR20100077271A (ko) | 기준전압 발생회로 | |
| CN108121392A (zh) | 电压调节电路 | |
| JP5103947B2 (ja) | 突入電流防止回路 | |
| CN105242736A (zh) | 一种辅助ldo电路及切换供电电路 | |
| EP2176729B1 (en) | Integrated electronic device including circuitry for providing a system supply voltage from a primary power supply | |
| US8975776B2 (en) | Fast start-up voltage regulator | |
| US7746162B2 (en) | Apparatus and method for waking up a circuit | |
| JP7173915B2 (ja) | 電源回路 | |
| JP5068631B2 (ja) | 定電圧回路 | |
| JP2006331235A (ja) | 電圧変換回路および電子機器 | |
| JP6038100B2 (ja) | 半導体集積回路 | |
| KR100965054B1 (ko) | 파워 온 리셋 회로 | |
| CN113342113A (zh) | 具有防过冲保护功能的ptat电压产生电路 | |
| CN116449904A (zh) | 一种应用于ldo的缓启动电路及ldo电路 | |
| JP2006155358A (ja) | 降圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: OKI SEMICONDUCTOR CO., LTD. Free format text: FORMER OWNER: OKI ELECTRIC INDUSTRY CO., LTD. Effective date: 20131125 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20131125 Address after: Tokyo, Japan, Japan Patentee after: Lapis Semiconductor Co., Ltd. Address before: Tokyo, Japan Patentee before: Oki Electric Industry Co., Ltd. |
|
| C56 | Change in the name or address of the patentee | ||
| CP02 | Change in the address of a patent holder |
Address after: Yokohama City, Kanagawa Prefecture, Japan Patentee after: Lapis Semiconductor Co., Ltd. Address before: Tokyo, Japan, Japan Patentee before: Lapis Semiconductor Co., Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100811 Termination date: 20170220 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |