CN1582419A

CN1582419A - 稳压器

Info

Publication number: CN1582419A
Application number: CNA028081161A
Authority: CN
Inventors: 上里英树; 吉井宏治
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Microelectronics Co Ltd
Priority date: 2001-04-10
Filing date: 2002-04-08
Publication date: 2005-02-16
Anticipated expiration: 2022-04-08
Also published as: JP2002312043A; US7002329B2; WO2002084426A3; WO2002084426A2; US20040130305A1; EP1377889A2; DE60227932D1; CN100351727C; EP1377889B1

Abstract

一种稳压器，其根据预置的参考电压产生并输出给定的电压，该稳压器包括：检测电路部分，检测输出电压并根据检测到的电压产生和输出电压；第一和第二运算放大器，各自对所述检测电路部分的输出电压和预置参考电压进行比较，并输出代表比较结果的电压，根据外部提供的控制信号对第一运算放大器进行控制，并且第一运算放大器比第二运算放大器消耗更大的电流量；和输出电路部分，包含根据第一和第二运算放大器的输出电压来输出电流的输出晶体管。

Description

稳压器

技术领域

本发明涉及稳压器，并更具体的涉及具有在高速工作模式和低电流消耗工作模式之间转换的功能的稳压器。

背景技术

常规稳压器分为两种类型：具有消耗大量电流以增大电源抑制率(PSRR)和负载瞬时响应的电路结构的那些，和不需要高速响应并因此具有消耗较少量电流的电路结构的那些。若在诸如蜂窝式电话的、在工作状态消耗正常的电流量和在诸如睡眠模式的等待状态消耗减少的电流量的装置中使用具有高速响应的稳压器，则当该装置处于不需要高速响应的等待状态时，稳压器引起电流消耗上的大量损耗。

因此，如图1所示，提供了消耗大量电流但具有高速响应的稳压器101和电流消耗被控制在较低水平的低速工作稳压器102，并经由转换开关103将所述稳压器101、102连接到负载110。稳压器101和102分别具有不同大小的输出晶体管105和106，但他们在结构上是相同的。稳压器101的输出晶体管105具有大电流源容量。

转换开关103根据从外部控制装置111提供的控制信号，专门将稳压器101或102连接至负载110。即，当负载110以正常电流消耗量工作时，控制装置111控制转换开关103，从而负载110被连接到稳压器101的输出端。

另一方面，当负载110以减少的电流消耗量工作时，控制装置111控制转换开关103，从而负载110被连接到稳压器102的输出端。这样，通过根据负载110的电流消耗量而选择性的利用稳压器101或102，可以控制或减少稳压器101和102的电流消耗量。

但是，根据这样的结构，若稳压器101和102及转换开关103形成在同一半导体芯片上，则输出晶体管105和106的每一个需要芯片上的大块面积。此外，流经输出晶体管105和106的相同电流量需要流经转换开关103，从而需要大块芯片面积以减少转换开关103的阻抗。因此，在稳压器101和102及转换开关103形成在同一半导体芯片上的情形中，芯片面积增大引起费用的增加。

发明内容

因此，本发明的总目的在于提供一种在其中消除了上述不足的稳压器。

本发明的更具体目的是提供一种稳压器，其能够根据负载条件加速响应和控制电流消耗，而不增加芯片面积。

通过根据预置的参考电压产生和输出给定电压的稳压器实现本发明的上述目标，所述稳压器包括：检测电路部分，检测输出电压并根据检测到的电压产生和输出电压；第一和第二运算放大器，各自对所述检测电路部分的输出电压和预置参考电压进行比较，并输出代表比较结果的电压，根据外部提供的控制信号对第一运算放大器进行控制，并且该第一运算放大器比第二运算放大器消耗更大的电流量；和输出电路部分，包含根据所述第一和第二运算放大器的输出电压来输出电流的输出晶体管。

此外，在上述稳压器中，当向第一运算放大器输入给定的控制信号时，该第一运算放大器可以停止消耗电流并停止工作。

根据本发明的稳压器，第一运算放大器在正常工作模式下工作，从而稳压器具有好的高速响应，和在低电流消耗模式下第一运算放大器停止工作并且仅第二运算放大器工作，从而稳压器以低电流消耗工作。因此，加速了稳压器的响应，或根据负载条件控制或减少了稳压器的电流消耗。此外，由于输出电路部分的激励晶体管可由第一和第二运算放大器共享，换句话说，可在正常工作模式和低电流消耗模式两者中使用，因此可减少稳压器的芯片面积，从而可减少其生产成本。

附图说明

当结合附图读取下面的详细描述时，本发明的其他目的、特征和优点将会变得更加清楚，其中：

图1是显示常规稳压器的电路结构的图示；

图2是显示根据本发明第一实施例的稳压器的示意图；

图3是显示图2的稳压器的电路结构的图示；

图4是显示图2的稳压器的另一电路结构的图示；

图5是显示图2的稳压器的又一电路结构的图示；

图6是显示根据本发明第二实施例的稳压器的示意图；

图7是显示图6的稳压器的电路结构的图示。

具体实施方式

现在将参照附图给出本发明实施例的描述。

[第一实施例]

图2是显示根据本发明第一实施例的稳压器的简图；

在图2中，稳压器1包括参考电压发生器电路部分2、检测电路部分3、第一运算放大器4、和第二运算放大器5。参考电压发生器电路部分2产生和输出给定的参考电压VREF。检测电路部分3检测输出电压VOUT，并根据检测到的输出电压VOUT产生和输出电压VFB。消耗大量电流但能够以高速工作的第一运算放大器4对参考电压VREF和从检测电路部分3提供的电压VFB进行比较，并输出比较结果。电流消耗被控制(到小于第一运算放大器4的较小量)的第二运算放大器5，对参考电压VREF和电压VFB进行比较，并输出比较结果。

此外，稳压器1包括输出电路部分6，其根据第一运算放大器4和第二运算放大器5的输出信号输出电流，以使从输出端OUT输出的电压VOUT恒定。检测电路部分3由连接在输出电压VOUT和地之间的电阻器R1和R2的串联电路形成。输出电路部分6由P沟道金属氧化物半导体晶体管(下文中称作PMOS晶体管)QP1形成，该PMOS晶体管QP1形成根据第一运算放大器4和第二运算放大器5的输出电压而输出电流的电流激励晶体管。

从参考电压发生器电路部分2输出的参考电压VREF，被施加到第一运算放大器4和第二运算放大器5的每一个中的反相输入端。通过按比例分配电阻器R1和R2之间的输出电压VOUT而获得的电压VFB，被施加到第一运算放大器4和第二运算放大器5的每一个中的同相输入端。第一运算放大器4和第二运算放大器5的每一个中的输出电压，被施加到连接在电源电压VDD和输出端OUT之间的PMOS晶体管QP1的栅极。根据从外部控制装置10输入的控制信号对第一运算放大器4的工作进行控制。即，控制装置10使得第一运算放大器4在执行正常工作(正常工作模式)的情形中工作，并通过停止第一运算放大器4在以减少的电流量进行工作(低电流消耗工作模式)的情形中消耗电流，来停止第一运算放大器4工作。

图3是显示图2的稳压器1的电路结构的图。在图3中，第一运算放大器4包括差分放大器电路部分21和放大器电路部分22。差分放大器电路部分21对参考电压VREF和从检测电路部分3提供的电压VFB进行比较，并输出比较结果。放大器电路部分22对代表从差分放大器电路部分21输出的比较结果的电压进行放大，并输出放大了的电压。第一运算放大器4还包括第一开关23、第二开关24、和恒定电压发生器电路部分25。第一开关23根据从控制装置10提供的控制信号，停止放大器电路部分22的工作。第二开关24根据从控制装置10提供的控制信号，切断提供给差分放大器电路部分21和放大器电路部分22的电流。恒定电压发生器电路部分25产生并输出给定的恒定电压VA。第一开关23形成输出控制部分。

差分放大器电路部分21由形成电流镜像电路的PMOS晶体管QP2和QP3、形成差分对的n沟道MOS晶体管(下文中称作NMOS晶体管)QN1和QN2、和形成恒定电流源的NMOS晶体管QN3形成。放大器电路部分22由形成恒定电流源的PMOS晶体管QP4和NMOS晶体管QN4形成。恒定电压VA从恒定电压发生器电路部分25施加到NMOS晶体管QN3和QN4的每一个的栅极。

在差分放大器电路部分21，PMOS晶体管QP2的栅极和漏极与PMOS晶体管QP3的栅极相连接。PMOS晶体管QP2和QP3的每一个的源极连接到电源电压VDD。PMOS晶体管QP2的漏极连接到NMOS晶体管QN1的漏极。PMOS晶体管QP3的漏极连接到NMOS晶体管QN2的漏极。

从参考电压发生器电路部分2提供的参考电压VREF被输入到NMOS晶体管QN1的栅极。通过按比例分配电阻器R1和R2之间的输出电压VOUT而获得的电压VFB，被输入到NMOS晶体管QN2的栅极。此外，NMOS晶体管QN1和QN2的源极相互连接。NMOS晶体管QN3连接在NMOS晶体管QN1和QN2之间的连线与地之间。从恒定电压发生器电路部分25提供的恒定电压VA经由第二开关24被施加到NMOS晶体管QN3的栅极，从而NMOS晶体管QN3与恒定电压发生器电路部分25共同作为恒定电流源来工作。NMOS晶体管QN3和恒定电压发生器电路部分25形成第一恒定电流源。

其次，在放大器电路部分22中，PMOS晶体管QP4和NMOS晶体管QN4串联连接在电源电压VDD和地之间。PMOS晶体管QP4的栅极连接到差分放大器电路部分21的PMOS晶体管QP3和NMOS晶体管QN2之间的连线。此外，第一开关23连接在PMOS晶体管QP4的栅极和电源电压VDD之间。从恒定电压发生器电路部分25提供的恒定电压VA经由第二开关24被施加到NMOS晶体管QN4的栅极，从而NMOS晶体管QN4与恒定电压发生器电路部分25共同作为恒定电流源来工作。NMOS晶体管QN4与恒定电压发生器电路部分25形成第二恒定电流源，第二开关24形成恒定电流源控制部分。

另一方面，输出电路部分6的PMOS晶体管QP1的栅极连接到放大器电路部分22的PMOS晶体管QP4和NMOS晶体管QN4之间的连线。PMOS晶体管QP1的源极连接到电源电压VDD。检测电路部分3连接在PMOS晶体管QP1的漏极和地之间。PMOS晶体管QP1的漏极连接到稳压器1的输出端OUT。一个负载(附图中未示出)连接在输出端OUT和地之间。

其次，第二运算放大器5包括恒定电压发生器电路部分25和差分放大器电路部分27，差分放大器电路部分27对参考电压VREF和从检测电路部分3提供的电压VFB进行比较，并输出比较结果。从而，第一运算放大器4和第二运算放大器5共享恒定电压发生器电路部分25。差分放大器电路部分27由形成电流镜像电路的PMOS晶体管QP11和QP12、形成差分对的NMOS晶体管NP11和NP12、和形成恒定电流源的NMOS晶体管QN13形成。

在差分放大器电路部分27，PMOS晶体管QP11的栅极与PMOS晶体管QP12的栅极和漏极相连接。PMOS晶体管QP11和QP12的每一个的源极连接到电源电压VDD。PMOS晶体管QP11的漏极连接到NMOS晶体管QN11的漏极。PMOS晶体管QP11的漏极到NMOS晶体管QN11的漏极的连线连接到输出电路部分6的PMOS晶体管QP1的栅极。此外，PMOS晶体管QP12的漏极连接到NMOS晶体管QN12的漏极。

从参考电压发生器电路部分2提供的参考电压VREF被输入到NMOS晶体管QN11的栅极。电压VFB被输入到NMOS晶体管QN12的栅极。此外，NMOS晶体管QN11和QN12的源极相互连接，NMOS晶体管QN13连接在NMOS晶体管QN11和QN12之间的连线与地之间。从恒定电压发生器电路部分25提供的恒定电压VA被施加到NMOS晶体管QN13的栅极，从而NMOS晶体管QN13与恒定电压发生器电路部分25共同作为恒定电流源来工作。

采用上述结构，控制装置10在正常工作模式中，断开第一开关23以切断将电源电压VDD施加到PMOS晶体管QP4的栅极，并转换第二开关24，从而恒定电压VA施加到NMOS晶体管QN3和QN4中每一个的栅极。这样，在正常工作方式，稳压器1具有分别由第一运算放大器4的差分放大器电路部分21和放大器电路部分22以及输出终端部分6实现的三个放大级。流经NMOS晶体管QN3和QN4的电流是总计几十微安(μA)的恒定电流源，从而稳压器1具有高速响应。

因此，在正常工作模式，若在参考电压VREF和电压VFB在差分放大器电路部分21中处于平衡的状态时，导致输出电压VOUT降低，则NMOS晶体管QN2的漏极电流变为小于NMOS晶体管QN1的漏极电流。因此，放大器电路部分22的PMOS晶体管QP4的栅极电压上升，从而输出电路部分6的PMOS晶体管QP1的栅极电压降低。因此，PMOS晶体管QP1的电流驱动能力增加，以致能够升高输出电压VOUT。

其次，若在参考电压VREF和电压VFB在差分放大器电路部分21中处于平衡的状态时，导致输出电压VOUT上升，则NMOS晶体管QN2的漏极电流变为大于NMOS晶体管QN1的漏极电流。因此，放大器电路部分22的PMOS晶体管QP4的栅极电压降低，从而输出电路部分6的PMOS晶体管QP1的栅极电压上升。因此，PMOS晶体管QP1的电流驱动能力减小，以致能够降低输出电压VOUT。这样，稳压器1能够将输出电压VOUT保持在给定的恒定电压。

另一方面，在低电流消耗工作模式，控制装置10接通第一开关23以将电源电压VDD施加到PMOS晶体管QP4的栅极，并转换第二开关24，从而NMOS晶体管QN3和QN4的栅极接地。这样，在低电流消耗工作模式，稳压器1具有分别由第二运算放大器5的差分放大器电路部分27和输出电路部分6实现的两个放大级。在此情形中，通过调整NMOS晶体管QN13的栅极尺寸，可将流经恒定电流源NMOS晶体管QN13的电流控制到较少微安，从而可以减少稳压器1的电流消耗。

因此，在低电流消耗工作模式，若在参考电压VREF和电压VFB在差分放大器电路部分27中处于平衡的状态时，导致输出电压VOUT降低，则NMOS晶体管QN12的漏极电流变为小于NMOS晶体管QN11的漏极电流，从而输出电路部分6的PMOS晶体管QP1的栅极电压降低。因此，PMOS晶体管QP1的电流驱动能力增大，以致能够升高输出电压VOUT。

其次，若在参考电压VREF和电压VFB在差分放大器电路部分27中处于平衡的状态时，导致输出电压VOUT上升，则NMOS晶体管QN12的漏极电流变为大于NMOS晶体管QN11的漏极电流，从而输出电路部分6的PMOS晶体管QP1的栅极电压上升。因此，PMOS晶体管QP1的电流驱动能力减小，以致能够降低输出电压VOUT。这样，稳压器1能够将输出电压VOUT保持在给定的恒定电压。

此处，第二运算放大器5的差分放大器电路部分27在正常工作模式和低电流消耗工作模式两者之下工作。但是，具有较高的驱动PMOS晶体管QP1的栅极的能力的第一运算放大器4，在正常工作模式也工作。因此，第二运算放大器5的工作几乎不产生任何效果。进一步的，如果当稳压器1从正常工作模式转换到低电流消耗工作模式时，第二运算放大器5不工作，则稳压器1具有弱响应，以致输出阻尼振荡(ringing)波形。但是，可以通过使第二运算放大器5持续工作来避免阻尼振荡波形。

根据图3，第一开关23配备在电源电压VDD和PMOS晶体管QP4的栅极之间。但是，如图4所示，图4是显示本实施例的稳压器1的另一电路结构的图，第一开关23可配备在PMOS晶体管QP4和NMOS晶体管QN4之间的连线和输出电路部分6的PMOS晶体管QP1的栅极之间。在此情形中，控制装置10接通第一开关23建立正常工作模式中的电连接，和断开第一开关23切断低电流消耗工作模式中的连接。

进一步的，如图5所示，第一开关23可配备在电源电压VDD和PMOS晶体管QP4的源极之间，图5是显示本实施例的稳压器1的又一电路结构的图。即，第一开关23仅需配备在截取输出到放大器电路部分22的PMOS晶体管QP1的栅极的信号的位置。在此情形中，控制装置10也接通第一开关23建立正常工作模式中的电连接，和断开第一开关23切断低电流消耗工作模式中的连接。图4和图5的每一个仅显示其中稳压器1与图3不同的部分，省略剩余部分。

如上所述，根据本发明第一实施例的稳压器1，使第一运算放大器4在具有由差分放大器电路部分21、放大器电路部分22、和输出电路部分6实现的三个放大级的正常工作模式中工作，以实现高速响应方面的优秀结构。在低电流消耗工作模式，稳压器1停止第一运算放大器4的工作并仅使第二运算放大器5工作，从而实现能够以具有由差分放大器电路部分27、和输出电路部分6实现的两个放大级的低电流消耗操作的结构。因此，允许该实施例的稳压器1根据负载条件加速响应或控制电流消耗。此外，稳压器1在正常工作模式和低电流消耗工作模式两者中都可使用输出电路部分6的激励晶体管，该激励晶体管要求芯片面积增加。因此，减少了芯片面积，从而可实现费用的减少。

在上述第一实施例中，仅在稳压器1中配备了单级放大器电路部分22。但是，可配备具有执行控制操作的控制装置10的多级放大器电路部分，从而在每个放大器电路部分中的电流消耗是可停止的。在此情形中，若每个放大器电路部分具有与放大器电路部分22相同的结构，则设计稳压器1的电路结构使经由第二开关24将恒定电压VA施加到放大器电路部分中每个NMOS晶体管的栅极，在所述放大器电路部分中每个NMOS晶体管形成一个恒定电流源。

[第二实施例]

在上述第一实施例中，第二运算放大器5持续工作。另一方面，在第二实施例中，停止第二运算放大器5在正常工作模式中的工作，以进一步减少电流消耗。

图6是显示根据本发明第二实施例的稳压器1a的示意图。在图6中，与图2中的那些相同的元件由相同的标号指出，并将省略其描述。以下给出对图2的稳压器1和图6的稳压器1a之间的差异的描述。

图2的稳压器1和图6的稳压器1a之间的差异在于，第一实施例的第二运算放大器5停止其工作，以使得不根据从第二实施例中的控制装置10提供的控制信号来消耗电流。在图6中，第二运算放大器5a与图2中的第二运算放大器5相对应。

在图6中，稳压器1a包括参考电压发生器电路部分2、检测电路部分3、第一运算放大器4、对参考电压VREF和电压VFB进行比较并输出比较结果的低电流消耗第二运算放大器5a、和输出电路6。

从参考电压发生器电路部分2输出的参考电压VREF被施加到第二运算放大器5a的反相输入端。电压VFB施加到第二运算放大器5a的同相输入端。此外，第二运算放大器5a的输出电压被施加到输出电路部分6的PMOS晶体管QP1的栅极。根据从外部控制装置10输入的控制信号对第二运算放大器5a的工作进行控制。即，控制装置10停止第二运算放大器5a的工作，以防止第二运算放大器5a在正常工作模式消耗电流，并使得第二运算放大器5a在低电流消耗工作模式下工作。

在这一点上，当控制装置10使得稳压器1a从低电流消耗工作模式转换到正常工作模式时，控制装置10并不立即停止第二运算放大器5a的工作，而是从第一运算放大器4开始工作经过一个给定时间段之后，例如几到几十微秒之后，停止第二运算放大器5a的工作。此外，当控制装置10使得稳压器1a从正常工作模式转换到低电流消耗工作模式时，控制装置10并不立即停止第一运算放大器4的工作，而是从第二运算放大器5a开始工作经过一个给定时间段之后，例如几到几十微妙之后，停止第一运算放大器4的工作。因此，在转换工作模式时，可以避免阻尼振荡波形输出。

图7是显示图6的稳压器1a的电路结构的图。在图7中，与图3中的那些相同的元件由相同的标号指出，并将省略其描述。以下给出对图2的稳压器1和图6的稳压器1a之间的差异的描述。

图3的稳压器1和图7的稳压器1a之间的差异在于第三开关31，第三开关31配备在图7中恒定电压发生器电路部分25和NMOS晶体管QN13的栅极之间，并由控制装置10控制其工作。

根据图7，第二运算放大器5a包括差分放大器电路部分27和第三开关31。差分放大器电路部分27对从参考电压发生器电路部分2提供的参考电压VREF和从检测电路部分3提供的电压VFB进行比较，并输出比较结果。第三开关31根据从控制装置10提供的控制信号，切断流经差分放大器电路部分27的电流。从恒定电压发生器电路部分25提供的恒定电压VA经由第三开关31被施加到NMOS晶体管QN13的栅极，从而NMOS晶体管QN13作为恒定电流源而工作。NMOS晶体管QN13和恒定电压发生器电路部分25形成第三恒定电流源，第三开关31形成恒定电流源控制部分。

对于上述结构，在将稳压器1a从低电流消耗工作模式转换到正常工作模式的情形中，控制装置10断开第一开关23并转换第二开关24，从而恒定电压VA被施加到NMOS晶体管QN3和QN4的栅极。在此后经过了一个给定的时间段后，控制装置10转换第三开关31，从而NMOS晶体管QN13的栅极接地。从而，可减少第二运算放大器5a在正常工作模式中消耗的电流量。

其次，在将稳压器1a从正常工作模式转换到低电流消耗工作模式的情形中，控制装置10转换第三开关31，从而恒定电压VA被施加到NMOS晶体管QN13的栅极。在此后经过了一个给定的时间段后，控制装置10接通第一开关23并转换第二开关24，从而NMOS晶体管QN3和QN4的栅极接地。

如上所述，第二实施例的稳压器1a停止第二运算放大器5a的工作，以减少第二运算放大器5a在正常工作模式中的电流消耗量。从而，可在第二实施例中产生与在第一实施例中产生的相同的效果。此外，在正常工作模式中，稳压器1a消耗的电流少于稳压器1消耗的电流。

第二实施例中的稳压器1a以第一实施例的图3中的稳压器1的电路结构为依据。但是，可根据第一实施例的图4或图5的电路结构来实现稳压器1a。在那样的情形中，稳压器1a以与上述第二实施例中相同的方法工作，产生相同的效果，并因此将省略对其的描述。此外，第一和第二实施例中的第一到第三开关23、24和31中的每一个是电子开关电路，但可以是具有机械触点的开关。

本发明不限于详细公开的实施例，而是可以不违背本发明的范围对其进行变化和修改。

本申请是以2001年4月10日提交的日本优先权申请第2001-111269号为基础的，此处结合其整体内容作为参考。

Claims

1.一种根据预置的参考电压产生并输出给定电压的稳压器，该稳压器包含：

检测电路部分，检测输出电压并根据检测到的电压产生和输出电压；

第一和第二运算放大器，各自对所述检测电路部分的输出电压和预置参考电压进行比较，并输出代表比较结果的电压，根据外部提供的控制信号对所述第一运算放大器进行控制，并且该第一运算放大器比所述第二运算放大器消耗更大的电流量；和

输出电路部分，包含根据所述第一和第二运算放大器的输出电压来输出电流的输出晶体管。

2.如权利要求1所述的稳压器，其中当向所述第一运算放大器输入给定的控制信号时，该第一运算放大器停止消耗电流并停止工作。

3.如权利要求2所述的稳压器，其中所述第一运算放大器包含：

差分放大器电路部分，

所述差分放大器电路部分包含：

具有一对晶体管的差分放大器电路，其输出电压，该电压是所述检测电路部分的输出电压和预置参考电压之间的差值的函数；和

第一恒定电流源，向所述的差分放大器电路提供给定的恒定偏流；

放大器电路部分，对所述差分放大器电路部分的输出电压进行放大，并将放大的电压输出到所述输出电路部分的输出晶体管，

所述放大器电路部分包含：

放大晶体管，对所述差分放大器电路的输出电压进行放大，并对所述输出电路部分的输出晶体管的工作进行控制；和

第二恒定电流源，向所述放大晶体管提供恒定电流；

输出控制部分，根据外部提供的控制信号，对将放大的电压输出到所述输出电路部分的输出晶体管的放大器电路部分进行控制；和

恒定电流源控制部分，根据外部提供的控制信号，停止通过所述第一和第二恒定电流源的每一个所进行的恒定电流的提供。

4.如权利要求3所述的稳压器，其中：

所述第一和第二恒定电流源的每一个包含：

恒定电压发生器电路部分，产生并输出给定的恒定电压；和

晶体管，根据从所述恒定电压发生器电路部分提供的给定电压，提供电流；和

所述恒定电流源控制部分根据外部提供的控制信号，对把从所述恒定电压发生器电路部分输出的恒定电压输入到所述第一和第二恒定电流源的所述晶体管进行控制。

5.如权利要求4所述的稳压器，其中所述第一和第二恒定电流源共享所述恒定电压发生器电路部分。

6.如权利要求1所述的稳压器，其中所述第二运算放大器包含差分放大器电路部分，

所述差分放大器电路部分包含：

具有一对晶体管的差分放大器电路，其输出电压，该电压是所述检测电路部分的输出电压和预置参考电压之间的差值的函数，所述晶体管控制所述输出电路部分的输出晶体管的工作；和

恒定电流源，向所述的差分放大器电路提供给定的恒定偏流。

7.如权利要求1所述的稳压器，其中根据外部提供的控制信号对所述第二运算放大器的工作进行控制，从而当向所述第二运算放大器输入给定的控制信号时，该第二运算放大器停止消耗电流并停止工作。

8.如权利要求7所述的稳压器，其中所述第二运算放大器包含：

差分放大器电路部分，

所述差分放大器电路部分包含：

恒定电流源，向所述的差分放大器电路提供给定的恒定偏流；

恒定电流源控制部分，根据外部提供的控制信号，停止由所述恒定电流源提供给定的恒定电流。

9.如权利要求8所述的稳压器，其中：

所述恒定电流源包含：

恒定电压发生器电路部分，产生并输出给定的恒定电压；和

晶体管，根据从所述恒定电压发生器电路部分提供的恒定电压，提

供恒定电流；和

所述恒定电流源控制部分根据外部提供的控制信号，对把从所述恒定电压发生器电路部分输出的恒定电压输入到所述晶体管进行控制。

10.如权利要求7所述的稳压器，其中控制信号被输入到所述第一和第二运算放大器，从而所述第一和第二运算放大器中的一个，在所述第一和第二运算放大器中的另一个开始工作后经过一个给定的时间段后，停止工作。