JP5756434B2 - レギュレータ回路およびレギュレータ回路の制御方法 - Google Patents
レギュレータ回路およびレギュレータ回路の制御方法 Download PDFInfo
- Publication number
- JP5756434B2 JP5756434B2 JP2012142943A JP2012142943A JP5756434B2 JP 5756434 B2 JP5756434 B2 JP 5756434B2 JP 2012142943 A JP2012142943 A JP 2012142943A JP 2012142943 A JP2012142943 A JP 2012142943A JP 5756434 B2 JP5756434 B2 JP 5756434B2
- Authority
- JP
- Japan
- Prior art keywords
- regulator
- transistor
- hysteresis inverter
- load
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
携帯電話機などのデジタルブロックとしてのデジタルインタフェース回路の電力源としてレギュレータ回路を用いた場合、前述のようにデジタルインタフェース回路は常時オン状態としておく必要があるため、デジタルインタフェース回路の電力源であるレギュレータ回路も常時オン状態としておく必要がある。
前記図11に示すレギュレータ回路の場合、トランジスタ対で構成されるリニアアンプにバイアス電圧を供給する必要がある。つまり、携帯電話機が待受状態となった場合も、レギュレータ回路に対しては、通話が可能な通常の動作状態と同様に引き続きバイアス電圧を供給する必要があり、レギュレータ回路は、待受状態においてもバイアス電流を必要とすることになる。すなわち電流消費が行われることになる。
そのため、負荷Q1としての携帯電話機が待受状態となった場合であっても、電圧上昇防止抵抗R1に電流(バイアス電流)を流す必要がある。すなわち電流消費が行われることになる。
そこで、この発明は、上記従来の未解決の問題点に着目してなされたものであり、消費電力をより低減することの可能なレギュレータ回路およびレギュレータ回路の制御方法を提供することを目的としている。
請求項3にかかる発明は、請求項1または請求項2に記載の発明において、前記低消費モードレギュレータは、前記電源と前記第1ヒステリシスインバータとの間に設けられ、前記第1ヒステリシスインバータへの供給電圧を調整する供給電圧調整回路を備えることを特徴としている。
また、請求項6にかかるレギュレータ回路の制御方法は、負荷と並列に接続される安定化容量と、前記安定化容量と電源との間に接続されるメインレギュレータおよび低消費モードレギュレータと、を備え、前記低消費モードレギュレータは、前記電源と前記安定化容量との間に介挿されるソーストランジスタと、前記安定化容量の充電電圧を負荷駆動電圧として監視する第1ヒステリシスインバータと、当該第1ヒステリシスインバータの出力を入力とする第2ヒステリシスインバータと、を有し、前記メインレギュレータは、前記電源と前記安定化容量との間に接続され且つディプレッション型MOSトランジスタからなるゲートが接地された、前記負荷を駆動するためのディプレッション型駆動トランジスタと、前記電源と前記ディプレッション型駆動トランジスタとの間に接続される第1接続制御トランジスタと、前記安定化容量の両端に当該安定化容量と並列に設けられた電圧上昇防止抵抗および当該電圧上昇防止抵抗と直列に接続される第2接続制御トランジスタと、を備え、前記第2ヒステリシスインバータの出力が、前記ソーストランジスタの制御信号としてその制御端子に入力されてなり、前記負荷の動作モードにおける消費電流に応じて、前記メインレギュレータと前記低消費モードレギュレータとを選択的に切り替えることを特徴としている。
請求項7にかかるレギュレータ回路の制御方法は、負荷と並列に接続される安定化容量と、前記安定化容量と電源との間に接続されるメインレギュレータおよび低消費モードレギュレータと、を備え、前記低消費モードレギュレータは、前記電源と前記安定化容量との間に介挿されるソーストランジスタと、前記安定化容量の充電電圧を負荷駆動電圧として監視する第1ヒステリシスインバータと、当該第1ヒステリシスインバータの出力を入力とする第2ヒステリシスインバータと、前記安定化容量の両端に接続されるシンクトランジスタと、を有し、前記第2ヒステリシスインバータの出力が、前記ソーストランジスタの制御信号としてその制御端子に入力されてなり、前記負荷の動作モードにおける消費電流に応じて、前記メインレギュレータと前記低消費モードレギュレータとを選択的に切り替え、前記ソーストランジスタがオフ状態に切り替わった時点から、予め設定した所定時間のみ前記シンクトランジスタをオン状態に制御することを特徴としている。
請求項8にかかるレギュレータ回路の制御方法は、負荷と並列に接続される安定化容量と、前記安定化容量と電源との間に接続されるメインレギュレータおよび低消費モードレギュレータと、を備え、前記低消費モードレギュレータは、前記電源と前記安定化容量との間に介挿されるソーストランジスタと、前記安定化容量の充電電圧を負荷駆動電圧として監視する第1ヒステリシスインバータと、当該第1ヒステリシスインバータの出力を入力とする第2ヒステリシスインバータと、前記ソーストランジスタと前記安定化容量との間に、前記ソーストランジスタを流れるソース電流の変動を抑制する出力抵抗と、を有し、前記第2ヒステリシスインバータの出力が、前記ソーストランジスタの制御信号としてその制御端子に入力されてなり、前記負荷の動作モードにおける消費電流に応じて、前記メインレギュレータと前記低消費モードレギュレータとを選択的に切り替えることを特徴としている。
図1は、本発明におけるレギュレータ回路1の一例を示す回路図である。
図1に示すように、レギュレータ回路1は、メインレギュレータ2と、低消費モードレギュレータ3と、を含んで構成され、レギュレータ回路1では、メインレギュレータ2と低消費モードレギュレータ3とを、選択的に、電源VDD−グランドGND間に接続するようになっている。
すなわち、メインレギュレータ2は、図1に示すように、エンハンストメント型のPチャネルMOSトランジスタからなる、パワーダウン用トランジスタP21と、ディプレッション型のNチャネルMOSトランジスタからなる負荷駆動用の駆動用トランジスタN21と、電圧上昇防止抵抗R21と、エンハンストメント型のNチャネルMOSトランジスタからなるパワーダウン用トランジスタN22と、が電源VDDとグランドGNDとの間にこの順に直列に接続されてなる。
また、パワーダウン用トランジスタP21のゲートにはパワーダウン制御信号PD0が入力される。パワーダウン用トランジスタN22のゲートにはパワーダウン制御信号PDN0が入力される。
さらに、駆動用トランジスタN21および電圧上昇防止抵抗R21の接続点であるノードnode1とグランドGNDとの間に安定化容量C21が接続され、この安定化容量C21と並列に負荷Q21が接続されるようになっている。
まず、低消費モードレギュレータ3の基本構成を説明する。図2は、低消費モードレギュレータ3の基本構成を示す回路図である。なお、図2は、メインレギュレータ2を、電源VDD−グランドGND間から切り離した状態を表す。
低消費モードレギュレータ3は、電源VDDおよびグランドGND間に接続される、エンハンストメント型のPチャネルMOSトランジスタからなるソース(Source)MOSトランジスタP31と、ソースMOSトランジスタP31のドレイン端子が接続されるノードnode2に入力側が接続される第1ヒステリシスインバータINV31と、第1ヒステリシスインバータINV31の出力を入力とする第2ヒステリシスインバータINV32と、を備え、第2ヒステリシスインバータINV32の出力が、監視信号DETとしてソースMOSトランジスタP31のゲートに入力される。
第1ヒステリシスインバータINV31および第2ヒステリシスインバータINV32は、ノードnode2の電圧、すなわち負荷駆動電圧VDDRの電圧変動を監視する監視回路であって、第1ヒステリシスインバータINV31は負荷駆動電圧VDDRが予め設定した第1閾値を下回るとき、HIGHレベル側に遷移し、負荷駆動電圧VDDRが前記第1閾値よりも大きい第2閾値を上回るときLOWレベル側に遷移する信号を出力する。前記第1閾値は、負荷Q21が動作可能な程度の電圧相当値に設定される。第2閾値は、負荷Q21の耐圧を超えない値に設定される。
これにより、図3に示すように、負荷駆動電圧VDDR(図3(a))が低下し、時点t11で負荷駆動電圧VDDRが第1ヒステリシスインバータINV31の第1閾値を下回ると、第1ヒステリシスインバータINV31の出力がHIGHレベル側に遷移し、第2ヒステリシスインバータINV32の出力(監視信号DET)がLOWレベルとなる(図3(b))。そのため、ソースMOSトランジスタP31がオン状態となり、安定化容量C21が充電されて負荷駆動電圧VDDRが上昇する。
以後、この動作を繰り返すことによって、結果的に、負荷駆動電圧VDDRが略一定電圧を維持するように調整されるようになっている。なお、負荷駆動電圧VDDRの変動幅は、負荷Q21の許容電圧の範囲内であればよい。
図1に示すように、本実施形態における低消費モードレギュレータ3は、ソースMOSトランジスタP31と、出力抵抗R31およびR32と、エンハンストメント型のNチャネルMOSトランジスタからなるシンク(SINK)MOSトランジスタN31と、が電源VDD−グランドGND間に接続されてなる。
出力抵抗R31およびR32は、安定化容量C21とともに一次のローパスフィルタを構成し、ソースMOSトランジスタP31のソース電流を平滑化し、急な変動を抑制する。
そして、シンクMOSトランジスタN31のゲートにはスイッチ制御回路CT31からの制御信号SINKが入力される。
パワーダウン用トランジスタP32およびN33のゲートには、パワーダウン制御信号PD1が入力される。
スイッチ制御回路CT31は、シンクMOSトランジスタN31を制御する回路である。スイッチ制御回路CT31は、第2ヒステリシスインバータINV32からの監視信号DETとパワーダウン制御信号PDN1とを入力し、これらに基づき、シンクMOSトランジスタN31のゲートに入力される制御信号SINKを出力する。
スイッチ制御回路CT31は、D型フリップフロップ101を含んで構成され、監視信号DETを、遅延回路102で遅延した遅延信号DETDが、NAND回路103の一方の入力端子に入力されるとともに、遅延信号DETDが遅延回路104で再度遅延され且つ反転されてNAND回路103の他方の入力端子に入力される。すなわちNAND回路103と遅延回路104とで、監視信号DETの立ち上がりエッジを検出する立ち上がりエッジ検出部を構成している。
このスイッチ制御回路CT31の動作を、図5のタイミングチャートを伴って説明する。なお、図5において、(a)は負荷駆動電圧VDDR、(b)は第2ヒステリシスインバータINV32の出力である監視信号DET、(c)は遅延回路102の出力である遅延信号DETD、(d)はAND回路105の出力であるリセット信号R、(e)はD型フリップフロップ101の出力端子Qから出力される制御信号SINKである。なお、低消費モードレギュレータ3を、電源VDD−グランドGND間に接続する場合、パワーダウン制御信号PD0はHIGHレベル、PDN0はLOWレベル、PD1はLOWレベル、PDN1はHIGHレベルに制御する。
制御信号SINKがHIGHレベルとなる、時点t22および時点t23間のパルス幅、すなわち、遅延回路102の遅延時間は、負荷駆動電圧VDDRの過剰充電分を除去することの可能な所要時間相当に設定される。この所要時間は例えば予め実験などによって検出しておけばよい。つまり、負荷駆動電圧VDDRが第1ヒステリシスインバータINV31の第2閾値を上回った時点から、実際にソースMOSトランジスタP31がオフ状態に切り替わるまでには遅延時間が生じるため、その間、負荷駆動電圧VDDRは上昇することになり、過剰充電が行われることになる。したがって、この過剰充電分を除去するため、遅延時間相当だけ、シンクMOSトランジスタN31により放電を行うようにしている。
図6は、バイアス/温特補正回路CT32の一例を示す回路図である。
バイアス/温特補正回路CT32は、電源VDDおよびグランドGND間に、エンハンスメント型PチャネルMOSトランジスタ201とエンハンスメント型NチャネルMOSトランジスタ202とが直列に接続されてなり、NチャネルMOSトランジスタ202はダイオード接続される。PチャネルMOSトランジスタ201のゲートにはパワーダウン制御信号PD1が入力され、PチャネルMOSトランジスタ201は電流消費を抑えるため高抵抗となるようにしている。
ここで、監視回路用レギュレータN32から第1ヒステリシスインバータINV31に供給される定電源電圧REGXは、次式(1)で表すことができる。なお、式(1)中のVgs1は、ダイオード接続されたNチャネルMOSトランジスタ202のゲートソース間電圧、Vgs2は、監視回路用レギュレータN32のゲートソース間電圧である。
REGX=Vgs1−Vgs2(Vgs2は負極性) ……(1)
図8におけるバイアス/温特補正回路CT32は、図6に示すバイアス/温特補正回路CT32において、PチャネルMOSトランジスタ201とダイオード接続されたNチャネルMOSトランジスタ202との間に、エンハンストメント型のPチャネルMOSトランジスタ203が接続され、PチャネルMOSトランジスタ201と203との間の電圧が、監視回路用レギュレータN32のゲートに入力される。また、PチャネルMOSトランジスタ203のゲートは、PチャネルMOSトランジスタ201と同様にパワーダウン制御信号PD1が入力される。PチャネルMOSトランジスタ203は、温度変化に伴う、閾値電圧Vth調整用のトランジスタである。
REGX=Vgs1−Vgs2+Vds3 ……(2)
そして、PチャネルMOSトランジスタ203はPチャネルMOSトランジスタ201と同様に、閾値電圧Vth(p)が0Vよりも大きい正極性であり、正極性の温度特性を有する。
パワーダウン制御信号PD0、PDN0、PD1、PDN1は、上位制御装置50から入力される。
動作モードには、例えば、パワーダウンモード、低消費モード、通常モードを含む。パワーダウンモードは、負荷Q21への通電を遮断するモードである。通常モードは負荷Q21を通常動作させるモードである。これに対し、低消費モードは負荷Q21の一部の機能のみを動作させるモードである。例えば、負荷Q21が、携帯電話機に搭載されている、携帯電話機の各種機能を実現するためのデジタル回路(Digital block)である場合には、通常モードとは、通話機能およびその他携帯電話機に搭載された機能を動作させることの可能な状態をいう。一方、低消費モードは、携帯電話機の機能のうち、外部装置とのインタフェース処理を行うインタフェース回路(I/F回路)などのみを作動させ、通話機能などその他の機能は停止させた状態をいう。
通常モードである場合には、パワーダウン制御信号PD0はLOWレベル、PDN0はHIGHレベル、PD1はHIGHレベル、PDN1はLOWレベルとする。すなわち、パワーダウン用トランジスタP21をオン状態、N22をオン状態に制御し、メインレギュレータ2を電源VDD−グランドGND間に接続してオン状態に制御する。
一方、待受状態である場合には、レギュレータ回路1を低消費モードで駆動させる必要があるとして、パワーダウン制御信号PD0はHIGHレベル、PDN0はLOWレベル、PD1はLOWレベル、PDN1はHIGHレベルとする。すなわち、メインレギュレータ2はオフ状態に制御する。また、パワーダウン用トランジスタP32をオン状態、N33をオフ状態に制御し、低消費モードレギュレータ3をオン状態に制御する。
例えば、図9に示すように、負荷Q21の動作モードが、パワーダウンモード(Mode0)から、例えば負荷Q21の電源投入が行われて、低消費モードに移行し(Mode1)、その後、通常モード(Mode2)、低消費モード(Mode3)、パワーダウンモード(Mode4)に移行する場合を考える。
これにより、パワーダウン用トランジスタP21、N22がオフとなり、駆動用トランジスタN21および電圧上昇防止抵抗R21は電源VDD−グランドGND間から切り離される。
図10は、各モードにおける消費電流を表したものである。
図10において(a)はパワーダウン制御信号PD0、(b)はパワーダウン制御信号PDN0、(c)はパワーダウン制御信号PD1、(d)はパワーダウン制御信号PDN1、(e)はメインレギュレータ2における消費電流idd0、(f)は低消費モードレギュレータ3における消費電流idd1である。
これにより、パワーダウン用トランジスタP21、N22はオフ状態を維持し、メインレギュレータ2はオフを維持する。
このとき、負荷駆動電圧VDDRが第1ヒステリシスインバータINV31の第2閾値以上であれば、第1ヒステリシスインバータINV31の出力はLOWレベル側に遷移し、第2ヒステリシスインバータINV32の出力(監視信号DET)はHIGHレベルとなり、ソースMOSトランジスタP31はオフ状態を維持する。
このため、安定化容量C21への充電は行われず、負荷Q21は安定化容量C21を電源として動作する。
低消費モード中は、この動作を繰り返すことにより、低消費モードレギュレータ3は負荷Q21に一定の負荷駆動電圧VDDRが供給されるように動作することになる。ここで、低消費モード中、前記図5に示すように、負荷駆動電圧VDDRは、第1ヒステリシスインバータN31の第1閾値および第2閾値の間で変動することになるが、負荷駆動電圧VDDRが動作可能な負荷駆動電圧VDDR以上且つ負荷Q21の耐圧以下の値で変動するため、負荷Q21に対して影響を与えることは少なく、また、必要以上の充電が行われることを回避することができる。
ここで、ソースMOSトランジスタP31と直列に、出力抵抗R31およびR32を設け、この出力抵抗R31およびR32と安定化容量C21とで一次のローパスフィルタを構成している。そのため、ソースMOSトランジスタP31をオンに切り替えることにより、ソース電流の急な変動を抑制することができる。
この状態で、低消費モードから通常モードに切り替わった負荷Q21は、メインレギュレータ2が出力する負荷駆動電圧VDDRおよび安定化容量C21を電源として動作する。
以上のように、負荷Q21の動作モードに応じて、メインレギュレータ2および低消費モードレギュレータ3を切り替えて動作させるようにし、負荷Q21が待受状態である場合には、低消費モードレギュレータ3のみを作動させるようにした。
前述のように、従来のレギュレータ回路では、電圧上昇を防止するために電圧上昇防止抵抗R21を追加してシンク電流を流す必要があり、待受状態、通常状態に関係なく、常時シンク電流相当の電流消費が行われていた。これに対し、本実施形態におけるレギュレータ回路1によれば、図10に示すように、通常状態では、負荷Q21の消費電流よりも十分少なく無視できる量のシンク電流相当の電流消費が行われるものの、待受状態では、低消費モードで動作しその消費電流は略零である。
ちなみに、図1に示すレギュレータ回路1における消費電流と、従来のレギュレータ回路における消費電流とを比較したところ、図1に示すレギュレータ回路1を用いることによって、消費電流を1/5程度に低減できることが確認できた。
また、メインレギュレータ2を、パワーダウン用トランジスタP21とディプレッション型のNチャネルMOSトランジスタからなる駆動用トランジスタN21と電圧上昇防止抵抗R21と安定化容量C21という簡易な構成で実現しているため、このような簡易な構成のメインレギュレータ2において、低消費モードレギュレータ3をさらに追加した場合であっても、CHIPサイズの大幅な増加を伴うことなく、低消費電力化を図ることができ効果的である。
前述のように、負荷Q21の動作モードに応じて、メインレギュレータ2と低消費モードレギュレータ3とを切り替えることによってレギュレータ回路1全体の消費電力の低減を図ることができるため、例えば、携帯電話機における、通常状態と待受状態など、通常モードと、通常よりも少ない消費電流で動作する低消費モードと、で動作するようになっている負荷Q21を駆動対象とする、レギュレータとして用いれば効果的である。
また、上記実施形態では、第2ヒステリシスインバータINV32を設けた場合について説明したが、必ずしも設けなくともよい。
なお、この場合、スイッチ制御回路CT31は、低消費モードレギュレータ3を駆動させない通常モード(Mode2)では、LOWレベルの制御信号SINKを出力する構成とする。
また、シンクMOSトランジスタN31がシンクトランジスタに対応し、監視回路用トランジスタN32およびバイアス/温特補正回路CT32が供給電圧調整回路に対応し、監視回路用トランジスタN32がディプレッション型MOSトランジスタに対応し、バイアス/温特補正回路CT32が温度特性補正回路に対応している。
2 メインレギュレータ
3 低消費モードレギュレータ
INV31、INV32 第1および第2ヒステリシスインバータ
CT31 スイッチ制御回路
CT32 バイアス/温特補正回路
Claims (8)
- 負荷と並列に接続される安定化容量と、
前記安定化容量と電源との間に選択的に接続されるメインレギュレータおよび低消費モードレギュレータと、を備え、
前記低消費モードレギュレータは、
前記電源と前記安定化容量との間に介挿されるソーストランジスタと、
前記安定化容量の充電電圧を負荷駆動電圧として監視する第1ヒステリシスインバータと、
当該第1ヒステリシスインバータの出力を入力とする第2ヒステリシスインバータと、を有し、
当該第2ヒステリシスインバータの出力が、前記ソーストランジスタの制御信号としてその制御端子に入力され、
前記メインレギュレータは、前記電源と前記安定化容量との間に接続され且つディプレッション型MOSトランジスタからなるゲートが接地された、前記負荷を駆動するためのディプレッション型駆動トランジスタと、
前記電源と前記ディプレッション型駆動トランジスタとの間に接続される第1接続制御トランジスタと、
前記安定化容量の両端に当該安定化容量と並列に設けられた電圧上昇防止抵抗および当該電圧上昇防止抵抗と直列に接続される第2接続制御トランジスタと、を備えることを特徴とするレギュレータ回路。 - 負荷と並列に接続される安定化容量と、
前記安定化容量と電源との間に選択的に接続されるメインレギュレータおよび低消費モードレギュレータと、を備え、
前記低消費モードレギュレータは、
前記電源と前記安定化容量との間に介挿されるソーストランジスタと、
前記安定化容量の充電電圧を負荷駆動電圧として監視する第1ヒステリシスインバータと、
当該第1ヒステリシスインバータの出力を入力とする第2ヒステリシスインバータと、
前記安定化容量の両端に接続されるシンクトランジスタと、を有し、
前記第2ヒステリシスインバータの出力が、前記ソーストランジスタの制御信号としてその制御端子に入力され、
前記ソーストランジスタがオフ状態に切り替わった時点から、予め設定した所定時間のみ前記シンクトランジスタをオン状態に制御することを特徴とするレギュレータ回路。 - 前記低消費モードレギュレータは、
前記電源と前記第1ヒステリシスインバータとの間に設けられ、前記第1ヒステリシスインバータへの供給電圧を調整する供給電圧調整回路を備えることを特徴とする請求項1または請求項2に記載のレギュレータ回路。 - 前記供給電圧調整回路は、
前記電源と前記第1ヒステリシスインバータとの間に接続されるディプレッション型MOSトランジスタと、
当該ディプレッション型MOSトランジスタを制御し、温度環境の変化に伴う前記ディプレッション型MOSトランジスタの特性変動を補正する温度特性補正回路と、を備えることを特徴とする請求項3記載のレギュレータ回路。 - 負荷と並列に接続される安定化容量と、
前記安定化容量と電源との間に選択的に接続されるメインレギュレータおよび低消費モードレギュレータと、を備え、
前記低消費モードレギュレータは、
前記電源と前記安定化容量との間に介挿されるソーストランジスタと、
前記安定化容量の充電電圧を負荷駆動電圧として監視する第1ヒステリシスインバータと、
当該第1ヒステリシスインバータの出力を入力とする第2ヒステリシスインバータと、
前記ソーストランジスタと前記安定化容量との間に、前記ソーストランジスタを流れるソース電流の変動を抑制する出力抵抗と、を有し、
前記第2ヒステリシスインバータの出力が、前記ソーストランジスタの制御信号としてその制御端子に入力されることを特徴とするレギュレータ回路。 - 負荷と並列に接続される安定化容量と、
前記安定化容量と電源との間に接続されるメインレギュレータおよび低消費モードレギュレータと、を備え、
前記低消費モードレギュレータは、
前記電源と前記安定化容量との間に介挿されるソーストランジスタと、
前記安定化容量の充電電圧を負荷駆動電圧として監視する第1ヒステリシスインバータと、
当該第1ヒステリシスインバータの出力を入力とする第2ヒステリシスインバータと、を有し、
前記メインレギュレータは、前記電源と前記安定化容量との間に接続され且つディプレッション型MOSトランジスタからなるゲートが接地された、前記負荷を駆動するためのディプレッション型駆動トランジスタと、
前記電源と前記ディプレッション型駆動トランジスタとの間に接続される第1接続制御トランジスタと、
前記安定化容量の両端に当該安定化容量と並列に設けられた電圧上昇防止抵抗および当該電圧上昇防止抵抗と直列に接続される第2接続制御トランジスタと、を備え、
前記第2ヒステリシスインバータの出力が、前記ソーストランジスタの制御信号としてその制御端子に入力されてなり、
前記負荷の動作モードにおける消費電流に応じて、前記メインレギュレータと前記低消費モードレギュレータとを選択的に切り替えることを特徴とするレギュレータ回路の制御方法。 - 負荷と並列に接続される安定化容量と、
前記安定化容量と電源との間に接続されるメインレギュレータおよび低消費モードレギュレータと、を備え、
前記低消費モードレギュレータは、
前記電源と前記安定化容量との間に介挿されるソーストランジスタと、
前記安定化容量の充電電圧を負荷駆動電圧として監視する第1ヒステリシスインバータと、
当該第1ヒステリシスインバータの出力を入力とする第2ヒステリシスインバータと、
前記安定化容量の両端に接続されるシンクトランジスタと、を有し、
前記第2ヒステリシスインバータの出力が、前記ソーストランジスタの制御信号としてその制御端子に入力されてなり、
前記負荷の動作モードにおける消費電流に応じて、前記メインレギュレータと前記低消費モードレギュレータとを選択的に切り替え、
前記ソーストランジスタがオフ状態に切り替わった時点から、予め設定した所定時間のみ前記シンクトランジスタをオン状態に制御することを特徴とするレギュレータ回路の制御方法。 - 負荷と並列に接続される安定化容量と、
前記安定化容量と電源との間に接続されるメインレギュレータおよび低消費モードレギュレータと、を備え、
前記低消費モードレギュレータは、
前記電源と前記安定化容量との間に介挿されるソーストランジスタと、
前記安定化容量の充電電圧を負荷駆動電圧として監視する第1ヒステリシスインバータと、
当該第1ヒステリシスインバータの出力を入力とする第2ヒステリシスインバータと、
前記ソーストランジスタと前記安定化容量との間に、前記ソーストランジスタを流れるソース電流の変動を抑制する出力抵抗と、を有し、
前記第2ヒステリシスインバータの出力が、前記ソーストランジスタの制御信号としてその制御端子に入力されてなり、
前記負荷の動作モードにおける消費電流に応じて、前記メインレギュレータと前記低消費モードレギュレータとを選択的に切り替えることを特徴とするレギュレータ回路の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012142943A JP5756434B2 (ja) | 2012-06-26 | 2012-06-26 | レギュレータ回路およびレギュレータ回路の制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012142943A JP5756434B2 (ja) | 2012-06-26 | 2012-06-26 | レギュレータ回路およびレギュレータ回路の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014006780A JP2014006780A (ja) | 2014-01-16 |
JP5756434B2 true JP5756434B2 (ja) | 2015-07-29 |
Family
ID=50104421
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012142943A Expired - Fee Related JP5756434B2 (ja) | 2012-06-26 | 2012-06-26 | レギュレータ回路およびレギュレータ回路の制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5756434B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109474054B (zh) * | 2018-12-24 | 2022-09-30 | 董旭毅 | 电源管理系统 |
JP2021144411A (ja) | 2020-03-11 | 2021-09-24 | キオクシア株式会社 | 半導体装置及びメモリシステム |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3411516B2 (ja) * | 1999-01-13 | 2003-06-03 | シャープ株式会社 | 直流安定化電源 |
JP2002312043A (ja) * | 2001-04-10 | 2002-10-25 | Ricoh Co Ltd | ボルテージレギュレータ |
JP5581868B2 (ja) * | 2010-07-15 | 2014-09-03 | 株式会社リコー | 半導体回路及びそれを用いた定電圧回路 |
-
2012
- 2012-06-26 JP JP2012142943A patent/JP5756434B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014006780A (ja) | 2014-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4774247B2 (ja) | 電圧レギュレータ | |
US8866341B2 (en) | Voltage regulator | |
US7541787B2 (en) | Transistor drive circuit, constant voltage circuit, and method thereof using a plurality of error amplifying circuits to effectively drive a power transistor | |
TWI516892B (zh) | 低壓降穩壓器及運算系統 | |
TWI477943B (zh) | Voltage regulator | |
TWI437404B (zh) | Voltage regulator | |
JP4889398B2 (ja) | 定電圧電源回路 | |
CN111801893A (zh) | 低静态电流负载开关 | |
JP5823717B2 (ja) | ボルテージレギュレータ | |
US9098100B2 (en) | Voltage regulator with improved reverse current protection | |
US20130049721A1 (en) | Linear Regulator and Control Circuit Thereof | |
KR100847503B1 (ko) | 정전압 전원 | |
JP5211889B2 (ja) | 半導体集積回路 | |
JP2010256968A (ja) | 電圧レギュレータ回路 | |
WO2010014393A1 (en) | Voltage regulator with ripple compensation | |
JP2012244658A (ja) | 車載電子制御装置 | |
JP2017126259A (ja) | 電源装置 | |
KR20140104352A (ko) | 레벨 시프트 회로 | |
TWI457742B (zh) | 電壓調整器及其操作方法 | |
JP5756434B2 (ja) | レギュレータ回路およびレギュレータ回路の制御方法 | |
US11557963B2 (en) | Charge-pump control circuit and battery control circuit | |
JP2010282432A (ja) | レギュレータ回路 | |
US20140266088A1 (en) | Voltage regulator circuit with controlled voltage variation | |
JP5676340B2 (ja) | ボルテージレギュレータ | |
JP5068631B2 (ja) | 定電圧回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150512 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150529 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5756434 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |