CN109474054B - 电源管理系统 - Google Patents

电源管理系统 Download PDF

Info

Publication number
CN109474054B
CN109474054B CN201811577093.9A CN201811577093A CN109474054B CN 109474054 B CN109474054 B CN 109474054B CN 201811577093 A CN201811577093 A CN 201811577093A CN 109474054 B CN109474054 B CN 109474054B
Authority
CN
China
Prior art keywords
load
power supply
voltage
resistor
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811577093.9A
Other languages
English (en)
Other versions
CN109474054A (zh
Inventor
董旭毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201811577093.9A priority Critical patent/CN109474054B/zh
Publication of CN109474054A publication Critical patent/CN109474054A/zh
Application granted granted Critical
Publication of CN109474054B publication Critical patent/CN109474054B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/34—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering
    • H02J7/345—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering using capacitors as storage or buffering devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

本发明提供一种电源管理系统，包括：恒压管理模块，与供电电源的输出端电性连接；电能存储管理模块，分别与供电电源和恒压管理模块电性连接，用于在负载处于休眠状态时，将供电电流进行存储，并为负载在唤醒后工作时提供电流；负载启动及供电管理模块，设于恒压管理模块和负载之间。本发明在极低电流供电的情况下，仍能尽快地将负载电路启动，在负载电路休眠时将极低的供电电流存储起来，供负载电路在唤醒后工作时使用，负载电路工作完进入休眠状态后，供电电流则继续存储起来直至将储电器件的电存储满，在存储电的过程中，当后级电路唤醒后工作需要电流消耗时，优先给负载电路供电，负载电路意外工作拉低电源后系统具有自恢复能力。

Description

电源管理系统
技术领域
本发明涉及电子电路技术领域，特别涉及一种电源管理系统。
背景技术
随着越来越多的MCU及传感器等各种电子元件具有低功耗和休眠功能，使得以MCU及传感器等各种电子元件为设计基础的电路产品在低功耗应用场合越来越多，MCU和传感器在智能家居控制系统中的控制面板以及各种探测器、传感器产品中也有大量的应用，请参阅图1，其工作模式为“启动－休眠－工作”，但MCU和传感器其持久的供电一直是个严重的问题：如果采用电池供电，由于电池的电量有限，因此，对安装在墙壁或天花板上设备的电池更换较为繁琐。
现有的电子产品中采用光能电池供电以避免更换电池带来的上述问题，但光能电池由于受到本身光电效率低下以及室内光照强度小的制约，一般产生的电流非常小，从几个uA到几十uA，或几百uA，采用更多的光能电池虽然能够提升电流输出能力，但采用大面积的光能电池又会导致设计的产品面积或体积趋于庞大，影响外观。
因此，如何利用适当大小的光能电池板所输出的电源给负载电路供电是一件困难的事情，并且还会遇到另一个刺手的问题：如上所述，一般光能电池输出的电流能力为uA或几十uA级别，如何用该极低电流给后级以MCU为主的负载电路启动也是非常刺手的事情，因为MCU启动一般需要十几mA级别甚至更大的电流。
发明内容
基于此，本发明的目的在于提供一种在极低电流供电的情况下，仍能快速将负载进行启动，并能在负载休眠的情况下对多余的电流进行存储的电源管理系统。
一种电源管理系统，设于供电电源与负载之间，包括：
恒压管理模块，与所述供电电源的输出端电性连接，所述恒压管理模块用于稳定控制朝向所述负载输送的供电电压；
电能存储管理模块，分别与所述供电电源和所述恒压管理模块电性连接，用于在所述负载处于休眠状态时，将所述供电电流进行存储，并为所述负载在唤醒后工作时提供电压；
负载启动及供电管理模块，设于所述恒压管理模块和所述负载之间，用于控制朝向所述负载输送的所述供电电压的通断。
进一步地，所述恒压管理模块包括与所述供电电源电性连接的第一控制电路和与所述第一控制电路电性连接的第二控制电路，所述第一控制电路与所述供电电源之间设有第一电容，所述第二控制电路的输出端与所述负载启动及供电管理模块的输入端电性连接。
进一步地，所述第一控制电路包括第一二极管、与所述第一二极管串联的第一MOS管、与所述第一MOS管串联的第一电平反向器和分别与所述第一电平反向器电性连接的第一电阻、第二电阻及第二MOS管，所述第一MOS管的输出端与所述第二控制电路电性连接，所述供电电源与所述第一二极管之间设有第一电压输入端口，所述第一MOS管与所述第二控制电路之间设有第二电压输入端口，所述第一MOS管与所述第一电平反向器之间设有第三电压输入端口，所述第二MOS管与所述第一电平反向器之间设有第四电压输入端口。
进一步地，所述第二控制电路包括第二二极管和分别与所述第二二极管电性连接的电压检测IC、第二电容及大容量电容。
进一步地，所述电压检测IC的VDD引脚与所述第二二极管的输入端电性连接，所述第二电容设于所述电压检测IC的VDD引脚与VSS引脚之间，所述电压检测IC的CD引脚上设有第三电容，且所述第二二极管与所述大容量电容之间设有第五电压输入端口。
进一步地，所述电能存储管理模块包括第二电平反向器、分别与所述第二电平反向器电性连接的第三电阻、第四电容、第四电阻及第三MOS管，所述第四电阻的输入端上设有第三二极管，所述第三MOS管上串联设有超级电容，所述超级电容上并联设有第五电容，所述超级电容的输出端上设有第四二极管。
进一步地，所述第三电阻上并联设有第五二极管，所述第三电阻与所述第四电容之间设有第六电压输入端口，所述第三二极管与所述第四电阻之间设有第七电压输入端口，所述第三电阻与所述第二电平反向器之间设有第八电压输入端口，所述第二电平反向器与所述第三MOS管之间设有第九电压输入端口。
进一步地，所述负载启动及供电管理模块包括第三电平反向器和分别与所述第三电平反向器串联连接的第五电阻、第六电阻、第七电阻、第六电容、第四MOS管及第五MOS管，所述第四MOS管与所述第五MOS管相串联，所述第五MOS管的输出端与所述负载电性连接，所述第五电阻上并联设有第六二极管。
进一步地，所述第五电阻与所述第三电平反向器之间设有第十电压输入端口，所述第三电平反向器与所述第四MOS管之间设有第十一电压输入端口，所述第三电平反向器与所述第六电容之间设有第十二电压输入端口。
进一步地，所述供电电源与所述恒压管理模块之间还设有浪涌抑制器。
本发明通过恒压管理模块、电能存储管理模块、负载启动及供电管理模块三者进行了有机的结合，对电源路径进行了巧妙地管理，形成如下的特点：
1.在极低电流供电的情况下，仍能尽快地将负载电路启动。
2.在负载电路休眠时将极低的供电电流存储起来，供负载电路在唤醒后工作时使用。负载电路工作完进入休眠状态后，供电电流则继续存储起来直至将储电器件的电存储满。
3.在存储电的过程中，当后级电路唤醒后工作需要电流消耗时，优先给负载电路供电。
4.负载电路意外工作拉低电源后系统具有自恢复能力。
附图说明
图1为现有技术中MCU和传感器的工作模式；
图2为本发明第一实施例提供的电源管理系统的电路结构示意图；
图3为图2中恒压管理模块的电路结构示意图；
图4为图2中电能存储管理模块的电路结构示意图；
图5为图2中负载启动及供电管理模块的电路结构示意图；
图6为本发明第二实施例提供的电源管理系统的电路结构示意图；
主要元素符号说明
电源管理系统 100 恒压管理模块 10
电能存储管理模块 20 负载启动及供电管理模块 30
负载 M1 供电电源 J1
电压检测IC U1 第一电平反向器 U2
第二电平反向器 U3 第三电平反向器 U4
第一电容 C1 第二电容 C2
第三电容 C3 第六电容 C4
第四电容 C5 第五电容 C6
第三二极管 D1 第一二极管 D2
第五二极管 D3 第二二极管 D4
第六二极管 D5 第四二极管 D6
第一MOS管 Q1 第四MOS管 Q2
第五MOS管 Q3 第二MOS管 Q6
第三MOS管 Q9 第一电阻 R1
第七电阻 R2 第二电阻 R3
第五电阻 R4 第六电阻 R5
第四电阻 R6 第三电阻 R7
第一电压输入端口 T1 第二电压输入端口 T2
第五电压输入端口 T3 第三电压输入端口 T4
第六电压输入端口 T5 第十二电压输入端口 T6
第九电压输入端口 T7 第十一电压输入端口 T8
第七电压输入端口 T9 第四电压输入端口 T10
第八电压输入端口 T11 第十电压输入端口 T12
大容量电容 E1 超级电容 E2
浪涌抑制器 Z1
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于更好地理解本发明，下面将结合相关实施例附图对本发明进行进一步地解释。附图中给出了本发明的实施例，但本发明并不仅限于上述的优选实施例。相反，提供这些实施例的目的是为了使本发明的公开面更加得充分。
本发明实施例中的负载M1是以带有休眠功能的MCU及附加电路的举例，其特点是平常不工作时电流消耗非常低或甚至不消耗电流，进入正常工作时消耗的电流相对较高。对具有此特点的传感器、切换器、驱动器等负载M1电路同样适用，本发明的目的在于提供一种在极低电流供电的情况下，仍能快速将负载进行启动，并能在负载休眠的情况下对多余的电流进行存储的电源管理系统。
请参阅图2，本发明第一实施例提供一种电源管理系统100，设于供电电源J1与负载M1之间，包括：
恒压管理模块10，与所述供电电源J1的输出端电性连接，所述恒压管理模块10用于稳定控制朝向所述负载M1输送的供电电压，以使能将相对较高或携带有电压波动的输入电压稳定在一定的电压范围之内，以满足所述负载M1的供电需求。
电能存储管理模块20，分别与所述供电电源J1和所述恒压管理模块10电性连接，用于在所述负载M1处于休眠状态时，将所述供电电流进行存储，并在所述负载M1在唤醒后工作时提供电压。
负载启动及供电管理模块30，设于所述恒压管理模块10和所述负载M1之间，用于控制朝向所述负载M1输送的所述供电电压的通断，并防止所述负载M1中电路意外工作拉低所述供电电源J1时导致的电路故障。
具体的，本实施例中，通过恒压管理模块、电能存储管理模块、负载启动及供电管理模块三者进行了有机的结合，对电源路径进行了巧妙地管理，形成如下的特点：
1.在极低电流供电的情况下，仍能尽快地将负载电路启动。
2.在负载电路休眠时将极低的供电电流存储起来，供负载电路在唤醒后工作时使用。负载电路工作完进入休眠状态后，供电电流则继续存储起来直至将储电器件的电存储满。
3.在存储电的过程中，当后级电路唤醒后工作需要电流消耗时，优先给负载电路供电。
4.负载电路意外工作拉低电源后系统具有自恢复能力。
优选的，本实施例中，所述供电电源J1与所述恒压控制模块10之间还设有浪涌抑制器Z1，通过所述浪涌抑制器Z1的设计，进而有效的起到了防止过压和起ESD防护的作用，提高了所述电源管理系统100中电路结构的稳定性。
请参阅图3，为图2中恒压管理模块10的电路结构示意图，其中，所述恒压管理模块10包括与所述供电电源J1电性连接的第一控制电路和与所述第一控制电路电性连接的第二控制电路，所述第一控制电路与所述供电电源J1之间设有第一电容C1，所述第二控制电路的输出端与所述负载启动及供电管理模块30的输入端电性连接。
优选的，本实施例中所述第一控制电路包括第一二极管D2、与所述第一二极管D2串联的第一MOS管Q1、与所述第一MOS管Q1串联的第一电平反向器U2和分别与所述第一电平反向器U2电性连接的第一电阻R1、第二电阻R3及第二MOS管Q6，所述第一MOS管Q1的输出端与所述第二控制电路电性连接，所述供电电源J1与所述第一二极管D2之间设有第一电压输入端口T1，所述第一MOS管Q1与所述第二控制电路之间设有第二电压输入端口T2，所述第一MOS管Q1与所述第一电平反向器U2之间设有第三电压输入端口T4，所述第二MOS管Q6与所述第一电平反向器U2之间设有第四电压输入端口T10，具体的，本实施例中所述第一电平反向器U2的第一引脚分别与所述第一电阻R1、所述第二MOS管Q6及所述第四电压输入端口T10电性连接，所述第一电平反向器U2的第二引脚与所述第三电压输入端口T4电性连接，所述第一电平的第三引脚与所述第二电阻R3电性连接，所述第一电平的第四引脚与所述第二控制电路电性连接。
进一步地，所述第二控制电路包括第二二极管D4和分别与所述第二二极管D4电性连接的电压检测IC U1、第二电容C2及大容量电容E1，所述电压检测IC U1的VDD引脚与所述第二二极管D4的输入端电性连接，所述第二电容C2设于所述电压检测IC U1的VDD引脚与VSS引脚之间，所述电压检测IC U1的CD引脚上设有第三电容C3，且所述第二二极管D4与所述大容量电容E1之间设有第五电压输入端口T3。
具体的，本实施例中，所述恒压管理模块10的功能是维持所述第二电压输入端口T2处的电压在VDET左右，当该电压稳定后，VCC的电压即所述负载M1的工作电压也可以维持稳定。
本模块中的核心器件电压检测IC U1为通用的极低功耗的IC芯片，通常其工作电流典型值在1uA以下，其检测电压为VDET，解除电压为VDET+。其工作原理：当其VDD引脚的电压由高降低到VDET以下时，OUT端输出低电平(0V)；当VDD引脚的电压由低升高到VDET+以上时，OUT端输出与所述第二电压输入端一样大小的高电平。
本设计中VDET一般与负载M1推荐的额定电压值相等或处于其值附近，高于负载M1最低工作电压，第二电容C2为储能兼去耦电容。CD引脚上设置的第三电容C3是用来设置延时解除电压信号，可配合其他电容来设置参数；也有些极低功耗电压检测IC U1的CD引脚用来接GND或VDD来设置延时解除电压信号，本设计暂时预留；还有些同类IC默认解除电压信号有一个延时。不论何种情况的延时解除电压信号，仍离不开本设计的如下实施逻辑。
本实施例中，供电电源J1提供的电流经第一二极管D2、第一MOS管Q1流经电压检测IC U1的VDD引脚，并经第二二极管D4，流向大容量电容E1存储起来。第一二极管D2为单向导通作用，防止第二电压输入端口T2处的电流倒流向第一电压输入端口T1。第一MOS管Q1为P沟通MOS管，其导通受OUT网络、第一MOS管Q1和第一电平反向器U2控制。第一电平反向器U2(可以是集成IC)与第一MOS管Q1、第一电阻R1、第五MOS管Q3配合将OUT网络的电平转成与第一电压输入端口T1处电平值(也即第四电压输入端口T10的电平值。由于反向器一般为MOS管组成，栅级几乎无电流，即使串上了第一电阻R1，第四电压输入端口T10与第一电压输入端口T1处的电平也相等)大小的同相电平，以便控制第一MOS管Q1能彻底截止。
当OUT网络为高电平时，第三电压输入端口T4处也为高电平且电压值与第一电压输入端口T1处大小相同，可以让第一MOS管Q1完全截止。第二MOS管Q6导通，此时第一电阻R1有一个电流消耗，即：
IR1＝Vin/R1 (1)
此处第一电阻R1可以取非常大的值来降低电流功耗。
当OUT网络为低电平时，第三电压输入端口T4处也为低电平，第一MOS管Q1完全导通，无电流消耗。E1为大容量电容(一般取值为第二电容C2的10倍以上)，主要是为负载M1电路在上电启动和工作时的瞬间提供大的电流。
请参阅图4，为图2中电能存储管理模块20的电路结构示意图，其中，所述电能存储管理模块20包括第二电平反向器U3、分别与所述第二电平反向器U3电性连接的第三电阻R7、第四电容C5、第四电阻R6及第三MOS管Q9，所述第四电阻R6的输入端上设有第三二极管D1，所述第三MOS管Q9上串联设有超级电容E2，所述超级电容E2上并联设有第五电容C6，所述超级电容E2的输出端上设有第四二极管D6。
所述第三电阻R7上并联设有第五二极管D3，所述第三电阻R7与所述第四电容C5之间设有第六电压输入端口T5，所述第三二极管D1与所述第四电阻R6之间设有第七电压输入端口T9，所述第三电阻R7与所述第二电平反向器U3之间设有第八电压输入端口T11，所述第二电平反向器U3与所述第三MOS管Q9之间设有第九电压输入端口T7，具体的，本实施例中，所述第二电平反向器U3的第一引脚分别与所述第三电阻R7、所述第四电容C5及所述第六电压输入端口T5电性连接，所述第四电容C5的输出端与地连接，所述第二电平反向器U3的第二引脚分别与所述第九电压输入端口T7和所述第三MOS管Q9电性连接，所述第二电平反向器U3的第三引脚分别与所述第四电阻R6和所述第八电压输入端口T11电性连接，所述第二电平反向器U3的第四引脚与地相连接。
具体的，本实施例中，电能存储管理模块20：从供电电源J1来的电流经第三二极管D1、第三MOS管Q9流入第五电容C6和超级电容E2，再经第四二极管D6流向后级电路。超级电容E2用来存储电能，与第五电容C6组成存能器，以便在没有外部电源输入的时间段也能为后续电路提供电能。第五电容C6与超级电容E2并联，除了滤波作用外，也可以降低整个存能器的内阻。
第二电平反向器U3将从OUT网络来的电平经第六电压输入端口T5输入后反向输出控制第三MOS管Q9的导通。OUT为高电平时，第六电压输入端口T5为高电平，第九电压输入端口T7端为低电平，第三MOS管Q9导通。当第八电压输入端口T11端的电平比第六电压输入端口T5端的电平超过第二电平反向器U3的|VGS(th)|值时，将会有流经第四电阻R6的电流：
IR6＝VT9/R6 (2)
第四电阻R6可以取非常大的值来降低消耗的电流。
OUT为低电平时，第六电压输入端口T5为低电平，第九电压输入端口T7为高电平，第三MOS管Q9截止，OUT网络高低电平切换瞬间电路有电流消耗，消耗电流为IR6＝VT9/R6。第四电阻R6可以取非常大的值来降低消耗的电流，再加电平切换时间极短，此电流消耗可以忽略。
第五二极管D3的作用是当OUT端为高电平时，能够快速给第四电容C5充电让第六电压输入端口T5电平达到|VGS(th)|以上来迅速让第三MOS管Q9导通。当OUT端为低电平时，第四电容C5通过第三电阻R7放电，让第三MOS管Q9截止有一个时延，这样能让第五电容C6和超级电容E2充电更久一点。
请参阅图5，为图2中负载启动及供电管理模块30的电路结构示意图，其中，所述负载启动及供电管理模块30包括第三电平反向器U4和分别与所述第三电平反向器U4串联连接的第五电阻R4、第六电阻R5、第七电阻R2、第六电容C4、第四MOS管Q2及第五MOS管Q3，所述第四MOS管Q2与所述第五MOS管Q3相串联，所述第五MOS管Q3的输出端与所述负载M1电性连接，所述第五电阻R4上并联设有第六二极管D5。
具体的，所述第五电阻R4与所述第三电平反向器U4之间设有第十电压输入端口T12，所述第三电平反向器U4与所述第四MOS管Q2之间设有第十一电压输入端口T8，所述第三电平反向器U4与所述第六电容C4之间设有第十二电压输入端口T6，优选的，所述第三电平反向器U4的第一引脚分别与所述第五电阻R4、所述第六电阻R5、所述第六电容C4及第十二电压输入端口T6电性连接，所述第三电平反向器U4的第二引脚分别与所述第十一电压输入端口T8、所述第四MOS管Q2及所述第五MOS管Q3相电性连接，所述第三电平反向器U4的第三引脚分别与所述第十电压输入端口T12和所述第七电阻R2电性连接，所述第三电平反向器U4的第四引脚与地相连接。
本实施例中，电流经大容量电容E1、第四MOS管Q2、第五MOS管Q3输出给负载M1电路。第四MOS管Q2、第五MOS管Q3为一对P沟通MOS管，以在截止状态可以彻底阻止第五电压输入端口T3和VCC之间的电流流动。第三电平反向器U4其原理同第一电平反向器U2、第二电平反向器U3，把从OUT网络来的电平经第十二电压输入端口T6输入后反向输出控制第四MOS管Q2、第五MOS管Q3的导通。OUT为高电平时，第十二电压输入端口T6为高电平，第十一电压输入端口T8端为低电平，第四MOS管Q2、第五MOS管Q3导通，由于第十电压输入端口T12和第十二电压输入端口T6的电平几乎相等，故无电流消耗；OUT为高电平时，第十二电压输入端口T6为低电平，第十一电压输入端口T8为高电平，第四MOS管Q2、第五MOS管Q3截止，OUT网络高低电平切换瞬间电路有电流消耗，消耗电流为：
IR2＝VT8/R2 (3)
第七电阻R2可以取非常大的值来降低电流功耗，并且电平切换时间极短，此电流消耗值可以忽略。
第六二极管D5的作用是当OUT端为高电平时，能够快速给第六电容C4充电让第十二电压输入端口T6电平达到|VGS(th)|以上来迅速让第四MOS管Q2、第五MOS管Q3导通，以便迅速启动负载M1电路。当第五电阻R4上件、第六电阻R5不接时，OUT端为低时，第五电阻R4与第六电容C4组成RC放电电路，延时第四MOS管Q2、第五MOS管Q3截止以满足负载M1启动或工作导致的第二电压输入端口T2端的电压波动(包括该电压偶尔低于VDET但仍在负载M1电路工作允许范围内)时负载M1仍能从大容量电容E1获得电流并维持正常工作。如果由于某种意外导致负载M1电路消耗电量过多，VCC电压持续拉低，OUT低电平超过此RC的放电时间，第四MOS管Q2、第五MOS管Q3将截止来切断负载M1电源以实现保护电源管理系统100并恢复正常工作。
如果负载M1有多余的GPIO口，第五电阻R4可以预留不接，可以用一个普通的GPIO口通过第六电阻R5连接到第十二电压输入端口T6处。MCU有电时(包括休眠和工作)，GPIO为高电平；MCU没电时，GPIO为低电平。当由于意外导致VCC持续拉低，低至MCU最小工作电压时，MCU将不能正常工作，GPIO输出低电平，第四MOS管Q2、第五MOS管Q3将截止以切断负载M1电源，同样可以实现保护电源管理系统100并恢复正常工作。
本实施例的工作过程分为如下几个阶段：
1、大容量电容E1充电阶段(开始时刻：t1。第二电压输入端口T2电平：0～VDET+)：供电电源J1输入电流，电压检测IC U1的2脚从0V电平上升，由于电平低于VDET+，故OUT端输出低电平。
1.1：恒压管理模块10：第一MOS管Q1导通，外部输入的电源优先给大容量电容E1充电。
1.2：电能存储管理模块20：第三MOS管Q9截止，超级电容E2无充电。
1.3：负载启动及供电管理模块30：第四MOS管Q2、第五MOS管Q3截止，负载M1电路不启动。
此时电源管理系统100消耗的电流即电压检测IC U1的电流消耗IU1。
2、负载M1启动阶段(开始时刻：t2。第二电压输入端口T2电平：VDET+～VL2)：随着第二电压输入端口T2电平上升，当第二电压输入端口T2电平达到VDET+时，OUT网络输出高电平，第一MOS管Q1迅速截止，第二电压输入端口T2电平开始跌落到某个电压值VL2。
2.1：恒压管理模块10：第一MOS管Q1迅速截止。
2.2：电能存储管理模块20：第三MOS管Q9导通，超级电容E2充电。
2.3：负载启动及供电管理模块30：第四MOS管Q2、第五MOS管Q3导通，大容量电容E1放电给C7及供负载M1电路启动。负载M1启动消耗的电量：
Q2＝Iload1·Δts+CC7·ΔUC7 (4)
其中Iload1为负载M1在启动时消耗的平均电流，Δts为负载M1启动时间。
其消耗的电量由大容量电容E1提供，故：
Q2＝CE1·ΔUE1 (5)
由公式(4)(5)得出负载M1启动时，大容量电容E1上的电压跌落值：
Figure GDA0003776201390000121
第六电容C4、第四电容C5的电容充电最终是由第二电容C2提供的，为了不让第六电容C4、第四电容C5的充电对第二电容C2的电平(即第二电压输入端口T2点的电平)有过大的影响导致电压检测IC U1的OUT电平变化，从而避免影响整个电源管理系统100当前状态，第二电容C2的值一般为第六电容C4和第四电容C5之和的10倍以上。这样即使因第六电容C4、第四电容C5充电消耗电量也对第二电容C2电平影响不大，故负载M1启动时第二电压输入端口T2上产生的电压跌落与大容量电容E1的电压跌落相同，由此得知：
VL2＝VDET+-ΔUE1 (7)
当第八电压输入端口T11端的电平大于第六电压输入端口T5端的电平超过第二电平反向器U3的|VGS(th)|时，IR6存在比较小的电流消耗值IR6；同理，恒压管理模块10存在电流消耗IR1；IR2只在OUT网络高低电压切换瞬间产生，第七电阻R2可以取非常大的值，可以做到其电流为IU1的1/10甚至更小，故可以忽略。此时，电源管理系统100消耗的电流为电压检测IC U1的工作电流IU1、IR6、IR1之和，即I2＝IU1+IR6+IR1。
3、大容量电容E1、超级电容E2电能存储阶段(开始时刻：t3。第二电压输入端口T2电平：VL2～VDET+)：第二电压输入端口T2电平开始跌落到VL2后，此时OUT网络输出低电平。第二电压输入端口T2的电平在经过延时时间TC5R7继续下跌到VL3后开始上升直至VDET+。
3.1：恒压管理模块10：第一MOS管Q1导通。第四电容C5通过第三电阻R7放电直至第四电容C5的电压值低至第二电平反向器U3的|VGS(th)|以下，这个过程产生放电延时TC5R7，这样第三MOS管Q9截止有一个延时，由于超级电容E2刚充电，其电压很低，会比第二电压输入端口T2点电压更低，故在延时时间TC5R7之内仍然是优先给超级电容E2充电；延时时间TC5R7之后，第三MOS管Q9截止，外部电源开始通过第一MOS管Q1给大容量电容E1充电。
3.2：电能存储管理模块20：延时时间TC5R7之内，超级电容E2在充电；延时时间TC5R7之后，第三MOS管Q9截止，超级电容E2不充电。
3.3：负载启动及供电管理模块30：
3.3.1：第五电阻R4上件，第六电阻R5预留不接：第六电容C4通过第五电阻R4放电直至第六电容C4的电压值低至|VGS(th)|以下，这个过程产生延时TC4R4，延时时间之内、第四MOS管Q2、第五MOS管Q3仍然保持导通状态，负载M1电路在启动后会进入极低功耗的休眠状态，消耗的电流会非常小。延时时间TC4R4之内，负载M1电流消耗由大容量电容E1、C7提供；延时时间TC4R4之后，第四MOS管Q2、第五MOS管Q3截止，负载M1依靠C7上的电量保持休眠状态，直至下一个OUT网络输出高电平让第四MOS管Q2、第五MOS管Q3导通而从大容量电容E1获得电流。只要C7电压在下一个OUT网络输出高电平之前不低于负载M1最小工作电压，负载M1就能一直处于正常的休眠状态。
3.3.2：第六电阻R5上件，第五电阻R4预留不接：如果负载M1有多余的GPIO口，只需配置成当负载M1上电时其输出为高电平即可采用这种方式。第五电阻R4不接时，因GPIO为高电平，第四MOS管Q2、第五MOS管Q3则长期处于导通状态，MCU的休眠电流一直由大容量电容E1、C7同时提供。
优选的，本实施例中在3.3.1情况下存在第六电容C4充放电，会产生一个少许电流消耗；3.3.2情况由于第十二电压输入端口T6一直为高电平，故不会产生电流消耗，即使OUT网络为低电平，由于第六二极管D5的隔离作用，也不会影响第十二电压输入端口T6的电平状态。
为了让C7在下一个OUT网络输出高电平之前不低于负载M1最小工作电压，TC5R7要比TC4R4的时间短很多，一般前者为后者的1/2～1/10甚至更小，具体视负载M1工作和应用场景需要来作调整。
综上：TC5R7这段时间内系统是给超级电容E2在充电，TC5R7之后系统是给大容量电容E1在充电。
在TC5R7这段时间内，由于TC4R4比TC5R7时间长很多，第四MOS管Q2、第五MOS管Q3处于导通状态，负载M1休眠和电压检测IC U1的工作消耗的电量：
Figure GDA0003776201390000131
Iload2为负载M1的休眠电流。
其消耗的电量由第二电容C2、大容量电容E1、C7提供，故：
Q3＝(CC2+CE1+CC7)·ΔU3 (9)
ΔU3为第二电容C2、大容量电容E1、C7在此期间的电压跌落值。
由公式(8)(9)得：
Figure GDA0003776201390000141
即第二电压输入端口T2的电平在TC5R7这段时间内电平跌落了ΔU3，其在t3+TC5R7时刻的电平为：
VL3＝VL2-ΔU3 (11)
电源管理系统100电流消耗：TC5R7这段时间内，除了电压检测IC U1本身消耗的电流IU1，还有第四电阻R6消耗的电流IR6。故此时消耗的电流之各为I3_1＝IU1+IR6；TC5R7这段时间后，第四电阻R6上不再消耗电流，故此段时间电流消耗为I3_2＝IU1。
4、OUT为高电平的稳定阶段(开始时刻：t4。第二电压输入端口T2电平：VDET+～VDET)：当外部电源给大容量电容E1充电直至第二电压输入端口T2的电平上升到VDET+后，此时OUT网络输出高电平，第一MOS管Q1截止。第二电压输入端口T2电平将开始跌落，直至跌至VDET以下。
4.1：恒压管理模块10：第一MOS管Q1截止，第二电压输入端口T2处的电平因电压检测IC U1及负载M1电路的休眠消耗将会逐渐开始下跌。
4.2：电能存储管理模块20：第三MOS管Q9导通，超级电容E2充电。
4.3：负载启动及供电管理模块30：第四MOS管Q2、第五MOS管Q3仍然保持导通状态，大容量电容E1、C7仍然给负载M1提供休眠的电流。
此时电源管理系统100消耗的电流为电压检测IC U1的电流消耗和第一电阻R1、第四电阻R6消耗的电流之和：I4＝IU1+IR1+IR6。
5、OUT为低电平的稳定阶段(开始时刻：t5。第二电压输入端口T2电平：VDET～VDET+)：当第二电压输入端口T2电平跌至VDET以下时，OUT输出低电平，第二电压输入端口T2的电平在经过延时TC5R7下跌后到VL5开始上升直至VDET+。
5.1：恒压管理模块10：同3.1。
5.2：电能存储管理模块20：同3.2。
5.3：负载启动及供电管理模块30：
5.3.1：第五电阻R4上件、第六电阻R5预留不接：由于TC4R4要比TC5R7大得多，所以第十二电压输入端口T6处继续维持高电平，第四MOS管Q2、第五MOS管Q3仍然保持导通状态，大容量电容E1、C7仍然给负载M1提供休眠的电流。
5.3.2：第六电阻R5上件、第五电阻R4预留不接：同3.3.2。
同阶段3，第二电压输入端口T2的电平在TC5R7这段时间内电平跌落了ΔU3，其在t5+TC5R7时刻的电平为：
VL5＝VDET-ΔU3 (12)
电源管理系统100电流消耗情况同阶段3：TC5R7这段时间内，除了电压检测IC U1本身消耗的电流IU1，还有第四电阻R6消耗的电流IR6。故此时消耗的电流之和仍然为I3_1＝IU1+IR6；TC5R7这段时间后，第四电阻R6上不再消耗电流，故此段时间电流消耗仍然为I3_2＝IU1。
为保证负载M1电路在超级电容E2未充满电的情况下被唤醒后也能进入工作状态，大容量电容E1还需要满足一些条件。设负载M1工作的平均电流为Iload3，工作时间为Δtw，其消耗的电量为：
Qw＝Iload3·Δtw (13)
其电量由第二电容C2、大容量电容E1、C7提供，故：
Qw＝(CC2+CE1+CC7)·ΔUw (14)
由公式(13)(14)得：
Figure GDA0003776201390000151
由于第二电容C2、C7相对大容量电容E1的值都非常小，其电量主要还是由大容量电容E1提供，故上式可简化成：
Figure GDA0003776201390000152
为保证负载M1能正常工作，在阶段4和阶段5期间大容量电容E1的最低电压VL5-VD4跌落ΔUw后，其电压值应不低于负载M1的最低工作电压，其中VD4为第二二极管D4的导通压降。
综上：
1)后续阶段将反复在阶段4和阶段5之间来回循环，直至把超级电容E2的电压充至Vin-VD1，其中VD1为第三二极管D1的导通压降。
2)阶段4和阶段5来回循环期间第二电压输入端口T2稳定的电压在VL5和VDET+之间，VCC电压与第二电压输入端口T2电压相差第二二极管D4的压降VD1，故VCC电压被稳定在VL5-VD1和VDET+-VD1之间。实际上，由于大容量电容E1、C7的滤波作用，VCC的电压波动幅度会更小。
3)阶段4和阶段5来回循环期间本电源管理系统100最大的电流出现在阶段4，其电流为I4＝IU1+IR1+IR6，由于第一电阻R1、第四电阻R6可以取非常大的值让IR1、IR6相对Iu1非常小，甚至忽略，这样阶段4和阶段5来回循环期间的工作最大电流基本上为Iu1。
4)负载M1电路唤醒开始工作时，将会把大容量电容E1电平拉低，如果超级电容E2电压较低无法向大容量电容E1输送电流，则电路由大容量电容E1向负载M1电路供电；如果超级电容E2电压已经充至较高电压可以向大容量电容E1输送电流，或高于大容量电容E1被拉低的电压且在负载M1电路正常工作电压范围内，则超级电容E2将通过第四二极管D6、第二二极管D4向大容量电容E1输送电流，一起为负载M1供电。负载M1电路消耗大电流把大容量电容E1的电平拉低后，电源管理系统100将从阶段5开始在阶段4和阶段5之间来回循环继续工作。
5)若因某种意外导致负载M1电路消耗过多电量直至把大容量电容E1的电压拉低负载M1最低工作以下：第五电阻R4上件、第六电阻R5预留不接时，此时将经历TC4R4时间后，第四MOS管Q2、第五MOS管Q3截止；第六电阻R5上件、第五电阻R4预留不接时，GPIO输出为0V，第四MOS管Q2、第五MOS管Q3则马上截止。以上两种情况电源管理系统100都将向从阶段1开始工作直至让负载M1电路启动并进入后续阶段。
6)负载M1电路如果对电压稳定有非常高的要求，可以在负载M1电路中再加一级LDO，则图中的C7为包含了负载M1电路中所有的电容之和。
7)CD脚或接电容，或接GND和VDD两者之一来设置延时解除电压信号，甚至有些IC本身就默认有该延时时间，因各IC差异而异。不论其采用何种方法来设置延时，其延时最终只影响到本设计中的恒压电压的波动范围和阶段4、阶段5的周期，可以依负载M1情况而设置，但仍离不开本设计的实施逻辑。
本实施例中，通过恒压管理模块、电能存储管理模块、负载启动及供电管理模块三者进行了有机的结合，对电源路径进行了巧妙地管理，形成如下的特点：
1.在极低电流供电的情况下，仍能尽快地将负载电路启动。
2.在负载电路休眠时将极低的供电电流存储起来，供负载电路在唤醒后工作时使用。负载电路工作完进入休眠状态后，供电电流则继续存储起来直至将储电器件的电存储满。
3.在存储电的过程中，当后级电路唤醒后工作需要电流消耗时，优先给负载电路供电。
4.负载电路意外工作拉低电源后系统具有自恢复能力。
通过所述恒压管理模块10的设计，以使能将相对较高或携带有电压波动的输入电压稳定在一定的电压范围之内，以满足所述负载M1的供电需求，通过所述电能存储管理模块20的设计，以使在所述负载M1处于休眠状态时，将所述供电电流进行存储，并在所述负载M1在唤醒后工作时提供供电电压，提高了用户体验。另本实施例中，电能存储管理模块20部分放在电压检测IC U1前端的优势是，当超级电容器E2的耐压值较高时可以尽可能将其电压充至更高的值，即可以存储更多的电量供负载M1更持久地工作，但当外部无电源输入时，电压检测IC U1会消耗E2的部分电量。
请参阅图6，为本发明第二实施例提供的电源管理系统100的电路结构示意图，该第二实施例与第一实施例的结构大抵相同，其区别在于，本实施例中将电能存储管理模块20移至电压检测IC U1后端，该电路适用于超级电容器耐压值相对不高的情况，另外当外部无电源输入时，电压检测IC U1不会消耗超级电容E2的电量，弥补了E2不能充至更高电压的弱点，可以让超级电容E2尽可能多地为负载M1提供电源。
上述实施例描述了本发明的技术原理，这些描述只是为了解释本发明的原理，而不能以任何方式解释为本发明保护范围的限制。基于此处的解释，本领域的技术人员不需要付出创造性的劳动即可联想到本发明的其他具体实施方式，这些方式都将落入本发明的保护范围内。

Claims (5)

1.一种电源管理系统，设于供电电源与负载之间，其特征在于，包括：
恒压管理模块，与所述供电电源的输出端电性连接，所述恒压管理模块用于稳定控制朝向所述负载输送的供电电压，恒压管理模块包括与所述供电电源电性连接的第一控制电路和与所述第一控制电路电性连接的第二控制电路，所述第一控制电路与所述供电电源之间设有第一电容，所述第二控制电路的输出端与所述负载启动及供电管理模块的输入端电性连接，所述第一控制电路包括第一二极管、与所述第一二极管串联的第一MOS管、与所述第一MOS管串联的第一电平反向器和分别与所述第一电平反向器电性连接的第一电阻、第二电阻及第二MOS管，所述第一MOS管的输出端与所述第二控制电路电性连接，所述供电电源与所述第一二极管之间设有第一电压输入端口，所述第一MOS管与所述第二控制电路之间设有第二电压输入端口，所述第一MOS管与所述第一电平反向器之间设有第三电压输入端口，所述第二MOS管与所述第一电平反向器之间设有第四电压输入端口，所述第二控制电路包括第二二极管和分别与所述第二二极管电性连接的电压检测IC、第二电容及大容量电容；
电能存储管理模块，分别与所述供电电源和所述恒压管理模块电性连接，用于在所述负载处于休眠状态时，将供电电流进行存储，并为所述负载在唤醒后工作时提供电压，电能存储管理模块包括第二电平反向器、分别与所述第二电平反向器电性连接的第三电阻、第四电容、第四电阻及第三MOS管，所述第四电阻的输入端上设有第三二极管，所述第三MOS管上串联设有超级电容，所述超级电容上并联设有第五电容，所述超级电容的输出端上设有第四二极管；
负载启动及供电管理模块，设于所述恒压管理模块和所述负载之间，用于控制朝向所述负载输送的所述供电电压的通断，负载启动及供电管理模块包括第三电平反向器和分别与所述第三电平反向器串联连接的第五电阻、第六电阻、第七电阻、第六电容、第四MOS管及第五MOS管，所述第四MOS管与所述第五MOS管相串联，所述第五MOS管的输出端与所述负载电性连接，所述第五电阻上并联设有第六二极管。
2.根据权利要求1所述的电源管理系统，其特征在于，所述电压检测IC的VDD引脚与所述第二二极管的输入端电性连接，所述第二电容设于所述电压检测IC的VDD引脚与VSS引脚之间，所述电压检测IC的CD引脚上设有第三电容，且所述第二二极管与所述大容量电容之间设有第五电压输入端口。
3.根据权利要求1所述的电源管理系统，其特征在于，所述第三电阻上并联设有第五二极管，所述第三电阻与所述第四电容之间设有第六电压输入端口，所述第三二极管与所述第四电阻之间设有第七电压输入端口，所述第三电阻与所述第二电平反向器之间设有第八电压输入端口，所述第二电平反向器与所述第三MOS管之间设有第九电压输入端口。
4.根据权利要求1所述的电源管理系统，其特征在于，所述第五电阻与所述第三电平反向器之间设有第十电压输入端口，所述第三电平反向器与所述第四MOS管之间设有第十一电压输入端口，所述第三电平反向器与所述第六电容之间设有第十二电压输入端口。
5.根据权利要求1所述的电源管理系统，其特征在于，所述供电电源与所述恒压管理模块之间还设有浪涌抑制器。
CN201811577093.9A 2018-12-24 2018-12-24 电源管理系统 Active CN109474054B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811577093.9A CN109474054B (zh) 2018-12-24 2018-12-24 电源管理系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811577093.9A CN109474054B (zh) 2018-12-24 2018-12-24 电源管理系统

Publications (2)

Publication Number Publication Date
CN109474054A CN109474054A (zh) 2019-03-15
CN109474054B true CN109474054B (zh) 2022-09-30

Family

ID=65676440

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811577093.9A Active CN109474054B (zh) 2018-12-24 2018-12-24 电源管理系统

Country Status (1)

Country Link
CN (1) CN109474054B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201682417U (zh) * 2010-04-29 2010-12-22 湖南文理学院 基于超级电容的电源保护电路
CN202712892U (zh) * 2012-06-20 2013-01-30 深圳桑达国际电子器件有限公司 一种电池管理系统及其负载检测电路
JP5756434B2 (ja) * 2012-06-26 2015-07-29 旭化成エレクトロニクス株式会社 レギュレータ回路およびレギュレータ回路の制御方法
CN102904431B (zh) * 2012-10-15 2016-01-27 深圳市明微电子股份有限公司 一种开关电源及其恒压输出控制器
CN103762920B (zh) * 2014-01-20 2017-07-04 漳州科华技术有限责任公司 用于发电机的变流器及其发电供电装置
DE102017000714A1 (de) * 2017-01-26 2018-07-26 Borgward Trademark Holdings Gmbh Verfahren, Batteriemanagementsystem und Fahrzeug für Auflade-Aufwachmodus

Also Published As

Publication number Publication date
CN109474054A (zh) 2019-03-15

Similar Documents

Publication Publication Date Title
CN102291109B (zh) 通过芯片内部稳压器供电的数字集成电路的上电复位电路
CN101882926B (zh) 一种恒流驱动芯片上电复位电路
CN206117499U (zh) 启动电路
CN204886263U (zh) 一种超级电容放电控制电路
CN201569970U (zh) 一种适用于usb接口设备的电源缓启动装置
CN102279609A (zh) 电压调节器及其参考电压产生电路
CN113328734A (zh) 快速阻断开关
CN112467971A (zh) 一种缓启动电路
CN109995331B (zh) 一种有软启动保护的稳压电路
US20090243669A1 (en) Power-on reset circuit
CN111064176B (zh) 数控可关断的且可自启动的低功耗电压监视电路
EP1034619A1 (en) Zero power power-on-reset circuit
CN109474054B (zh) 电源管理系统
CN205594473U (zh) 一种带温控和软启动功能的风机保护电路
CN201903771U (zh) 一种单片机复位电路
CN204668924U (zh) 开关电源及其控制电路和开路保护设置电路
CN201682412U (zh) 一种欠压锁存电路
TWI519025B (zh) 自放電電路
CN103633973B (zh) 具零待机电流消耗的电源重置电路
CN108829174A (zh) 线性稳压器电路
CN204156835U (zh) 待机启动电路及电子设备
CN209014942U (zh) 一种下电时序控制电路及电源电路
CN111082546B (zh) 低功率启动并有电压监视功能的数控能量收集管理电路
CN107968564B (zh) 基于开关电容的微能量收集升压dc-dc转换电路
CN220553927U (zh) 一种车载娱乐系统电源的自放电电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant