CN102566637A - 低压差线性稳压器 - Google Patents

Abstract

本发明提供了调整多个低压差线性稳压器中的多个调整电阻支路的方法，每一个低压差线性稳压器包含一个调整电阻支路，每一个调整电阻支路包含三部分串联的基准电阻部分、共用调整电阻部分以及补偿调整电阻部分，包括：在进行调整之前，对多个低压差线性稳压器分别进行测试，以计算出与多个调整电阻支路中除基准电阻部分以外的部分一一对应的多个调整码；将调整码中的最小值的码作为共用调整码，将调整码分别与所述共用调整码的差值作为补偿调整码，用共用调整码对多个共用调整电阻部分进行共用调整，用补偿调整码分别对多个补偿调整电阻部分进行补偿调整。本发明还提供了使用上述方法的多个低压差线性稳压器。通过本发明，可以降低产品制造成本。

Description

低压差线性稳压器

技术领域

本发明涉及一种低压差线性稳压器以及调整多个低压差线性稳压器中的多个调整电阻支路的方法。

背景技术

电子电路中的稳压器用于提供维持在特定容差范围内的稳定电压，向特定部件供电以确保其正常运行。低压差线性稳压器(LDO，Low Dropout Regulator)在通过引用被并入本文的序列号为11/406,172、11/129,801的美国专利申请中被描述。

图1所示的是现有技术中的LDO的构造框图。现有技术中的LDO 100包括依次级联的差分放大器A0、第二反相放大器A2和第一反相放大器A1，其中差分放大器A0的正相输入端ref接有参考电压REF0，第二反相放大器A2的输出端接有末级反相放大器输出负载L1，第一反相放大器A1的输出端与差分放大器的反相输入端fb之间连接有反馈电路F，从而差分放大器A0、第一反相放大器A1、第二反相放大器A2、反馈电路F形成具有稳压效果的负反馈放大回路。第一反相放大器A1的输出端作为该LDO 100的输出端。LDO 100还包括正相放大器A3和末级反相放大器A4，正相放大器A3和末级反相放大器A4构成LDO中的限流回路。该正相放大器A3的输入端与所述第一反相放大器A1的输入端连接，正相放大器A3的输出端与末级反相放大器A4的输入端连接，末级反相放大器A4的输出端与第一反相放大器A1的输入端连接，并与第二反相放大器A2共用末级反相放大器输出负载L1。末级反相放大器A4输出的电压用于稳定第一反相放大器A1的输入端处的电压。在LDO的工作过程中，外部负荷的电流增大，则LDO的输出端的电流也随之增大。当外部负荷电流较小时，负反馈放大回路工作，对外输出设定的稳定电压V_set，如图2所示，LDO则处于稳压模式，当外部负载电流上升到一定程度，此时则会使得第二反相放大器A2关闭，末级反相放大器A4打开，限流回路开始工作，以稳定第一反相放大器A1的输入端处的电压并使得LDO对外输出设定的限流值I_lim，LDO则处于限流模式。

图3是如图1所示的LDO的具体线路图。其中第二反相放大器A2包括PMOS场效应管P0，P0的栅极作为第二反相放大器A2的输入端与差分放大器A0的输出端连接，P0的漏极作为第二反相放大器A2的输出端。本文所指的“连接”指的是两者直接的电连接。第一反相放大器A1包含PMOS场效应管P1，P1的栅极作为第一反相放大器A1的输入端与P0的漏极连接，P1的漏极作为第一反相放大器A1的输出端，亦即LDO的输出端。反馈电路F包括电阻R1和R2。末级反相放大器输出负载L1包括NMOS场效应管N4，N4的漏极与P0输出端连接，N4的源极接地，并且N4的栅极接有参考电压VREF1，保持栅极电流恒定。正相放大器A3的输入端与P1的栅极连接。正相放大器A3包含NMOS场效应管N2和N3、PMOS场效应管P2和调整电阻支路Rt。P2的栅极作为正相放大器A3的输入端。其中P2和P1的栅极互连，P2和P1的源极都接恒压源VDD，因此P2和P1形成电流镜电路。由于电流镜的特性，P2的源极和漏极之间流过的电流I_P2与P1的源极和漏极之间流过的电流I_P1成正比。NMOS场效应管N2的栅极和漏极连接P2的漏极，形成二极管联接，P2的源极和漏极之间流过的电流I_P2与N2的漏极和源极之间流过的电流I_N2相等。NMOS场效应管N2和N3的栅极互连，它们的源极都接地，因此N2和N3形成另一电流镜。电流I_N2和I_N3成正比。NMOS场效应管N3与调整电阻支路Rt的一端连接，正相放大器A3的输出端为NMOS场效应管N3与调整电阻支路Rt一端的连接点，并作为末级反相放大器A4的输入。在正相放大器A3中，P2和N2形成共源级反相放大器，输入P2的电压经该共源级反相放大器反相和放大输出至N3，N3和Rt构成另一共源级反相放大器，因此，电压经过再一次反相和放大。由于其中电压经过两次反相放大，因此放大器A3是正相放大器。

末级反相放大器A4包含PMOS场效应管P4，P4的栅极作为末级反相放大器A4的输入Vin1，P4的源极接恒压源VDD，P4的漏极与N4的漏极连接，并且P4的漏极作为末级反相放大器A4的输出端Vout1与P1的栅极连接、并且与P0的漏极连接。其中，PMOS场效应管P4和N4构成共源级反相放大器，Vin1作为该共源级反相放大器的输入，Vout1作为该共源级反相放大器的输出。

当限流回路开始工作时，只有在P4和N4构成的共源级反相放大器处于工作区域(即Vout1被反相放大的区域)时，才能保证该限流回路能够实现限流。这里，VDD为固定值，当Vin1为反转电压值时，该共源级反相放大器就处于工作区域。对于每一个共源级反相放大器的反转电压，是由P4和N4以及恒压源VDD以及参考电压VREF1来决定的，当Vin1为反转电压值时，该共源级反相放大器处于工作区域。如图3可以得出，Vin1＝VDD-I_Rt*R，I_Rt为流过调整电阻支路的电流，R为调整电阻支路的有效电阻值。由于电流镜电路的原理，这里的I_Rt＝Iout×Kx，

其中，Kn3、Kn2、Kp2、Kp1分别为N3、N2、P2、P1的沟道的宽度与长度的比值，当VDD、N3、N2、P2、P1为固定时，为了使Iout为用户要求的限流值Ilim时，可以根据电路参数结合模拟仿真的结果，算出理想的R值。调整电阻支路Rt包括两部分串联的基准电阻Rtop以及调整电阻部分，理想的状态下，可以根据计算出的理想R值，使用等值的基准电阻Rtop，而无需使用调整电阻部分。然而，实际应用的电阻Rtop由于工艺误差，通常会有一定的电阻值漂移的系数(大约在0.8-1.2的范围之间)以及P4、N4的各自的阈值电压也有漂移(大约为±0.2V)，因此，可能导致VDD-Vin1的值出现偏差，从而导致最终P1的漏极的输出电流，即整个LDO的输出电流没有限制在上述预定的限流值Ilim。

为了抵消上述工艺误差，现有技术中就在产品制作后期对上述调整电阻支路Rt中的调整电阻部分进行调整，该调整电阻部分例如由5个电阻RLF0-RLF4串联构成，电阻RLF0-RLF4分别与MOS场效应管F0-F4并联，当某个MOS场效应管处于导通状态时，相应的电阻被短路，例如，F0被导通时，电阻RLF0被短路。对于F0-F4，可用5位二进制的调整码C来进行控制，该调整码C是在进行调整之前，通过对LDO进行测试而计算出的，例如，通过测试计算出C＝10000，该调整码从高位到低位分别用于控制F4-F0的导通或切断，当与F4对应码位为“1”，则F4不导通，那么电阻RLF4为有效电阻；而与F0-F3分别对应的码位为“0”，那么F1-F3导通，则电阻RLF0-RLF3被短路，即电阻RLF0-RLF3为无效电阻。此时，调整电阻支路Rt的有效电阻值就是Rtop+RLF4。也就是说，通过上述方法对调整电阻支路Rt进行调整，可以最终使P1输出高精度的限流电流Ilim。

但是，在电子回路中，通常会有多个LDO，那么相应的，对于每一个LDO都必须按照各自的调整码C分别进行调整，这就会花费大量的调整时间。另外，由于这些调整码C通常预先存储在外部的存储器中，例如闪存存储器中，当有20个LDO时，就需要存储20×5＝100位的二进制码，当LDO的个数增加时，存储器的存储容量和面积也随之增加，这就不利于产品制造成本的降低。

发明内容

为了克服上述缺陷，本发明提供了一种调整多个低压差线性稳压器中的多个调整电阻支路的方法，每一个低压差线性稳压器包含一个调整电阻支路，每一个调整电阻支路包含三部分串联的基准电阻部分、共用调整电阻部分以及补偿调整电阻部分，所述方法包括：在进行调整之前，对所述多个低压差线性稳压器分别进行测试，以计算出与多个调整电阻支路中除基准电阻部分以外的部分一一对应的多个调整码C1，C2...Cn；将所述调整码C1，C2...Cn中的最小值的码作为共用调整码Cc，将所述调整码C1，C2...Cn分别与所述共用调整码Cc的差值作为补偿调整码Cp1，Cp2...Cpn，用所述共用调整码Cc对多个共用调整电阻部分进行共用调整，用所述补偿调整码Cp1，Cp2...Cpn分别对多个补偿调整电阻部分进行补偿调整。

本发明还提供了一种使用上述方法的多个低压差线性稳压器，每一个低压差线性稳压器包括：第一反相放大器；末级反相放大器，所述末级反相放大器的输出端与第一反相放大器的输入端连接，并且接有末级反相放大器输出负载；正相放大器，所述正相放大器的输入端与所述第一反相放大器的输入端连接，所述正相放大器的输出端与所述末级反相放大器的输入端连接；所述正相放大器包括调整电阻支路，所述调整电阻支路的一端作为所述正相放大器的输出端；所述调整电阻支路包含三部分串联的基准电阻部分、共用调整电阻部分以及补偿调整电阻部分；通过上述方法，对所述多个低压差线性稳压器的多个调整电阻支路进行调整。

通过本发明，可以减少对调整电阻支路的调整时间，还可以减少存储调整码的存储器的存储容量和面积，降低产品制造成本。

附图说明

下文将参照附图描述实现本发明的各个特征的总体结构。所提供的附图及相关描述用以说明本发明的实施例，但并不限制本发明的范围。

图1是现有技术中的LDO的构造框图；

图2是LDO的工作模式图；

图3是如图1所示的LDO的具体电路图；

图4是根据本发明的具体实施例的调整多个LDO的多个调整电阻支路的方法的流程图；

图5是根据本发明的具体实施例的LDO的具体电路图；

图6是根据本发明的具体实施例的控制单元与多个LDO的连接结构图；

图7是根据本发明的具体实施例的另一个控制单元与多个LDO的连接结构图。

具体实施方式

下面结合附图对本发明的具体实施方式进行详细地描述。

参考图4和图5，图4是根据本发明的具体实施例的调整多个LDO的多个调整电阻支路的方法的流程图；图5是根据本发明的具体实施例的LDO的具体电路图。

本发明提供了一种调整多个低压差线性稳压器(LDO)中的多个调整电阻支路的方法，每一个低压差线性稳压器包含一个调整电阻支路，每一个调整电阻支路包含三部分串联的基准电阻部分Rtop、共用调整电阻部分以及与补偿调整电阻部分，该方法包括：

在进行调整之前，对多个低压差线性稳压器分别进行测试，以计算出与多个调整电阻支路中除基准电阻部分以外的部分一一对应的多个调整码C1，C2...Cn(步骤S1)。

在共用调整电阻部分和补偿调整电阻部分中分别包含串联的一个或多个电阻、以及与该一个或多个电阻一一对应并联的一个或多个开关单元，本例中，如图5所示，共用调整电阻部分包含5个串联的电阻RLF0-RLF4、以及与电阻RLF0-RLF4一一对应并联的开关单元F0-F4，补偿调整电阻部分包含2个串联的电阻RLXF0、RLXF1以及与电阻RLXF0、RLXF1一一对应并联的开关单元Fx0、Fx1。这里的开关单元F0-F4例如是由PMOS管或NMOS管等等来实现，Fx0、Fx1例如是由PMOS管或NMOS管或熔丝等等来实现。

和现有技术一样，在进行调整之前，对每一个LDO进行测试，本例中，例如有3个LDO。以LDO1为例，进行测试。这时，调整码都为0，即，默认为只有基准电阻部分有效，例如Rtop有效，而电阻RLF0-RLF4以及RLXF0、RLXF1都无效，将LDO的输出电压Vout强制设置为设定值减去0.2V，其中，设定值是指LDO1所设定的稳定电压，例如2.5V，也就是说，将Vout强制设置为2.3V，以保证LDO1的限流回路工作。在Vout端测定输出电流Iout，于是，

VDD-Vin1＝Iout×Kx×Rtop×d等式(1)，

d为电阻Rtop的漂移系数(大约为0.8-1.2的范围之间)。另外，对于LDO1有预定的限流值Ilim，于是，VDD-Vin1＝Ilim×Kx×(Rtop+C*RLF0)×d。通过上述两个公式，可以计算出调整码

C＝(Ilim/Iout-1)×Rtop/RLF0    等式(2)

这里的调整码C为十进制数。在设计阶段，通常会保证Ilim＞Iout例如，在LDO1中，Ilim/Iout＝5，Rtop＝100kΩ，RLF0＝25kΩ，根据该公式，计算得出C1＝16，其对应的二进制码为10000。

按照上述方式，例如可以计算得出调整码C2＝17(10001)，C3＝18(10010)，这里，“17”、“18”为十进制数，“10001”、“10010”为二进制数。这里，计算出的三个调整码的值相差很小，具体分析在后面描述。

然后，将调整码C1，C2，C3中的最小值的码作为共用调整码Cc(步骤S2)，例如，共用调整码Cc＝16(10000)。

其次，将调整码C1，C2，C3分别与共用调整码Cc的差值作为补偿调整码Cp1，Cp2，Cp3(步骤S3)，本例中，Cp1＝16-16＝0，其对应的二进制码为00，同理，Cp2＝1(01)，Cp3＝2(10)。这里，“1”、“2”为十进制数，“01”、“10”为二进制数。

用共用调整码Cc对多个共用调整电阻部分进行共用调整，用补偿调整码Cp1，Cp2，Cpn分别对多个补偿调整电阻部分进行补偿调整(步骤S4)。这里，调整就是用共用调整码Cc以及补偿调整码Cp1，Cp2...Cpn来对开关单元F0-F4、Fx0、Fx1进行开、关控制，以使开关单元F0-F4、Fx0、Fx1处于接通或断开状态，当某个开关单元处于接通状态时，相应的电阻被短路。

本例中，共用调整码Cc＝16，其对应的二进制码为10000，例如在LDO1中，这5位码从高位到低位分别对应于开关单元F4、F3、F2、F1、F0。其中，“1”代表该开关单元断开，即不导通，其对应的电阻是有效电阻，“0”代表该开关单元导通，其对应的电阻被短路，即，为无效电阻。如此，本例中，开关单元F4为断开，因此，RLF4为有效电阻，F0、F1、F2、F3都为导通，因此RLF0-RLF3都被短路，也就是说，LDO1的共用调整电阻部分中，RLF4为有效电阻。对于LDO2和LDO3，由于都用该共用调整码Cc＝10000来对共用调整电阻部分进行调整，所以，每个LDO中，RLF4都为有效电阻。

另外，用补偿调整码Cp1对LDO1中的补偿调整电阻部分进行补偿调整，这里，Cp1＝00，从高位到低位分别对应于开关单元Fx1_1、Fx0_1，因此，Fx1_1、Fx0_1都为导通，则RLXF1_1、RLXF0_1都被短路。用补偿调整码Cp2对LDO2中的补偿调整电阻部分进行补偿调整，Cp2＝01，那么，在LDO2中，Fx1_2为导通，RLXF1_2被短路，Fx0_2为断开，RLXF0_2则为有效电阻。用补偿调整码Cp3对LDO3中的补偿调整电阻部分进行补偿调整，Cp3＝10，那么，在LDO3中，Fx1_3为断开，RLXF1_3为有效电阻，而Fx0_3为导通，则RLXF0_3被短路。

通过上述的共用调整和补偿调整，最后，在LDO1中，调整电阻支路的有效电阻为Rtop_1+RLF4_1，这里，Rtop_1+RLF4_1是LDO1中的Rtop和RLF4；在LDO2中，调整电阻支路的有效电阻为Rtop_2+RLF4_2+RLXF0_2，这里，Rtop_2、RLF4_2、RLXF0_2是LDO2中的Rtop、RLF4、RLXF0；在LDO3中，调整电阻支路的有效电阻为Rtop_3+RLF4_3+RLXF1_3，这里，Rtop_3、RLF4_3、RLXF1_3是LDO3中的Rtop、RLF4、RLXF1。

通过上面的调整方法，对于每个LDO中的Rtop的电阻值漂移以及P4、N4的阈值电压的漂移，都可以得到弥补，从而保证每个LDO的输出电流都能限制在设定的限流值Ilim。

在每一个调整电阻支路中，分别在共用调整电阻部分内和补偿调整电阻部分内的各电阻的阻值之比为各电阻对应的二进制码位的权之比，并且共用调整电阻部分中的某个码位对应的电阻的阻值与补偿电阻部分中相应码位对应的电阻的阻值相同。

这里，以LDO1为例，在共用调整电阻部分内的电阻RLF0_1＝25×2⁰＝25kΩ，RLF1_1＝25×2¹＝50kΩ，RLF2_1＝25×2²＝100kΩ，RLF3_1＝25×2³＝200kΩ，RLF4_1＝25×2⁴＝400kΩ，各个电阻的阻值之比25kΩ∶50kΩ∶100kΩ∶200kΩ∶400kΩ为各个电阻对应的二进制码位的权之比，即，2⁰∶2¹∶2²∶2³∶2⁴。另外，共用调整电阻部分中的某个码位对应的电阻的阻值与补偿电阻部分中相应码位对应的电阻的阻值相同，例如，共用调整电阻部分最低码位对应的电阻RLF0_1的阻值与补偿电阻部分中最低码位对应的电阻RLXF0_1的阻值相同，同理，共用调整电阻部分中的电阻RLF1_1的阻值与补偿调整电阻部分中相应的电阻RLXF1_1的阻值相同，本例中，RLXF0_1＝RLF0_1＝25kΩ，RLXF1_1＝RLF1_1＝50kΩ。

另外，任一个调整电阻支路中的基准电阻部分的阻值与另一个调整电阻支路中的基准电阻部分的阻值之比值等于所述任一个调整电阻支路的共用调整电阻部分中的任一码位对应的电阻的阻值与所述另一个调整电阻支路的共用调整电阻部分中的相应码位所对应的电阻的阻值之比值。

这里，以LDO1为基准，如前所述，LDO1中，基准电阻部分Rtop_1＝100kΩ，RLF0_1＝25kΩ，RLF1_1＝50kΩ，RLF2_1＝100kΩ，RLF3_1＝200kΩ，RLF4_1＝400kΩ，RLXF0_1＝25kΩ，RLXF1_1＝50kΩ。

那么在LDO2中，如果其基准电阻部分Rtop_2也为100kΩ，即Rtop_1/Rtop_2＝1，那么RLF0_1/RLF0_2＝RLF1_1/RLF1_2＝RLF2_1/RLF2_2＝RLF3_1/RLF3_2＝RLF4_1/RLF4_2＝1，因此，RLF0_2＝25kΩ，RLF1_2＝50kΩ，RLF2_2＝100kΩ，RLF3_2＝200kΩ，RLF4_2＝400kΩ，RLXF0_2＝25kΩ，RLXF1_2＝50kΩ。

另外，Rtop_1/Rtop_2也可以为其他任意数字，例如1.5、2等等。

此外，每个LDO中，共用调整电阻部分的电阻的个数都相同，例如本例中都为5个，同时，补偿调整电阻部分的电阻的个数也都相同，例如本例中都为2个。

图6是根据本发明的具体实施例的控制单元与多个LDO的连接结构图。如图6所示，将例如三个LDO的共用调整电阻部分中的5个开关单元F0-F4分别与外部的控制单元D0-D4相连接，即，LDO1、LDO2、LDO3中的F0_1、F0_2、F0_3都与控制单元D0连接，F1_1、F1_2、F1_3都与控制单元D1连接，F2_1、F2_2、F2_3都与控制单元D2连接，F3_1、F3_2、F3_3都与控制单元D3连接，F4_1、F4_2、F4_3都与控制单元D4连接。控制单元D0如图6所示，由电阻RL0和熔丝FL0构成，电阻RL0的一端连接恒压源V，另一端与熔丝FL0的一端B0串联，熔丝FL0的另一端接地，这里，FL0的一端B0作为控制单元D0与F0_1、F0_2、F0_3的连接点。而其他控制单元D1-D3的结构与控制单元D0的结构都相同。以控制单元D4为例，当其中的熔丝FL4接通时，由于FL4的阻值远小于RL4的阻值，所以熔丝FL4的一端B4处的电势为低，那么F4_1、F4_2、F4_3都导通，则它们各自对应的电阻都被短路；而当熔丝FL4被切断时，熔丝FL4的一端B4处的电势为高，那么F4_1、F4_2、F4_3不导通，则它们各自对应的电阻都为有效电阻。也就是说，熔丝FL4接通时，B4处提供的控制信号相当于调整码中的二进制数“0”，熔丝FL4断开时，B4处提供的控制信号相当于调整码中的二进制数“1”。

如前所述，本例中，共用调整码Cc＝10000，那么就将控制单元D4中的熔丝FL4切断，而其他控制单元D0-D3的熔丝保持接通，那么就可以通过切割熔丝FL4一次，来使LDO1、LDO2、LDO3的共用调整电阻部分的开关单元F4_1、F4_2、F4_3不导通。因此，可以节省整个调整时间。

另外，对于每个补偿调整电阻部分，当三个LDO中的FX0、FX1由熔丝实现时，可以直接根据补偿码对它们分别进行切割或不切割；而当三个LDO中的FX0、FX1也是由PMOS管或NMOS管来实现时，可分别为LDO1中的FX0、FX1设置2个控制单元(图未示)，那么对于三个LDO，则另外需要设置6个控制单元，根据补偿调整码Cp1＝00，Cp2＝01，Cp3＝10，按照如前所述的方法，可利用这6个控制单元分别使LDO1、LDO2、LDO3的补偿调整电阻部分开关单元FX1_1、FX0_1、FX1_2、FX0_2、FX1_3、FX0_3处于导通或断开状态。

作为变化例，可以用例如闪存存储器来代替上述控制单元。图7是根据本发明的具体实施例的另一个控制单元与多个LDO的连接结构图。如图7所示，将上述共用调整码Cc＝10000以及补偿调整码Cp1＝00，Cp2＝01，Cp3＝10都存储在该闪存存储器中，然后用共用调整码Cc＝10000同时对三个LDO的共用调整电阻部分进行上述共用调整，用补偿调整码Cp1＝00，Cp2＝01，Cp3＝10分别对三个LDO的补充调整电阻部分进行上述补偿调整。同样，可以节省整个调整时间。另外，对于三个LDO，闪存存储器中只需存储3×2+5＝11位的码，而按照上述现有技术的方法，则需要存储3×5＝15位的码，可见，利用本发明，可以减少存储器的存储容量和面积。另外，在LDO的个数增加时，可减少更多的存储容量和面积，从而降低产品的制造成本。

此外，共用调整电阻部分中的电阻的个数比补偿调整电阻部分中的电阻的个数多，以减少产品制作后期的调整时间，另外，还可以减少存储容量和面积，从而降低产品的制造成本。

下面结合附图，说明使用上述方法的多个低压差线性稳压器，如图1所示，每一个低压差线性稳压器包括：第一反相放大器A1；末级反相放大器A4，末级反相放大器A4的输出端与第一反相放大器A1的输入端连接，并且接有末级反相放大器输出负载L1；正相放大器A3，正相放大器A3的输入端与第一反相放大器A1的输入端连接，正相放大器的输出端A3与末级反相放大器A4的输入端连接。

参见图5，正相放大器A3包括调整电阻支路Rt，调整电阻支路Rt的一端连接正相放大器A3的输出。调整电阻支路包含三部分串联的基准电阻部分、共用调整电阻部分以及补偿调整电阻部分。

下面结合图5具体说明每个低压差线性稳压器的具体电路结构。

第一反相放大器包括第一MOS场效应管P1，P1的漏极作为低压差线性稳压器的输出端；正相放大器A3还包括第二MOS场效应管P2、第三MOS场效应管N2、第四MOS场效应管N3，P1和P2形成电流镜电路，P2的漏极与N2的漏极和栅极连接，N2和N3形成电流镜电路，N3的漏极与调整电阻支路Rt的一端连接，这一端作为正相放大器A3的输出端。

末级反相放大器A4包括第五MOS场效应管P4，末级反相放大器输出负载L1包括第六MOS场效应管N4，P4的栅极与调整电阻支路Rt的一端连接，P4的漏极与N4的漏极连接。

P1、P2各自的源极、调整电阻支路Rt的另一端以及P4的源极分别与恒压源VDD连接，N2、N3、N4的源极分别接地，N4的栅极与参考电压VREF1连接。

在共用调整电阻部分和补偿调整电阻部分中分别包含串联的一个或多个电阻、以及与所述一个或多个电阻一一对应并联的一个或多个开关单元，本例中，如图5所示，共用调整电阻部分包含5个串联的电阻RLF0-RLF4、以及与电阻RLF0-RLF4一一对应并联的开关单元F0-F4，补偿调整电阻部分包含2个串联的电阻RLXF0、RLXF1以及与电阻RLXF0、RLXF1一一对应并联的开关单元Fx0、Fx1。这里的开关单元F0-F4例如是由PMOS管或NMOS管等来实现，Fx0、Fx1例如是由PMOS管或NMOS管或熔丝等来实现。

在每一个调整电阻支路中，分别在共用调整电阻部分内和补偿调整电阻部分内的各电阻的阻值之比为各电阻对应的二进制码位的权之比，并且共用调整电阻部分中的某个码位对应的电阻的阻值与补偿电阻部分中相应码位对应的电阻的阻值相同。

这里，以LDO1为例，在共用调整电阻部分内的电阻RLF0_1＝25×2⁰＝25kΩ，RLF1_1＝25×2¹＝50kΩ，RLF2_1＝25×2²＝100kΩ，RLF3_1＝25×2³＝200kΩ，RLF4_1＝25×2⁴＝400kΩ，各个电阻的阻值之比25kΩ∶50kΩ∶100kΩ∶200kΩ∶400kΩ为各个电阻对应的二进制码位的权之比，即，2⁰∶2¹∶2²∶2³∶2⁴。另外，共用调整电阻部分中的某个码位对应的电阻的阻值与补偿电阻部分中相应码位对应的电阻的阻值相同，例如，共用调整电阻部分最低码位对应的电阻RLF0_1的阻值与补偿电阻部分中最低码位对应的电阻RLXF0_1的阻值相同，同理，共用调整电阻部分中的电阻RLF1_1的阻值与补偿调整电阻部分中相应的电阻RLXF1_1的阻值相同，本例中，RLXF0_1＝RLF0_1＝25kΩ，RLXF1_1＝RLF1_1＝50kΩ。

另外，任一个调整电阻支路中的基准电阻部分的阻值与另一个调整电阻支路中的基准电阻部分的阻值之比值等于所述任一个调整电阻支路的共用调整电阻部分中的任一码位对应的电阻的阻值与所述另一个调整电阻支路的共用调整电阻部分中的相应码位所对应的电阻的阻值之比值。

这里，以LDO1为基准，如前所述，LDO1中，基准电阻部分Rtop_1＝100kΩ，RLF0_1＝25kΩ，RLF1_1＝50kΩ，RLF2_1＝100kΩ，RLF3_1＝200kΩ，RLF4_1＝400kΩ，RLXF0_1＝25kΩ，RLXF1_1＝50kΩ。

那么在LDO2中，如果其基准电阻部分Rtop_2也为100kΩ，即Rtop_1/Rtop_2＝1，那么RLF0_1/RLF0_2＝RLF1_1/RLF1_2＝RLF2_1/RLF2_2＝RLF3_1/RLF3_2＝RLF4_1/RLF4_2＝1，因此，RLF0_2＝25kΩ，RLF1_2＝50kΩ，RLF2_2＝100kΩ，RLF3_2＝200kΩ，RLF4_2＝400kΩ，RLXF0_2＝25kΩ，RLXF1_2＝50kΩ。

另外，Rtop_1/Rtop_2也可以为其他任意数字，例如1.5、2等等。

此外，每个LDO中，共用调整电阻部分的电阻的个数都相同，例如本例中都为5个，同时，补偿调整电阻部分的电阻的个数也都相同，例如本例中都为2个。

另外，每一个低压差线性稳压器的Ilim×Rtop×Kx的值都相同(条件1)，且每一个低压差线性稳压器的Ilim×RLF0×Kx的值也都相同(条件2)，其中，Ilim表示每一个低压差线性稳压器预定的限流值，Rtop表示基准电阻部分的阻值，RLF0表示共用调整电阻部分中最低码位所对应的电阻的阻值，即，共用调整电阻部分中最小的阻值，Kn3、Kn2、Kp2、Kp1分别为N3、N2、P2、P1的沟道的宽度与长度的比值。

本例中，如上所述，以LDO1为基准，其中，Rtop_1＝100kΩ，RLF0_1＝25kΩ，预定的限流值Ilim_1＝450mA，Kx_1＝1/28125。在设计LDO2时，若Rtop_2＝100kΩ，预定的限流值Ilim_2＝375mA，那么根据上面的条件1，

Ilim_1×Rtop_1×Kx_1＝Ilim_2×Rtop_2×Kx_2，

则可以得出

由于Kx_2与LDO2中的P1、P2、N2、N3的沟道的宽度与长度的比值有关，因此，可以通过选择适当的P1、P2、N2、N3，来得到该Kx_2的值。

对于条件2，Ilim_1×RIF0_1×Kx_1＝Ilim_2×RLF0_2×Kx_2，即，400×25×1/28125＝375×RLF0_2×1/23437.5，由此计算出RLF0_2＝25kΩ。

按照上述关系，同样可以设计得到其他的LDO。

另外，例如，在设计LDO3时，以LDO1为基准，得出

其中，例如，LDO3的限流值Ilim_3＝395mA，Rtop_3＝100kΩ，所以计算出Kx_3＝

然而，在实际中，有可能无法选择到适当的P1、P2、N2、N3来得到该Kx_3＝1/24687.5，而只能选择到如LDO1中那样的P1、P2、N2、N3，即实际的Kx_3’＝Kx_1＝1/28125。由于Ilim_3固定为395mA，所以可以选择另一个Rtop_3’，以便仍然满足上述条件1。

具体的，Ilim_1×Rtop_1×Kx_1＝Ilim_3×Rtop_3’×Kx_3’，即450×100×1/28125＝395×Rtop_3’×1/28125，据此可以计算出Rtop_3’＝114kΩ。

如前所述，Rtop_1/Rtop_3’＝RLXF0_1/RLXF0_3，即，100/114＝25/RLXF0_3，所以，RLXF0_3＝28.5kΩ，相应的，RLXF1_3＝57kΩ，RLXF2_3＝114kΩ，RLXF3_3＝228kΩ，RLXF4_3＝456kΩ。

另外，每一个低压差线性稳压器的Kp4/Kn4的值都相同(条件3)，其中，Kp4为第五MOS场效应管P4的沟道的宽度与长度比值，Kn4表示第六MOS场效应管N4的沟道的宽度与长度比值。和现有技术中的一样，每个LDO中，P4和N4构成共源级反相放大器，Vin1作为该共源级反相放大器的输入，Vout1作为该共源级反相放大器的输出，通过上述设计，可以使每个LDO中的共源级反相放大器都能处于工作区域，从而保证每个LDO都输出限流值Ilim。

此外，每一个LDO中设置在相同位置的场效应管为同一类型的场效应管。也就是说，例如，每一个LDO中的P1为同一类型的PMOS场效应管，每一个LDO中的P2为同一类型的PMOS场效应管，每一个LDO中的P4为同一类型的PMOS场效应管，每一个LDO中的N2为同一类型的NMOS场效应管，每一个LDO中的N3为同一类型的NMOS场效应管，每一个LDO中的N4为同一类型的NMOS场效应管。

此外，如图1所示，每一个低压差线性稳压器进一步包括：与差分放大器A0；差分放大器A0级联的第二反相放大器A2，第二反相放大器A2的输出端与第一反相放大器A1的输入端连接；第一反相放大器的A1输出端与差分放大器A0的反相输入端之间连接有反馈电路F，并且第一反相放大器A1的输出端作为低压差线性稳压器的输出端。

如图5所示，第二反相放大器A2包括PMOS场效应管P0，反馈电路包括电阻R1、R2。关于它们的连接关系和现有技术中的相同，这里不再详细描述。

通过上述方法，对多个低压差线性稳压器的多个调整电阻支路进行调整。具体的，以3个LDO为例，按照上述记载的方式，通过对3个LDO分别进行测试以计算得出3个LDO的调整码C1＝16(10000)，C2＝17(10001)，C3＝18(10010)，其中，16、17、18为十进制数，10000，10001，10010分别为对应的二进制数。

这里，如前所述，P4、N4构成共源级反相放大器，当共源级反相放大器处于正常放大工作区域时，和现有技术中的一样，根据理论计算得出

$\mathrm{VDD}-\mathrm{Vin}1=\mathrm{Vthp}4+\sqrt{\frac{W_{N4}/L_{N4}}{W_{P4}/L_{P4}}}\×(\mathrm{VREF}1+\mathrm{Vthn}4)$ 等式(3)

其中，Vthp4，Vthn4分别指P4、N4的阈值电压，W_N4/L_N4(即，Kn4)、W_P4/L_P4(即，Kp4)分别为N4、P4的沟道的宽度与长度之比，由于每个LDO中的P4为同一类型的场效应管，每个LDO中的N4为同一类型的场效应管，因此，每个LDO中，Vthp、Vthn4的值都相同；另外，由于满足上述条件3，所以每个LDO中，(W_N4/L_N4)/(W_P4/L_P4)为相同的固定值；而且，每个LDO的VREF1都相同，由此，根据上述等式(3)可以看出，每个LDO中的(VDD-Vin1)都相同。

此外，根据如前所述的等式(2)，即，VDD-Vin1＝Iout×Kx×Rtop×d，可以得出，

Iout＝(VDD-Vin1)/(Kx×Rtop×d)等式(4)，这里的Iout是在进行调整之前，对每个LDO进行测试而测到的输出电流。

根据等式(4)以及前述等式(1)，可以得出C＝(Ilim/Iout-1)×Rtop/RLF0＝(Ilim×Kx×Rtop×d/(VDD-Vin1)-1)×Rtop/RLF0

如前所述，每个LDO中，Ilim×Kx×Rtop都相同(条件1)；另外，将条件1和条件2相比，可以得出Ilim×Kx×Rtop/(Ilim×Kx×RFL0)为定值，即，每个LDO中，Rtop/RFL0为定值；如前所述，每个LDO中的(VDD-Vin1)都相同；每个电阻的漂移系数d默认为相同。

如上所述，理论上，按照本发明设计的每个LDO，其通过测试计算得到的调整码C都相同。但是，由于以上的计算忽略了不同LDO之间的工艺误差的细微差别，例如，漂移系数d的细微差别。所以，实际测试后计算出来的调整码C会有细微的差别，例如，本例中，C1＝16，C2＝17，C3＝18，即，计算出的三个调整码的值相差很小。

接着，将调整码C1，C2，C3中的最小值的码作为共用调整码Cc，例如，将共用调整码Cc＝16(10000)。

其次，将调整码C1，C2，C3分别与共用调整码Cc的差值作为补偿调整码Cp1，Cp2，Cp3，本例中，Cp1＝16-16＝0，其对应的二进制码为00，同理，Cp2＝1(01)，Cp3＝2(10)。

然后，用共用调整码Cc以及所述补偿调整码Cp1，Cp2...Cpn来对开关单元F0-F4、Fx0、Fx1进行开、关控制，以使开关单元F0-F4、Fx0、Fx1处于接通或断开状态，当某个开关单元处于接通状态时，相应的电阻被短路。

本例中，共用调整码Cc＝16，其对应的二进制码为10000，例如在LDO1中，这5位码从高位到低位分别对应于开关单元F4、F3、F2、F1、F0。其中，“1”代表该开关单元断开，即不导通，其对应的电阻是有效电阻，“0”代表该开关单元导通，其对应的电阻被短路，即，为无效电阻。如此，本例中，开关单元F4为断开，因此，RLF4为有效电阻，F0、F1、F2、F3都为导通，因此RLF0-RLF3都被短路，也就是说，LDO1的共用调整电阻部分中，RLF4为有效电阻。对于LDO2和LDO3，由于都用该共用调整码Cc＝10000来对共用调整电阻部分进行调整，所以，每个LDO中，只有RLF4为有效电阻。

另外，用补偿调整码Cp1对LDO1中的补偿调整电阻部分进行补偿调整，这里，Cp1＝00，从高位到低位分别对应于开关单元Fx1_1、Fx0_1，因此，Fx1_1、Fx0_1都为导通，则RLXF1_1、RLXF0_1都被短路。用补偿调整码Cp2对LDO2中的补偿调整电阻部分进行补偿调整，Cp2＝01，那么，在LDO2中，Fx1_2为导通，RLXF1_2被短路，Fx0_2为断开，RLXF0_2则为有效电阻。用补偿调整码Cp3对LDO3中的补偿调整电阻部分进行补偿调整，Cp3＝10，那么，在LDO3中，Fx1_3为断开，RLXF1_3为有效电阻，而Fx0_3为导通，则RLXF0_3被短路。

通过上述的共用调整和补偿调整，最后，在LDO1中，调整电阻支路的有效电阻为Rtop_1+RLF4_1，这里，Rtop_1+RLF4_1是LDO1中的Rtop和RLF4；在LDO2中，调整电阻支路的有效电阻为Rtop_2+RLF4_2+RLXF0_2，这里，Rtop_2、RLF4_2、RLXF0_2是LDO2中的Rtop、RLF4、RLXF0；在LDO3中，调整电阻支路的有效电阻为Rtop_3+RLF4_3+RL-XF1_3，这里，Rtop_3、RLF4_3、RLXF1_3是LDO3中的Rtop、RLF4、RLXF1。

通过上面的调整方法对本发明的每个LDO进行调整，对于每个LDO中的Rtop的电阻值漂移、以及P4、N4的阈值电压的漂移，都可以得到弥补，从而保证每个LDO的输出电流都能限制在设定的限流值Ilim。同样，可以利用图6或图7所示的控制单元实现对多个LDO的多个调整电阻支路的调整。

本发明中，由于同时满足上述条件1、2、3，所以可以用共用调整码和补偿调整码来对每个LDO的调整电阻支路进行共用调整和补偿调整。

在本发明提供的多个LDO以及调整多个LDO中的多个调整电阻支路的方法中，利用共用调整码对多个共用调整电阻部分同时进行共用调整，而用补偿调整码分别对多个补偿调整电阻部分进行补偿调整，可以减少整个调整时间，并减少存储器的存储容量和面积，从而降低产品的制造成本。

此外，共用调整电阻部分中的电阻的个数比补偿调整电阻部分中的电阻的个数多，以减少产品制作后期的调整时间，另外，还可以减少存储容量和面积，从而降低产品的制造成本。另外，在实际中，对于补偿调整电阻部分的电阻个数，可以根据需要尽可能选用得少，例如1个或2个，以便尽可能地减少调整时间和存储容量和面积，并进一步降低产品的制造成本。

在上述具体实施例中，每个LDO中的电阻数量只是举例说明，并非意欲限制本发明。举例来说，每个LDO中，共用调整电阻部分中可以包括3个电阻，补偿调整电阻部分可以包括一个电阻，并且根据实际需要，可以任意改变个数。

另外，在上述具体实施例中使用的PMOS场效应管和NMOS场效应管只是举例说明，可以使用任何其他等效部件进行替代。

虽然本发明的特定实施例已被描述，但这些实施例只通过实例的方式进行表述，并不意欲限制本发明的范围。实际上，本文描述的创新方法可以通过各种其他形式实施；此外，也可以进行对本文描述的方法和系统的各种省略、替代和改变而不背离本发明的精神。附后的权利要求及其等同内容的目的是涵盖落入本发明的范围和精神内的这样的各种形式或修改。

Claims (16)

1.一种调整多个低压差线性稳压器中的多个调整电阻支路的方法，每一个低压差线性稳压器包含一个调整电阻支路，每一个调整电阻支路包含三部分串联的基准电阻部分、共用调整电阻部分以及补偿调整电阻部分，其特征在于，所述方法包括：

在进行调整之前，对所述多个低压差线性稳压器分别进行测试，以计算出与多个调整电阻支路中除基准电阻部分以外的部分一一对应的多个调整码C1，C2...Cn；

将所述调整码C1，C2...Cn中的最小值的码作为共用调整码Cc，

将所述调整码C1，C2...Cn分别与所述共用调整码Cc的差值作为补偿调整码Cp1，Cp2...Cpn，

用所述共用调整码Cc对多个共用调整电阻部分进行共用调整，用所述补偿调整码Cp1，Cp2...Cpn分别对多个补偿调整电阻部分进行补偿调整。

2.如权利要求1所述的方法，其特征在于，在所述共用调整电阻部分和补偿调整电阻部分中分别包含串联的一个或多个电阻、以及与所述一个或多个电阻一一对应并联的一个或多个开关单元，所述调整就是用所述共用调整码Cc以及所述补偿调整码Cp1，Cp2...Cpn来对所述一个或多个开关单元进行开、关控制，以使所述一个或多个开关单元处于接通或断开状态，当某个开关单元处于接通状态时，相应的电阻被短路。

3.如权利要求2所述的方法，其特征在于，在每一个调整电阻支路中，分别在共用调整电阻部分内和补偿调整电阻部分内的各电阻的阻值之比为各电阻对应的二进制码位的权之比，并且共用调整电阻部分中的某个码位对应的电阻的阻值与补偿电阻部分中相应码位对应的电阻的阻值相同。

4.如权利要求3所述的方法，其特征在于，任一个调整电阻支路中的基准电阻部分的阻值与另一个调整电阻支路中的基准电阻部分的阻值之比值等于所述任一个调整电阻支路的共用调整电阻部分中的任一码位对应的电阻的阻值与所述另一个调整电阻支路的共用调整电阻部分中的相应码位所对应的电阻的阻值之比值。

5.如权利要求2-4中任一项所述的方法，其特征在于，所述补偿调整电阻部分中包含2个电阻。

6.如权利要求2-4中任一项所述的方法，其特征在于，所述共用调整电阻部分中的电阻的个数比所述补偿调整电阻部分中的电阻的个数多。

7.一种使用如权利要求1中所述方法的多个低压差线性稳压器，其特征在于，每一个低压差线性稳压器包括：

第一反相放大器；

末级反相放大器，所述末级反相放大器的输出端与第一反相放大器的输入端连接，并且接有末级反相放大器输出负载；

正相放大器，所述正相放大器的输入端与所述第一反相放大器的输入端连接，所述正相放大器的输出端与所述末级反相放大器的输入端连接；

所述正相放大器包括调整电阻支路，所述调整电阻支路的一端作为所述正相放大器的输出端；

所述调整电阻支路包含三部分串联的基准电阻部分、共用调整电阻部分以及补偿调整电阻部分；

通过如权利要求1中所述的方法，对所述多个低压差线性稳压器的多个调整电阻支路进行调整。

8.如权利要求7所述的多个低压差线性稳压器，其特征在于，在所述共用调整电阻部分和补偿调整电阻部分中分别包含串联的一个或多个电阻、以及与所述一个或多个电阻一一对应并联的一个或多个开关单元，所述调整就是用所述共用调整码Cc以及所述补偿调整码Cp1，Cp2...Cpn来对所述一个或多个开关单元进行开、关控制，以使所述一个或多个开关单元处于接通或断开状态，当某个开关单元处于接通状态时，相应的电阻被短路。

9.如权利要求8所述的多个低压差线性稳压器，其特征在于，在每一个调整电阻支路中，分别在共用调整电阻部分内和补偿调整电阻部分内的各电阻的阻值之比为各电阻对应的二进制码位的权之比，并且共用调整电阻部分中的某个码位对应的电阻的阻值与补偿电阻部分中相应码位对应的电阻的阻值相同。

10.如权利要求9所述的多个低压差线性稳压器，其特征在于，任一个调整电阻支路中的基准电阻部分的阻值与另一个调整电阻支路中的基准电阻部分的阻值之比值等于所述任一个调整电阻支路的共用调整电阻部分中的任一码位对应的电阻的阻值与所述另一个调整电阻支路的共用调整电阻部分中的相应码位所对应的电阻的阻值之比值。

11.如权利要求10所述的多个低压差线性稳压器，其特征在于，

所述第一反相放大器包括第一MOS场效应管，所述第一MOS场效应管的漏极作为低压差线性稳压器的输出端；

所述正相放大器还包括第二MOS场效应管、第三MOS场效应管、第四MOS场效应管，所述第一MOS场效应管和所述第二MOS场效应管形成电流镜电路，所述第二MOS场效应管的漏极与所述第三MOS场效应管的漏极和栅极连接，所述第三MOS场效应管和所述第四MOS场效应管形成电流镜电路，所述第四MOS场效应管的漏极与所述调整电阻支路的所述一端连接；

所述末级反相放大器包括第五MOS场效应管，所述末级反相放大器输出负载包括第六MOS场效应管，所述第五MOS场效应管的栅极与所述调整电阻支路的所述一端连接，所述第五MOS场效应管的漏极与所述第六MOS场效应管的漏极连接；

所述第一MOS场效应管、第二MOS场效应管各自的源极、所述调整电阻支路的另一端以及所述第五MOS场效应管的源极分别与恒压源VDD连接，所述第三、第四、第六MOS场效应管的源极分别接地，所述第六MOS场效应管的栅极与参考电压连接；

每一个低压差线性稳压器的Ilim×Rtop×Kx的值都相同，且每一个低压差线性稳压器的Ilim×RLF0×Kx的值也都相同，

其中，Ilim表示每一个低压差线性稳压器预定的限流值，Rtop表示所述基准电阻部分的阻值，RLF0表示所述共用调整电阻部分中最低码位所对应的电阻的阻值，

Kn3、Kn2、Kp2、Kp1分别为所述第四、第三、第二、第一MOS场效应管的沟道的宽度与长度的比值。

12.如权利要求11所述的多个低压差线性稳压器，其特征在于，

每一个低压差线性稳压器的Kp4/Kn4的值都相同，其中，Kp4为所述第五MOS场效应管的沟道的宽度与长度比值，Kn4表示所述第六MOS场效应管的沟道的宽度与长度比值。

13.如权利要求12所述的多个低压差线性稳压器，其特征在于，每一个低压差线性稳压器中设置在相同位置的场效应管为同一类型的场效应管。

14.如权利要求7-13中任一项所述的多个低压差线性稳压器，其特征在于，所述补偿调整电阻部分中包含2个电阻。

15.如权利要求7-13中任一项所述的多个低压差线性稳压器，其特征在于，所述每一个低压差线性稳压器进一步包括：

差分放大器；

与所述差分放大器级联的第二反相放大器，所述第二反相放大器的输出端与所述第一反相放大器的输入端连接；

所述第一反相放大器的输出端与所述差分放大器的反相输入端之间连接有反馈电路，并且所述第一反相放大器的输出端作为所述低压差线性稳压器的所述输出端。

16.如权利要求7-13中任一项所述的多个低压差线性稳压器，其特征在于，所述共用调整电阻部分中的电阻的个数比所述补偿调整电阻部分中的电阻的个数多。

Images