CN101387892A

CN101387892A - 稳压电路

Info

Publication number: CN101387892A
Application number: CNA2008101463043A
Authority: CN
Inventors: 野田一平
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2007-09-11
Filing date: 2008-08-25
Publication date: 2009-03-18
Anticipated expiration: 2028-08-25
Also published as: KR20090027163A; JP2009069964A; JP4937865B2; CN101387892B; KR101059901B1; US8054052B2; US20090066306A1

Abstract

本发明提供一种不仅能够快速响应输出电流的急速变动，而且，可以正确设定增加差动放大电路偏压电流时的输出电流值的稳压电路。当输出晶体管M1的栅极电压低于PMOS晶体管M2的栅极电压时，滞后比较器4使输出信号变为高水准后，启动(ON)NMOS晶体管M6，以将差动放大电路3中供给到NMOS晶体管M4以及M5里的偏压电流，从稳流i1增加到稳流(i1+i2)。

Description

稳压电路

技术领域

本发明涉及稳压电路，尤其是无需减慢响应速度就可以降低消耗电流的稳压电路。

背景技术

在稳压电路中，为了加快对输出电压变动的响应速度，必须增大差动放大电路的偏压电流。

但是，增大偏压电流会产生稳压电路的消耗电流增加的问题。

于是，有人提议与输出电流成比例地增加误差放大电路的偏压电流的方法(例如专利文献1参照)

但是在专利文献1所公开的方法中，由于误差放大电路的偏压电流是连续变化的，所以难以进行相位补偿。

更进一步地，对于输出电流的急速变动，响应速度也会变慢。

图3所示是稳压电路的第1个惯例的电路图。

图3的稳压电路在输出电流变为规定的电流值时，就增加由差动放大电路所构成的误差放大电路的偏压电流。

在图3中，是将比例于输出晶体管M101的漏极电流之PMOS晶体管M107的漏极电流提供给电阻R103的。

比较器CMP在电阻R103的电压下降超出参考电压Vs时，输出高水准的信号。

通过比较器CMP输出高水准的信号，NMOS晶体管M106就得以启动。

由此，差动放大电路的偏压电流ia里就被加入来自电流源的稳定电流ib。

另外，作为第2个惯例，是通过构成误差放大电路的差动放大电路的两个输入端的电压差检来检测输出电流的大小，并当该电压差超出规定电压时，来增加该差动放大电路的偏压电流(例如专利文献2参照)。

专利文献1：特开平3-158912号公报

专利文献2：特开2004-240646号公报

发明内容

在第1个惯例之图3的稳压电路中，可以改善相对于输出电流的急速变动的响应速度。

但是，在将图3所示电路IC化时，难以高精度地设置电阻103。

因此，存在着无法正确设定切换偏压电流时的输出电流的课题。

为了正确地设定切换偏压电流时的输出电流，需要使电阻R103成为可以修整的电阻。

其结果是因芯片面积的增加以及修整工序的追加而产生成本增加的问题。

另外，在第2个惯例的稳压电路中，MOS晶体管的栅极-源极之间的电压随着制造过程的影响或温度变化等而变化。

因此，难以正确地设定输出电流和差动放大电路两输入端之间电压差的关系。

另外，在第2个惯例中，为了调查差动放大电路的两输入端之间的电压差，还另外设置了两个差动放大电路。

然后，将上述2个差动放大电路的输入偏移(offset)电压用于检测上述规定的电压。

然而，这种输入偏移电压的值也会受到制造过程和温度变化的影响。

因此，与上述相同地无法提高切换偏压电流时的输出电流的精度。

本发明鉴于上述问题，目的在于提供一种稳压电路，其能够快速响应输出电流的急速变动，还能够正确设定增加偏压电流时的输出电流的值。

本发明的技术方案1提供一种稳压电路，其特征在于：在将输入到输入端子里的电压变换成稳压后由输出端子输出的稳压电路中，包括，输出晶体管，其将对应于被被输入的控制信号的电流，从所述输入端子输出到所述输出端子里；差动放大电路，其根据比例于所述输出端子之输出电压的比例电压，和规定基准电压之间的差来输出所述控制信号；电流镜电路，其作用是作为包含于所述差动放大电路里的1对输入晶体管的负荷；电压比较电路部，其对构成所述电流镜电路的晶体管控制电极的电压，和所述控制信号的电压进行电压比较，所述差动放大电路根据所述电压比较电路部的电压比较结果，来变化提供给所述1对输入晶体管的偏压电流。

本发明的技术方案2根据技术方案1所述的稳压电路，其特征在于:所述电压比较电路部具有滞后特性。

本发明的技术方案3根据技术方案1所述的稳压电路，其特征在于:在通过所述电压比较电路部的电压比较结果中，当构成所述电流镜电路的晶体管之控制电极的电压大于所述控制信号时，所述差动放大电路使所述偏压电流增加。

本发明的技术方案4根据技术方案2所述的稳压电路，其特征在于:所述电压比较电路部的滞后要大于，所述偏压电流增加时构成所述电流镜电路之晶体管的栅极电压的增加部分。

本发明的技术方案5根据技术方案1所述的稳压电路，其特征在于：所述输出晶体管以及构成所述电流镜电路的晶体管，分别为相同导电型的MOS晶体管，所述电压比较电路部对所述输出晶体管的栅极-源极间电压，和构成所述电流镜电路的晶体管的栅极-源极间电压进行比较。

根据本发明的稳压电路，不仅能够快速响应由输出端子输出的输出电流的急速变动，还能够正确地设定在增加差动放大电路的偏压电流时的输出电流的值。

另外，对构成成为上述差动放大电路中的一对输入晶体管负荷的电流镜(current mirror)电路之晶体管的控制电极的电压，和上述输出晶体管的控制电极的电压进行电压比较，只要以仅追加具有滞后的电压比较电路部之简单的电路构成，就能够做到不发生跳动(jitter)、高速地响应输出电流的变动。

附图说明

图1所示是本发明第1实施方式中稳压电路的例示图。

图2是图1所示漏极电流id1、各栅极-源极间电压Vgs1以及Vgs2的关系例示图。

图3所示是惯有的稳压电路的例示图。

具体实施方式

以下，根据图示的实施方式，对本发明作详细说明。

图1所示是本发明的第1实施方式中的稳压电路的电路例。

在图1中，稳压电路1构成了串联稳压器，其由被输入到输入端子IN里的输入电压Vin来生成规定的稳压，并作为输出电压Vout从输出端子OUT输出。

如图1所示，稳压电路1包括基准电压发生电路2、电阻R1、R2、输出晶体管M1、差动放大电路3以及滞后比较器4。

基准电压发生电路2生成并输出规定的基准电压Vref。

电阻R1、R2构成了对输出电压Vout进行分压后产生分压电压Vfb的分压电路。

电阻R1、R2串接于输出端子OUT和接地电压Vss之间。

电阻R1和R2之间连接部的电位作为分压电压Vfb被输出。

分压电压Vfb被用于检测输出电压Vout的电压。

输出晶体管M1可以是PMOS晶体管，根据输入到栅极里的信号，对输出到输出端子OUT的iout进行控制。

输出晶体管M1的源极被连接到与输入端子IN相同的电位里。

另外，输出晶体管M1的漏极被连接到与输出端子OUT相同的电位里。

差动放大电路3进行输出晶体管M1的动作控制，使得分压电压vfb与基准电压Vref相等。

差动放大电路3与滞后比较器4联动，起到误差放大电路的作用。

如图1所示，差动放大电路3包括PMOS晶体管M2、M3，NMOS晶体管M4～M6，稳流电源11以及稳流电源12。稳流电源11提供规定的稳流i1，稳流电源12提供规定的稳流i2。

基准电压Vref被输入到差动放大电路3的反转输入端子里。

另外，分压电压Vfb被输入到差动放大电路3的非反转输入端子。

然后，差动放大电路3的输出端子被连接到输出晶体管M1的栅极里。

NMOS晶体管M4以及M5是联动后起到作为差动对作用的输入晶体管。

NMOS晶体管M4的栅极起到反转输入端子的作用。

亦即，基准电压Vref被输入到NMOS晶体管M4的栅极里。

NMOS晶体管M5的栅极起到非反转输入端子的作用。

亦即，分压电压Vfb被输入到NMOS晶体管M5的栅极里。

PMOS晶体管M2以及M3形成电流镜电路后，起到作为上述差动对的负荷的作用。

PMOS晶体管M2以及M3的各源极与输入电压Vin被同电位地连接。

PMOS晶体管M2、M3各自的栅极以及PMOS晶体管M2的漏极被同电位地连接。

PMOS晶体管M2的漏极与NMOS晶体管M5的漏极被同电位地连接。

PMOS晶体管M3的漏极与NMOS晶体管M4的漏极被同电位地连接。

PMOS晶体管M3的漏极与NMOS晶体管M4的漏极之间的连接部作为差动放大电路3的输出端子。

PMOS晶体管M3的漏极与NMOS晶体管M4的漏极之间的连接部被连接到输出晶体管M1的栅极里。

NMOS晶体管M4的源极与M5的源极被同电位地连接。

在NMOS晶体管M4以及NMOS晶体管M5各自的源极连接部和接地电压Vss之间连接有稳流电源11。

另外，NMOS晶体管M6以及稳流电源12的串联电路与稳流电源11并联地被连接。

NMOS晶体管M6的漏极与NMOS晶体管M4以及NMOS晶体管M5各自的源极被同电位地连接。

NMOS晶体管M6的源极与稳流电源12连接。

NMOS晶体管M6的栅极与滞后比较器4的输出端子被同电位地连接。

滞后比较器4的非反转输入端子与PMOS晶体管M2的栅极被同电位地连接。

另外，滞后比较器4的反转输入端子与输出晶体管M1的栅极被同电位地连接。

滞后比较器4在误差放大电路中起到电压比较电路部的作用。

在上述构成中，当输出晶体管M1的栅极电压低于PMOS晶体管M2的栅极电压时，滞后比较器4使输出信号变为高水准的信号。

当滞后比较器4的输出信号变为高水准后，NMOS晶体管M6启动(ON)。

当NMOS晶体管M6启动(ON)之后，提供给NMOS晶体管M4以及M5的偏压电流就会从稳流i1增加为稳流(i1+i2)。

这里，对输出晶体管M1、PMOS晶体管M2各自的栅极-源极间的电压进行说明。

以输出晶体管M1的栅极-源极间电压为Vgs1。

另外，以POMS晶体管M2的栅极-源极间电压为Vgs2。

此时，栅极-源极间电压Vgs1以及Vgs2如下述(1)式以及(2)式所示。

Vgs1＝Vth+(2×id1/β1)0.5………………(1)

Vgs2＝Vth+(2×id2/β2)0.5………………(2)

上述(1)式以及(2)式中的Vth为PMOS晶体管的阈值电压。

id1为输出晶体管M1的漏极电流(

输出电流iout)。

id2为PMOS晶体管M2的漏极电流。

另外，上述β1以及β2如下述(3)式以及(4)式所示。

β1＝μ×Cox×W1/2×L1………………(3)

β2＝μ×Cox×W2/2×L2………………(4)

在上述(3)式以及(4)式中，μ为移动度。

Cox为单位面积的栅极氧化膜容量。

W1为输出晶体管M1的栅极宽度。

L1为输出晶体管M1的栅极长度。

W2为PMOS晶体管M2的栅极宽度。

L2为PMOS晶体管M2的栅极长度。

图2是图1所示输出晶体管M1的漏极电流id1，和输出晶体管M1的栅极-源极间电压Vgs1以及PMOS晶体管M2的栅极-源极间电压Vgs2之间的关系图。

在图2中，是以输入电压Vin为基准，来表示各个栅极-源极间电压Vgs1、Vgs2的。

另外，由于输出晶体管M1的漏极电流id1基本等于输出电流iout，所以也可以将图2的漏极电流id1视为输出电流iout。

在图2中，虚线所示为输出晶体管M1的栅极电压Vgs1，实线所示为PMOS晶体管M2的栅极电压Vgs2。

当漏极电流id1为0安培的时候，因为Vgs1＝Vth、Vgs2＝Vth+(2×i1/β2)0.5，所以Vgs1<Vgs2。

输出晶体管M1以及PMOS晶体管M2的各源极电压分别为输入电压Vin。

因此，当漏极电流id1增加时，栅极-源极间电压Vgs1增加，栅极-源极间电压Vgs2减少。

随着漏极电流id1增加，在输出晶体管M1的栅极电压增加的同时，PMOS晶体管M2的栅极电压减少，当Vgs1＝Vgs2时，滞后比较器4的输出信号的信号水平反转。

滞后比较器4的输出信号变为高水平后，NMOS晶体管M6启动(ON)。

由此，差动放大电路3的偏压电流增加。

此时，如果以id1a作为输出晶体管M1的漏极电流id1的电流值，以id2a作为PMOS晶体管M2的漏极电流id2的电流值，由于Vgs1＝Vgs2，就可以上述(1)式以及(2)式得到下述(5)式。

Vth+(2×id1a/β1)0.5＝Vth+(2×id2a/β2)0.5………………(5)

将上述(5)式两边相同项删除后得到下述(6)式。

(id1a/β1)0.5＝(id2a/β2)0.5………………(6)

将上述(3)式以及(4)式的β1和β2代入上述(6)式，整理后可以得到下述(7)式。

id1a/(W1/L1)＝id2a/(W2/L2)………………(7)

从上述(7)式求id1a，可以得到下述(8)式。

id1a＝id2a×(W1×L2)/(W2×L1)………………(8)

输出晶体管M1的栅极电压和PMOS晶体管M3的漏极电压相等。

另外，PMOS晶体管M2的漏极电压和栅极电压相等。

因此，当Vgs1＝Vgs2时，PMOS晶体管M2和M3的各漏极电压相等。

由于PMOS晶体管M2和M3的栅极被共通连接为相同电压，所以PMOS晶体管M2和M3的各漏极电流为相等。

如上所述，PMOS晶体管M2和M3构成电流镜电路。

因此，当PMOS晶体管M2和M3的各漏极电流的合计为稳流i1时，亦即，当NMOS晶体管M6关闭(OFF)时，Vgs1＝Vgs2时的PMOS晶体管M2的漏极电流值id2a为i1/2。

将此值代入上述(8)式后，增加偏压电流时的漏极电流值id1a如下述(9)式表示。

id1a＝(i1/2)×(W1×L2)/(W2×L1)…………(9)

通常，半导体设备内的放大电路的偏压电流的设定精度非常高。

另外，也可以高精度地设定MOS晶体管的栅极宽度W和栅极长度L。

因此，就可以高精度地设定上述(9)式的右边。

由此，就能够高精度地设定在增加差动放大电路3的偏压电流时的漏极电流id1a。

如上所述，漏极电流id1与输出电流iout基本相等。

因此，通过本实施方式所涉及的稳压电路1，就可以正确地设定增加偏压电流时的输出电流。

还有，在增加差动放大电路3的偏压电流时，对应于该增加部分，PMOS晶体管M2的漏极电流id2增加。

由此，PMOS晶体管M2的栅极-源极间电压Vgs2就如图2中向下箭头所示地变化。

此时Vgs2的变化量为ΔV。

由此，滞后比较器4的非反转输入端子的电压降低。

滞后比较器4具有如图2中Vos所示滞后电压，以使输出信号水平通过上述非反转输入端子的电压降低而不返回原值。

由于滞后比较器4具有这种滞后特征，就能够稳定稳压电路1的动作。

还有，也可以使用不具有滞后特性的比较器来代替滞后比较器4。

但是，如上述所述，为了稳定稳压电路1的动作，以使用具有滞后特性的滞后比较器4为好。

滞后电压Vos如图2所示，其电压要比电压ΔV大一些。

当漏极电流id1减少时，如果栅极-源极间电压Vgs1加上滞后电压Vos后的电压(Vgs1+Vos)小于栅极-源极间电压Vgs2，滞后比较器4的输出信号变为低水准。

由此，NMOS晶体管M6关闭(OFF)，差动放大电路3的偏压电流仅为稳流i1。

结果是，PMOS晶体管M2的栅极-源极间电压Vgs2如图2中向上箭头所示地上升。

此时Vgs2的变化量为滞后电压Vos。

如此，本实施方式中的稳压电路1就可以通过偏压电流i1、MOS晶体管的栅极宽度W以及栅极长度L来设定，在增加作为误差放大电路的差动放大电路3之偏压电流时的输出电流iout值。

上述偏压电路i1、栅极宽度W以及栅极长度L都是可以高精度设计的参数。

由此，不仅能够快速响应输出电流的急速变动，而且，可以正确设定增加差动放大电路偏压电流时的输出电流iout值。

本专利申请的基础和优先权要求是2007年9月11日、在日本专利局申请的日本专利申请JP2007-235372，其全部内容在此引作结合。

从以上所述还可以有许多的改良和变化。亦即，在权利要求的范围内，该专利说明书的公开内容不局限于上述的说明。

Claims

1.一种稳压电路，其特征在于：

在将输入到输入端子里的电压变换成稳压后由输出端子输出的稳压电路中，包括，

输出晶体管，其将对应于被被输入的控制信号的电流，从所述输入端子输出到所述输出端子里；

差动放大电路，其根据比例于所述输出端子之输出电压的比例电压，和规定基准电压之间的差来输出所述控制信号；

电流镜电路，其作用是作为包含于所述差动放大电路里的1对输入晶体管的负荷；

电压比较电路部，其对构成所述电流镜电路的晶体管控制电极的电压，和所述控制信号的电压进行电压比较，

所述差动放大电路根据所述电压比较电路部的电压比较结果，来变化提供给所述1对输入晶体管的偏压电流。

2.根据权利要求1所述的稳压电路，其特征在于：

所述电压比较电路部具有滞后特性。

3.根据权利要求1所述的稳压电路，其特征在于：

在通过所述电压比较电路部的电压比较结果中，当构成所述电流镜电路的晶体管之控制电极的电压大于所述控制信号时，所述差动放大电路使所述偏压电流增加。

4.根据权利要求2所述的稳压电路，其特征在于：

所述电压比较电路部的滞后要大于，所述偏压电流增加时构成所述电流镜电路之晶体管的栅极电压的增加部分。

5.根据权利要求1所述的稳压电路，其特征在于：

所述输出晶体管以及构成所述电流镜电路的晶体管，分别为相同导电型的MOS晶体管，所述电压比较电路部对所述输出晶体管的栅极-源极间电压，和构成所述电流镜电路的晶体管的栅极-源极间电压进行比较。