CN111290463B - 一种低压差线性稳压电路的线损补偿电路及控制方法 - Google Patents
一种低压差线性稳压电路的线损补偿电路及控制方法 Download PDFInfo
- Publication number
- CN111290463B CN111290463B CN202010258150.8A CN202010258150A CN111290463B CN 111290463 B CN111290463 B CN 111290463B CN 202010258150 A CN202010258150 A CN 202010258150A CN 111290463 B CN111290463 B CN 111290463B
- Authority
- CN
- China
- Prior art keywords
- tube
- pmos tube
- line loss
- loss compensation
- pmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
本发明公开了一种低压差线性稳压电路的线损补偿电路,所述线损补偿电路包括第一PMOS管、第二PMOS管、第三PMOS管、线损补偿电阻、第一NMOS管和第二NMOS管。通过线损补偿电路将第一PMOS管采样的负载电流叠加到线损补偿电阻上,使采样电流在线损补偿电阻上产生的压降与低压差线性稳压电路的输出电流在VOUTpad与VOUT之间的键合线阻抗上差生的压降相等,从而使采样节点VOUTS的电压等于VOUT的电压,几乎不增加成本即可维持LDO的输出电压不随负载电流变化,实现LDO在全负载范围内输出电压的高精度。
Description
技术领域
本发明属于集成电路领域,特别涉及了一种低压差线性稳压电路的线损补偿电路。
背景技术
便携电子设备不管是由交流适配器供电,还是由电池供电,工作过程中,电源电压都将在很大范围内变化,为了保证供电电压稳定不变,几乎所有的电子设备都采用稳压器供电。LDO线性稳压器因其结构简单、成本低廉、低噪声、低功耗等特点在便携式电子设备中得到了广泛的应用。
传统LDO电路如图1所示,VIN、VOUT及GND分别对应LDO稳压器封装的引脚,VINpad、VOUTpad及GNDpad分别对应LDO芯片内部的PAD,VINpad、VOUTpad及GNDpad经过键合线连接到对应的封装引脚上,Rw1、Rw2、Rw3为各自键合线对应的阻抗。
因键合线阻抗在10mΩ级,而R1、R2在100kΩ~MΩ级,所以在设计LDO计算VOUT值时都忽略键合线的阻抗,VOUT电压按式(1)计算:
而实际上因为键合线阻抗的存在,主要是VOUTpad跟VOUT之间的键合线阻抗Rw3,当LDO的输出电流IOUT比较大时,键合线阻抗Rw3上的压降会导致VOUT随着IOUT的增大而降低较多,此时VOUT实际电压值要按式(2)计算:
VOUT=VOUTpad-IOUT·Rw3 (2)
假如Rw3阻抗为20mΩ,IOUT=1A时的VOUT就比空载时的电压低20mV,如果该LDO设定的输出电压为1.8V精度1%,VOUT跌落20mV已超出1%精度范围。
为解决VOUT电压随负载电流增大而降低的问题,传统的解决办法如图2所示,在LDO电路版图中增加一个PAD(VOUTSpad),第一分压电阻R1连接到VOUTSpad,VOUTSpad经过键合线Rw4连接到封装引脚VOUT上,这样VOUTSpad跟VOUTpad形成开尔文接触,键合线阻抗Rw4与Rw2跟R1与R2相比很小可以忽略不计,此时VOUT电压值按式(3)计算:
此时VOUT电压值不随负载电流变化,可以维持全负载范围内的电压值精度不变。
上述解决办法在LDO版图中增加了一个PAD面积,同时封装时又多了一根键合线,增加了LDO的成本,只能满足一部分对成本不敏感的应用需求,对成本要求高的场合并不适用。
发明内容
为了解决上述背景技术提到的技术问题,本发明提出了一种低压差线性稳压电路的线损补偿电路及控制方法。
为了实现上述技术目的,本发明的技术方案为:
一种低压差线性稳压电路的线损补偿电路,所述低压差线性稳压电路包括误差放大器、功率PMOS管、第一分压电阻和第二分压电阻;定义VIN、VOUT和GND分别为低压差线性稳压电路封装的输入、输出和接地引脚,定义VINpad、VOUTpad和GNDpad为低压差线性稳压电路内部分别与VIN、VOUT和GND对应键合的PAD;误差放大器的反相输入端连接基准电压源,第二分压电阻的第一端连接第一分压电阻的第一端,第二分压电阻的第二端连接GNDpad,第一分压电阻与第二分压电阻的公共端连接误差放大器的同相输入端,功率PMOS管的栅极连接误差放大器的输出端,功率PMOS管的源极连接VINpad,功率PMOS管的漏极连接VOUTpad;
所述线损补偿电路包括第一PMOS管、第二PMOS管、第三PMOS管、线损补偿电阻、第一NMOS管和第二NMOS管;将第一PMOS管作为负载电流采样管,通过第二PMOS管和第三PMOS管维持第一PMOS管与功率PMOS管的源漏压差相同,第一NMOS管与第二NMOS管构成电流镜;第一PMOS管的栅极连接功率PMOS管的栅极,第一PMOS管的源极连接功率PMOS管的源极,第二PMOS管的源极分别连接第一分压电阻的第二端和线损补偿电阻的第一端并将该连接点作为低压差线性稳压电路输出电压的采样节点VOUTS,线损补偿电阻的第二端连接VOUTpad,第二PMOS管的栅极分别连接第二PMOS管的漏极和第三PMOS管的栅极,第三PMOS管的源极连接第一PMOS管的漏极,第一NMOS管的漏极分别连接第三PMOS管的漏极和第一NMOS管的栅极,第一NMOS管的源极连接GNDpad,第二NMOS管的漏极连接第二PMOS管的漏极,第二NMOS管的栅极连接第一NMOS的栅极,第二NMOS的源极连接GNDpad。
进一步地,设第二PMOS管与第三PMOS管的沟道宽长比的比值为a,第二NMOS管与第一NMOS管的沟道宽长比的比值为b,则a=b。
进一步地,第一PMOS管与功率PMOS管的源漏压差相同。
基于上述线损补偿电路的控制方法,通过线损补偿电路将第一PMOS管采样的负载电流叠加到线损补偿电阻上,使采样电流在线损补偿电阻上产生的压降与低压差线性稳压电路的输出电流在VOUTpad与VOUT之间的键合线阻抗上差生的压降相等,从而使采样节点VOUTS的电压等于VOUT的电压,使得低压差线性稳压电路的输出电压在全负载范围内不随负载电流变化。
采用上述技术方案带来的有益效果:
本发明设计的线损补偿电路,仅增加6个元件(1个电阻,5个MOS),增加的版图面积非常小,几乎不增加成本,即可抵消负载电流在封装键合线上损耗的压降,可使LDO的输出电压不随负载电流变化,实现了LDO在全负载范围内输出电压的高精度。
附图说明
图1是传统LDO电路图;
图2是抵消LDO线损的传统解决方案图;
图3是本发明设计的线损补偿电路图。
具体实施方式
以下将结合附图,对本发明的技术方案进行详细说明。
本发明设计的一种低压差线性稳压电路的线损补偿电路,如图3所示,包括低压差线性稳压电路10和线损补偿电路20。
低压差线性稳压电路包括误差放大器AMP、功率PMOS管P0、第一分压电阻R1和第二分压电阻R2。误差放大器的反相输入端连接基准电压源VREF,第二分压电阻的第一端连接第一分压电阻的第一端,第二分压电阻的第二端连接GNDpad,第一分压电阻与第二分压电阻的公共端连接误差放大器的同相输入端,功率PMOS管的栅极连接误差放大器的输出端,功率PMOS管的源极连接VINpad,功率PMOS管的漏极连接VOUTpad。
线损补偿电路包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、线损补偿电阻Rc、第一NMOS管N1和第二NMOS管N2。将第一PMOS管作为负载电流采样管,通过第二PMOS管和第三PMOS管维持第一PMOS管与功率PMOS管的源漏压差相同,第一NMOS管与第二NMOS管构成电流镜;第一PMOS管的栅极连接功率PMOS管的栅极,第一PMOS管的源极连接功率PMOS管的源极,第二PMOS管的源极分别连接第一分压电阻的第二端和线损补偿电阻的第一端并将该连接点作为低压差线性稳压电路输出电压的采样节点VOUTS,线损补偿电阻的第二端连接VOUTpad,第二PMOS管的栅极分别连接第二PMOS管的漏极和第三PMOS管的栅极,第三PMOS管的源极连接第一PMOS管的漏极,第一NMOS管的漏极分别连接第三PMOS管的漏极和第一NMOS管的栅极,第一NMOS管的源极连接GNDpad,第二NMOS管的漏极连接第二PMOS管的漏极,第二NMOS管的栅极连接第一NMOS的栅极,第二NMOS的源极连接GNDpad。
基于上述线损补偿电路的控制方法,通过线损补偿电路将第一PMOS管采样的负载电流叠加到线损补偿电阻上,使采样电流在线损补偿电阻上产生的压降与低压差线性稳压电路的输出电流在VOUTpad与VOUT之间的键合线阻抗上差生的压降相等,从而使采样节点VOUTS的电压等于VOUT的电压,使得低压差线性稳压电路的输出电压在全负载范围内不随负载电流变化。
采样管P1跟功率管P0共源共栅,两者的源栅压差VGS相同,选取合适的沟道宽长比W/L,使(W/L)P2:(W/L)P3=(W/L)N2:(W/L)N1,可以使VGSP2=VGSP3。进一步地,使采样管P1跟功率管P0的VDS也近似相等,这样采样管P1就可以等比例采样功率管P0上输出电流IOUT的大小。假定IOUT:IP1=k,其中IP1为采样管P1采样的电流,(W/L)N1:(W/L)N2=m,这样流过补偿电阻RC的采样电流IS=IOUT/(k·m),电阻Rc上流过的电流除了采样电流IS,还有一路电流IRc流进分压电阻R1跟R2,则有下式(4)成立:
IRc=IR2=VREF/R2 (4)
VOUTpad=(IRc+IS)·Rc (5)
VOUT=VOUTpad–IOUT·Rw3=VOUTS+(IRc+IS)·RC-IOUT·Rw3 (6)
LDO在设计时即可明确最终的封装形式,以及所采用的键合线的材质及线径规格,根据封装形式以及LDO版图的的大小跟PAD布局可以估算出封装键合线的长度,根据键合线的长度、材质及线径尺寸即可估算出键合线阻抗的大小。所以估算出键合线阻抗Rw3的值,就可以确定线损补偿电阻RC的值,让RC的大小满足式(7):
RC=k·m·Rw3 (7)
IS·RC=IOUT/(k·m)·k·m·Rw3=IOUT·Rw3 (8)
将式(4)跟式(8)代入式(6),得到式(9):
VOUT=VOUTS+VREF·RC/R2 (9)
将式(10)代入式(9)得到式(11):
由式(11)可知,此时VOUT是一个确定的值,只由分压电阻R1与R2、线损补偿电阻RC跟基准电压VREF决定,跟负载电流无关。
实施例仅为说明本发明的技术思想,不能以此限定本发明的保护范围,凡是按照本发明提出的技术思想,在技术方案基础上所做的任何改动,均落入本发明保护范围之内。
Claims (4)
1.一种低压差线性稳压电路的线损补偿电路,所述低压差线性稳压电路包括误差放大器、功率PMOS管、第一分压电阻和第二分压电阻;定义VIN、VOUT和GND分别为低压差线性稳压电路封装的输入、输出和接地引脚,定义VINpad、VOUTpad和GNDpad为低压差线性稳压电路内部分别与VIN、VOUT和GND对应键合的PAD;误差放大器的反相输入端连接基准电压源,第二分压电阻的第一端连接第一分压电阻的第一端,第二分压电阻的第二端连接GNDpad,第一分压电阻与第二分压电阻的公共端连接误差放大器的同相输入端,功率PMOS管的栅极连接误差放大器的输出端,功率PMOS管的源极连接VINpad,功率PMOS管的漏极连接VOUTpad;
其特征在于:所述线损补偿电路包括第一PMOS管、第二PMOS管、第三PMOS管、线损补偿电阻、第一NMOS管和第二NMOS管;将第一PMOS管作为负载电流采样管,通过第二PMOS管和第三PMOS管维持第一PMOS管与功率PMOS管的源漏压差相同,第一NMOS管与第二NMOS管构成电流镜;第一PMOS管的栅极连接功率PMOS管的栅极,第一PMOS管的源极连接功率PMOS管的源极,第二PMOS管的源极分别连接第一分压电阻的第二端和线损补偿电阻的第一端并将该连接点作为低压差线性稳压电路输出电压的采样节点VOUTS,线损补偿电阻的第二端连接VOUTpad,第二PMOS管的栅极分别连接第二PMOS管的漏极和第三PMOS管的栅极,第三PMOS管的源极连接第一PMOS管的漏极,第一NMOS管的漏极分别连接第三PMOS管的漏极和第一NMOS管的栅极,第一NMOS管的源极连接GNDpad,第二NMOS管的漏极连接第二PMOS管的漏极,第二NMOS管的栅极连接第一NMOS的栅极,第二NMOS的源极连接GNDpad。
2.根据权利要求1所述低压差线性稳压电路的线损补偿电路,其特征在于:设第二PMOS管与第三PMOS管的沟道宽长比的比值为a,第二NMOS管与第一NMOS管的沟道宽长比的比值为b,则a=b。
3.根据权利要求1所述低压差线性稳压电路的线损补偿电路,其特征在于:第一PMOS管与功率PMOS管的源漏压差相同。
4.基于权利要求1所述线损补偿电路的控制方法,其特征在于:通过线损补偿电路将第一PMOS管采样的负载电流叠加到线损补偿电阻上,使采样电流在线损补偿电阻上产生的压降与低压差线性稳压电路的输出电流在VOUTpad与VOUT之间的键合线阻抗上差生的压降相等,从而使采样节点VOUTS的电压等于VOUT的电压,使得低压差线性稳压电路的输出电压在全负载范围内不随负载电流变化。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010258150.8A CN111290463B (zh) | 2020-04-03 | 2020-04-03 | 一种低压差线性稳压电路的线损补偿电路及控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010258150.8A CN111290463B (zh) | 2020-04-03 | 2020-04-03 | 一种低压差线性稳压电路的线损补偿电路及控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111290463A CN111290463A (zh) | 2020-06-16 |
CN111290463B true CN111290463B (zh) | 2021-10-26 |
Family
ID=71031159
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010258150.8A Active CN111290463B (zh) | 2020-04-03 | 2020-04-03 | 一种低压差线性稳压电路的线损补偿电路及控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111290463B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111522385B (zh) * | 2020-06-23 | 2022-02-01 | 上海安路信息科技股份有限公司 | Pmos输出功率管的低压差稳压器 |
CN113258770B (zh) * | 2021-07-07 | 2021-10-08 | 上海芯龙半导体技术股份有限公司 | 线损补偿模块、开关电源芯片及系统 |
CN114167938B (zh) * | 2021-10-12 | 2023-04-14 | 广东赛微微电子股份有限公司 | 电源管理芯片、线性稳压电路及其偏置电流补偿方法 |
CN113866484A (zh) * | 2021-10-20 | 2021-12-31 | 南京微盟电子有限公司 | 一种集成了采样电阻的功率管电路 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7629711B2 (en) * | 2007-03-23 | 2009-12-08 | Freescale Semiconductor, Inc. | Load independent voltage regulator |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102033561B (zh) * | 2010-11-11 | 2013-03-20 | 华为技术有限公司 | 电源电路 |
CN102063146A (zh) * | 2011-01-21 | 2011-05-18 | 东南大学 | 自适应频率补偿低压差线性稳压器 |
JP2015039087A (ja) * | 2011-12-20 | 2015-02-26 | 株式会社村田製作所 | 半導体集積回路装置および高周波電力増幅器モジュール |
CN105811759B (zh) * | 2014-12-29 | 2019-04-02 | 登丰微电子股份有限公司 | 电源供应装置 |
-
2020
- 2020-04-03 CN CN202010258150.8A patent/CN111290463B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7629711B2 (en) * | 2007-03-23 | 2009-12-08 | Freescale Semiconductor, Inc. | Load independent voltage regulator |
Also Published As
Publication number | Publication date |
---|---|
CN111290463A (zh) | 2020-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111290463B (zh) | 一种低压差线性稳压电路的线损补偿电路及控制方法 | |
US8129966B2 (en) | Voltage regulator circuit and control method therefor | |
US8344713B2 (en) | LDO linear regulator with improved transient response | |
US8054052B2 (en) | Constant voltage circuit | |
US9348350B2 (en) | Voltage regulator | |
CN111367347B (zh) | 一种线性稳压器的线损补偿方法及其电路 | |
CN114200994B (zh) | 一种低压差线性稳压器和激光测距电路 | |
CN111625043B (zh) | 一种可修调的超低功耗全cmos参考电压电流产生电路 | |
TWI692923B (zh) | 電壓基準源電路及低功耗電源系統 | |
CN108508953B (zh) | 新型摆率增强电路、低压差线性稳压器 | |
CN108874008A (zh) | 一种具有双反馈的ldo电路 | |
CN101303609B (zh) | 低负载调节率的低压差电压调节器 | |
TWI672572B (zh) | 電壓調節器 | |
CN108649800B (zh) | 一种自适应斜坡补偿电路 | |
US6737910B2 (en) | Semiconductor integrated circuit with constant internal power supply voltage | |
CN115079762B (zh) | 低压差线性稳压器电路 | |
CN115756058A (zh) | 低压差线性稳压器以及用于其的使能控制电路 | |
CN114489213B (zh) | 线性稳压电路 | |
US8149063B2 (en) | Current-restriction circuit and driving method therefor | |
Rikan et al. | A high current efficiency cmos ldo regulator with low power consumption and small output voltage variation | |
CN114879795B (zh) | 可实现电压域输出的低压差线性稳压器 | |
CN114546017B (zh) | 一种线性稳压器的欠压区电流钳位电路及线性稳压器 | |
CN112994221B (zh) | 一种芯片及电子设备 | |
US20230367344A1 (en) | Low-dropout voltage regulator with split-buffer stage | |
CN115756052A (zh) | 一种电压调整电路、集成电路以及稳压器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |