CN112994221B - 一种芯片及电子设备 - Google Patents

Abstract

本申请实施例提供了一种芯片及电子设备，该芯片包括供电电路，该供电电路：第一片内LDO电路、第二片内LDO电路、片外电源电路、引脚PAD、负载电源输入端。第一片内LDO电路包括第一MOS管、第一运算放大器、电阻组件，第二内LDO电路包括第二MOS管、电阻组件，第一片内LDO电路与第二片内LDO电路通过电阻组件连接。片外电源通过引脚PAD接入芯片内部，与第一MOS管的漏极连接。通过电阻组件对外部电压进行分压，保证负载电源输入端的电压在芯片内部负载的耐压范围内，使得外部电压不再受芯片内部负载的耐压的限制，增加了片外电源电路的供电范围，提高芯片供电电路的兼容性。

Description

一种芯片及电子设备

技术领域

本申请属于芯片供电领域，尤其涉及一种芯片及电子设备。

背景技术

目前，芯片内部负载的供电方式有两种：片内低压差线性稳压器（Low DropoutRegulator，LDO）电路供电和片外电源电路供电。其中，片外电源电路通过引脚PAD与芯片内部负载的电源输入端连接。当通过片内LDO电路供电时，片外电源电路不供电。当片外电源电路供电时，片内LDO电路不供电。由于片外电源电路提供的电压不能超过芯片内部负载的耐压，导致片外电源电路的供电范围有限，兼容性差。

发明内容

本申请实施例提供一种芯片及电子设备，能够增加片外电源电路的供电范围，提高芯片供电电路的兼容性。

第一方面，本申请实施例提供一种芯片，该芯片包括供电电路，该供电电路包括：第一片内LDO电路、第二片内LDO电路、片外电源、引脚PAD、负载电源输入端，第一片内LDO电路包括第一MOS管、第一运算放大器、电阻组件，第二片内LDO电路包括第二MOS管、电阻组件，其中，电阻组件包括第一电阻、第二电阻、第三电阻。

片外电源的一端通过引脚PAD与第一MOS管的源极连接，片外电源的另一端连接电压。

第一运算放大器的输出端与第一MOS管的栅极连接，第一运算放大器的第一端连接基准电压，第一运算放大器的第二端与第二电阻的第二端和第三电阻的第一端的共同点连接。

第一MOS管的漏极分别与第一电阻的第一端、第二MOS管的漏极和负载电源输入端连接。

第一电阻的第二端与第二电阻的第一端连接，第三电阻的第二端连接低电压。

当片外电源提供的外部电压小于第一电阻的第一端的第一电压，且大于第一电阻的第一端的第二电压时，片外电源向负载电源输入端提供外部电压，第一电压为第一片内LDO电路在第一电阻的第一端处产生的电压，第二电压为第二片内LDO电路在第一电阻的第一端处产生的电压。

当片外电源提供的外部电压大于第一电压时，向负载电源输入端提供第一电阻的第一端的第一电压。

在一些可能的实现方式中，第二片内LDO电路还包括第二运算放大器，第二运算放大器的第一端连接基准电压，第二运算放大器的第二端与第一电阻的第二端和第二电阻的第一端的公共点连接，第二运算放大器的输出端与第二MOS管的栅极连接。

第二MOS管的源极连接高电压。

在一些可能的实现方式中，第二片内LDO电路还包括：电容，

电容位于芯片的外部，电容的第一端与引脚PAD连接，电容的第二端连接低电压，用于为第二片内LDO电路补偿频率。

在一些可能的实现方式中，第一电压的计算公式为：

V1=VREF*(R1+R2+R3)/R3

其中，V1为第一电压，VREF为基准电压，R1为第一电阻，R2为第二电阻，R3为第三电阻。

在一些可能的实现方式中，第二电压的计算公式为：

V2=VREF*(R1+R2+R3)/(R2+ R3)

其中，V2为第二电压，VREF为基准电压，R1为第一电阻，R2为第二电阻，R3为第三电阻。

第二方面，本申请实施例提供一种电子设备，包括：第一方面或者第一方面任意一种可能的实现方式中的芯片。

本申请实施例提供的一种芯片及电子设备，当芯片通过片外电源电路供电时，外部电压需大于第二片内LDO电路在负载电源输入端产生的电压，若片外电源电路提供的外部电压未超过芯片内部负载的耐压，向芯片内部负载的负载电源输入端提供外部电压。若片外电源电路提供的外部电压超过芯片内部负载的耐压，通过第一片内LDO电路中的电阻对外部电压进行分压，以保证负载电源输入端的电压在芯片内部负载的耐压范围内，使得外部电压不再受芯片内部负载的耐压的限制，增加了片外电源电路的供电范围，提高芯片供电电路的兼容性。

附图说明

为了更清楚低电压说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单的介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术中芯片的供电电路图。

图2是本申请实施例提供的芯片的供电电路图。

具体实施方式

下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅意在解释本申请，而不是限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

在现有技术中，如图1所示，VDD为芯片内部的高电压，VSS为芯片内部的低电压，VREF为基准电压，Vcore是芯片内部负载Load的电源输入端的电压，Vcore_EX为片外电源向Load提供的外部电压。Load的电源输入端与引脚PAD连接，片外接负载电容CL、片外开关、片外电源，Load的电源输入端还与片内LDO电路连接，LDO电路由运算放大器U0、MOS管M0、分压电阻R01、R02构成的负反馈环路组成。Vcore可以由片内LDO电路生成，也可以由片外电源直接在引脚PAD上提供。

当选择LDO电路向Load供电时，片外开关断开，此时Vcore=VREF*(R01+R02)/R02。

当选择由片外电源供电时，通过引脚PAD直接将电压输出至Load的电源输入端。当Vcore_EX大于VREF*(R01+R02)/R02时，M0漏端电压过大，导致M0彻底关断，Vcore完全由片外电源提供，此时Vcore=Vcore_EX。

一般情况下电压Vcore的大小由Load的耐压情况决定，由于Load的耐压是固定的，当芯片应用在不同场景时引脚PAD连接的外部电压可能不同，若外部电压超过Load的耐压，导致芯片不能正常工作。比如说，Load的耐压为1.8V，若芯片应用在场景一：引脚PAD外接1.8V的片外电源，此时，外部电压与Load的耐压一致，芯片正常工作。若芯片应用在场景二：引脚PAD外接2.5V的片外电源，此时，外部电压高于Load的耐压，由于Load不能承受该应用场景下的外部电压，芯片无法正常工作。显然，Load的耐压值限制了片外电源供电的电压范围，兼容性差。

为了解决现有技术问题，本申请实施例提供了一种芯片及电子设备。图2示出了本申请一个实施例提供的芯片的供电电路图。如图2所示，芯片内部包括供电电路，该供电电路包括：第一片内LDO电路LDO1、第二片内LDO电路LDO2、片外电源V、芯片引脚PAD、负载电源输入端H。第一片内LDO电路LDO1包括第一MOS管M1、第一运算放大器U1、电阻组件R，第二片内LDO电路LDO2包括第二MOS管M2、电阻组件R。其中，电阻组件R包括第一电阻R1、第二电阻R2、第三电阻R3。

片外电源V通过引脚PAD与第一MOS管M1的源极连接。

第一运算放大器U1的输出端F与第一MOS管M1的栅极连接，第一运算放大器U1的第一端D连接基准电压VREF，第一运算放大器U1的第二端C与所述第二电阻R2的第二端和所述第三电阻R3的第一端的共同点连接。

第一MOS管M1的漏极分别与第一电阻R1的第一端、第二MOS管M2的漏极和负载电源输入端H连接，第一电阻R1的第二端与第二电阻R2的第一端连接，第三电阻R3的第二端连接低电压VSS。

需要说明的是，第一运算放大器U1的第一端可以表示同相输入端，也可以表示反相输入端。当U1的第一端表示同相输入端时，U1的第二端表示反相输入端。当U1的第一端表示反相输入端时，U1的第二端表示同相输入端。

实例性的，当第一MOS管M1为PMOS管时，U1的第一端为反相输入端，U1的第二端为同相输入端，反相输入端连接基准电压，比如，图1所示的电路。

当第一MOS管M1为NMOS管时，U1的第一端为同相输入端，U1的第二端为反相输入端，同相输入端连接基准电压。

若采用NMOS管接入电路LDO1，可以根据实际情况调整元器件连接关系，对电路LDO1进行相应的变形。

根据第一运算放大器U1同相输入端与反相输入端的电压大小关系，第一运算放大器U1的输出端会输出不同的电压。当同相输入端的电压小于反相输入端的电压，第一运算放大器U1的输出端输出低电压，当同相输入端的电压不小于反相输入端的电压，第一运算放大器U1的输出端输出高电压。

低电压可以为共同接地端电压或者电源负极电压，以低电压为共同接地端电压为例，第一电压可以表示为VREF*(R1+R2+R3)/(R3)，第二电压可以表示为VREF*(R1+R2+R3)/(R2+R3)。设外部电压为VDD1，当采用片外电源进行供电时，外部电压需大于第二电压，即外部电压VDD1>VREF*(R1+R2+R3)/(R2+R3)，否则，片外电源会出现短路情况。此时，负载电源输入端H的电压分为两种情况：

第一种：当片外电源V提供的外部电压小于第一电压，且大于第二电压时，第一MOS管M1导通，第二MOS管M2截止，片外电源向负载电源输入端H提供外部电压。

第一运算放大器U1的同相输入端C的电压可以表示为U_C=VDD1*(R3)/(R1+R2+R3)，反相输入端D的电压表示为U_D= VREF。

当VREF*(R1+R2+R3)/(R2+R3)<VDD1<VREF*(R1+R2+R3)/(R3)时，即U_C<U_D，也就是说，第一运算放大器U1的同相输入端C的电压小于反相输入端D的电压，第一运算放大器U1的输出端F输出低电平。此时，第一MOS管M1的栅极电压为低电平，第一MOS管M1工作在线性区，导通电阻很小，第一MOS管M1导通，第二MOS管M2截止。虽然第一MOS管M1导通，但由于第一MOS管M1的源端电压VDD1<VREF*(R1+R2+R3)/(R3)，LDO1电路不工作，电路LDO1的反馈环路不存在，由片外电源V向负载电源输入端H提供VDD1。

第二种：当片外电源V提供的外部电压大于第一电压时，即VDD1>VREF*(R1+R2+R3)/R3时，LDO1电路工作，电路LDO1的反馈环路形成。片外电源向负载电源输入端H提供电压，且电压值与第一电压相等，为VREF*(R1+R2+R3)/R3。由第一电压的表达式可知，第一电压的大小与电阻组件R的阻值有关，在实际应用中，可以根据Load的耐压与应用场景能够提供的外部电压设置电阻组件的阻值，使得负载输入端的电压满足Load的耐压。其中，电阻组件R中的第一电阻R1、第二电阻R2、第三电阻R3可以是依据相应工艺设计的单个电阻、或多个并联、多个串联的电阻。为了增加电路的灵活性，第一电阻R1、第二电阻R2、第三电阻R3还可以是可调节电阻。

在一些实施例中，第二片内LDO电路LDO2还包括第二运算放大器U2，第二运算放大器U2的第一端连接基准电压VREF，第二运算放大器U2的第二端与第一电阻R1的第二端和第二电阻R2的第一端的公共点连接，第二运算放大器U2的输出端E与第二MOS管M2的栅极连接，第二MOS管M2的源极连接高电压。

第二MOS管M2的器件类型与第一MOS管M1的器件类型相同，器件类型的选用可参见第一MOS管M1的设置方法，此处不再赘述。

第二运算放大器U2的器件类型与第一运算放大器U1的器件类型相同，其工作原理可参见对第一运算放大器U1工作原理的描述，此处不再赘述。

当芯片供电电路未接入片外电源时，完全由电路LDO2为Load供电。此时，第二运算放大器U2的输出端E输出低电压，第二MOS管M2导通，LDO2向负载电源输入端H提供第二电压，电压值为VREF*(R1+R2+R3)/(R2+ R3)。

在一些实施例中，第二片内LDO电路还包括：电容C1。电容C1位于芯片的外部，电容C1的第一端与引脚PAD连接，电容C1的第二端连接低电压，用于为第二片内LDO电路LDO2补偿频率。

由于当采用芯片内部供电时，第一MOS管M1导通，电容C1可为第二片内LDO电路LDO2提供频率补偿。

本申请实施例提供了一种电子设备，包括：一种芯片，如图2所示，该芯片包括供电电路，该供电电路包括：第一片内LDO电路LDO1、第二片内LDO电路LDO2、片外电源V、引脚PAD、负载电源输入端H。第一片内LDO电路LDO1包括第一MOS管M1、第一运算放大器U1、电阻组件R，第二片内LDO电路LDO2包括第二MOS管M2、电阻组件R。其中，电阻组件R包括第一电阻R1、第二电阻R2、第三电阻R3。

片外电源V的一端通过引脚PAD与第一MOS管M1的源极连接，片外电源V的另一端连接电压。

第一运算放大器U1的输出端F与第一MOS管M1的栅极连接，第一运算放大器U1的第一端D连接基准电压VREF，第一运算放大器U1的第二端C与所述第二电阻R2的第二端和所述第三电阻R3的第一端的共同点连接。

第一MOS管M1的漏极分别与第一电阻R1的第一端、第二MOS管M2的漏极和负载电源输入端H连接，第一电阻R1的第二端与第二电阻R2的第一端连接，第三电阻R3的第二端连接低电压VSS。

当片外电源V提供的外部电压小于第一电阻R1的第一端的第一电压，且大于第一电阻R1的第一端的第二电压时，片外电源向负载电源输入端H提供外部电压，第一电压为第一片内LDO电路LDO1在第一电阻R1的第一端处产生的电压，第一电压的计算公式为：V1=VREF*(R1+R2+R3)/R3，第二电压为第二片内LDO电路LDO2在第一电阻R1的第一端处产生的电压，第二电压的计算公式为：V2=VREF*(R1+R2+R3)/ (R2+ R3)。

当片外电源V提供的外部电压大于第一电压时，向负载电源输入端H提供第一电阻R1的第一端的第一电压。

在一些实施例中，第二片内LDO电路LDO2还包括第二运算放大器U2，第二运算放大器U2的反相输入端B连接基准电压VREF，第二运算放大器U2的同相输入端A与第一电阻R1的第二端和第二电阻R2的第一端的公共点连接，第二运算放大器U2的输出端E与第二MOS管M2的栅极连接，第二MOS管M2的源极连接高电压。

在一些实施例中，第二片内LDO电路还包括：电容。电容位于芯片的外部，电容的第一端与引脚PAD连接，电容的第二端连接低电压，用于为第二片内LDO电路补偿频率。

在本申请实施例中，当芯片通过片外电源电路供电时，外部电压需大于第二电压，若片外电源电路提供的外部电压未超过芯片内部负载的耐压，向芯片内部负载的负载电源输入端提供外部电压。若片外电源电路提供的外部电压超过芯片内部负载的耐压，通过第一片内LDO电路中的电阻对外部电压进行分压电压，以保证负载电源输入端的电压在芯片内部负载的耐压范围内，使得外部电压不再受芯片内部负载的耐压的限制，增加了片外电源电路的供电范围，提高芯片供电电路的兼容性。

以上所述，仅为本申请的具体实施方式，所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的系统、模块和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。应理解，本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本申请的保护范围之内。

Claims (6)

1.一种芯片，其特征在于，所述芯片包括供电电路；

所述供电电路包括：第一片内LDO电路、第二片内LDO电路、片外电源、引脚PAD、负载电源输入端；所述第一片内LDO电路包括第一MOS管、第一运算放大器、电阻组件；所述第二片内LDO电路包括第二MOS管、所述电阻组件，其中，所述电阻组件包括第一电阻、第二电阻、第三电阻；

所述片外电源通过所述引脚PAD与所述第一MOS管的源极连接；

所述第一运算放大器的输出端与所述第一MOS管的栅极连接，所述第一运算放大器的第一端连接基准电压，所述第一运算放大器的第二端与所述第二电阻的第二端和所述第三电阻的第一端的共同点连接；

所述第一MOS管的漏极分别与第一电阻的第一端、所述第二MOS管的漏极和所述负载电源输入端连接；

所述第一电阻的第二端与所述第二电阻的第一端连接，所述第三电阻的第二端连接低电压；

当所述片外电源提供的外部电压小于第一电压，且大于第二电压时，所述片外电源向所述负载电源输入端提供所述外部电压，所述第一电压为所述第一片内LDO电路在所述第一电阻的第一端处产生的电压，所述第二电压为所述第二片内LDO电路在所述第一电阻的第一端处产生的电压；

当所述片外电源提供的外部电压大于所述第一电压时，向所述负载电源输入端提供所述第一电压。

2.根据权利要求1所述的芯片，其特征在于，所述第二片内LDO电路还包括第二运算放大器；

所述第二运算放大器的第一端连接所述基准电压，所述第二运算放大器的第二端与所述第一电阻的第二端和所述第二电阻的第一端的公共点连接，所述第二运算放大器的输出端与所述第二MOS管的栅极连接；

所述第二MOS管的源极连接高电压。

3.根据权利要求1所述的芯片，其特征在于，所述第二片内LDO电路还包括：电容；

所述电容位于所述芯片的外部，所述电容的第一端与所述引脚PAD连接，所述电容的第二端连接低电压，用于为所述第二片内LDO电路补偿频率。

4.根据权利要求1所述的芯片，其特征在于，所述第一电压的计算公式为：

V1=VREF*(R1+R2+R3)/R3

其中，V1为所述第一电压，VREF为所述基准电压，R1为所述第一电阻，R2为所述第二电阻，R3为所述第三电阻。

5.根据权利要求1所述的一种芯片，其特征在于，所述第二电压的计算公式为：

V2=VREF*(R1+R2+R3)/(R2+ R3)

其中，V2为所述第二电压，VREF为所述基准电压，R1为所述第一电阻，R2为所述第二电阻，R3为所述第三电阻。

6.一种电子设备，其特征在于，包括：如权利要求1-5任一项所述的芯片。

Images