CN209980116U - 低压差线性稳压器过冲消除电路、下冲消除电路和芯片 - Google Patents
低压差线性稳压器过冲消除电路、下冲消除电路和芯片 Download PDFInfo
- Publication number
- CN209980116U CN209980116U CN201920674563.7U CN201920674563U CN209980116U CN 209980116 U CN209980116 U CN 209980116U CN 201920674563 U CN201920674563 U CN 201920674563U CN 209980116 U CN209980116 U CN 209980116U
- Authority
- CN
- China
- Prior art keywords
- pmos tube
- output end
- undershoot
- feedback resistor
- overshoot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
本实用新型公开了低压差线性稳压器过冲消除电路、下冲消除电路和芯片，低压差线性稳压器过冲消除电路包括：准电压源、误差放大器、直流电源、第一PMOS管、第一反馈电阻、第二反馈电阻、第一旁路电容和过冲反馈补偿模块。通过设置过冲反馈补偿电路和下冲反馈补偿电路，在输出端出现过冲现象时，抑制输出端电压的增大，在输出端出现下冲现象时，抑制输出端电压的减小，起到调节电压的技术效果，克服现有技术中存在过冲和下冲现象，影响输出端电压稳定的技术问题，实现了一种输出稳定、响应速度快的低压差线性稳压器过冲消除电路和下冲消除电路。
Description
技术领域
本实用新型涉及电子电路领域，尤其是低压差线性稳压器过冲消除电路、下冲消除电路和芯片。
背景技术
在几乎所有应用于电子设备的电源中，线性稳压器是其基本的电路组成单元，LDO(Low Dropout Linear Regulator，低压差线性稳压器)以其工作电压低、输出噪声低、体积小，以及应用简单的有点，被越来越广泛地应用到便携式电子产品中，并向着SoC(Systemon Chip) 集成的方向发展。
传统的LDO依靠输出端外接电容为系统补偿一个零点，以保持系统稳定，然而外接电容会占用一定的PCB板空间，使产品的体积受到限制。因此，在庞大的SoC中，采用无片外电容型LDO供电，有利于减小芯片面积和成本，但在无片外电容LDO的输出端的负载发生切换时，由于输出端的电容较小，当负载发生切换时由于功率管的栅电容较大，功率管的栅电压调节时间会比较长这就导致LDO的输出电压会产生过冲和下冲的现象，导致影响输出电流的稳定。
实用新型内容
本实用新型旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本实用新型的一个目的是提供一种消除过冲现象的低压差线性稳压器过冲消除电路。
为此，本实用新型的第二个目的是提供一种消除下冲现象的低压差线性稳压器下冲消除电路。
本实用新型所采用的技术方案是：
第一方面，本实用新型提供一种低压差线性稳压器过冲消除电路，包括：基准电压源、误差放大器、直流电源、第一PMOS管、第一反馈电阻、第二反馈电阻、第一旁路电容和过冲反馈补偿模块，
所述误差放大器包括正相输入端、反相输入端和输出端，所述误差放大器的反相输入端连接所述基准电压源的输出端，所述误差放大器的输出端连接所述第一PMOS管的栅极，所述第一PMOS管的漏极连接所述第一反馈电阻的一端，所述第一反馈电阻的另一端连接所述第二反馈电阻的一端，所述第二反馈电阻的另一端接地，所述误差放大器的正相输入端连接所述第一反馈电阻和所述第二反馈电阻的中间节点，所述第一旁路电容的一端连接所述第一 PMOS管的漏极，所述第一旁路电容的另一端接地，所述第一PMOS管的漏极为所述低压差线性稳压器的输出端，所述过冲反馈补偿模块的输入端连接所述低压差线性稳压器的输出端，所述过冲反馈补偿电路的输出端连接所述第一PMOS管的栅极，所述直流电源为所述基准电压源、所述误差放大器和所述第一PMOS管供电。
进一步地，所述过冲反馈补偿模块包括：第一偏置电压源、第二偏置电压源、第二PMOS 管、第三PMOS管和第一电容，所述第一偏置电压源与所述第二PMOS管的栅极连接，所述第二偏置电压源与所述第三PMOS管的栅极连接，所述第二PMOS管的漏极与所述第三PMOS管的源极连接，所述第三PMOS管的漏极与所述第一PMOS管的栅极连接，所述第二PMOS管的衬底与所述第三PMOS管的衬底连接，并分别与所述直流电源连接，所述第二PMOS管的源极与直流电源连接，所述第一电容的一端与所述第二PMOS管的源极连接，所述第一电容的另一端与所述第一PMOS管的栅极连接。
第二方面，本实用新型提供一种低压差线性稳压器下冲消除电路，包括：基准电压源、误差放大器、直流电源、第一PMOS管、第一反馈电阻、第二反馈电阻、第一旁路电容和下冲反馈补偿模块，
所述误差放大器包括正相输入端、反相输入端和输出端，所述误差放大器的反相输入端连接所述基准电压源的输出端，所述误差放大器的输出端连接所述第一PMOS管的栅极，所述第一PMOS管的漏极连接所述第一反馈电阻的一端，所述第一反馈电阻的另一端连接所述第二反馈电阻，所述第二反馈电阻的另一端接地，所述误差放大器的正相输入端连接第一反馈电阻和第二反馈电阻的中间节点，所述第一旁路电容的一端连接所述第一PMOS管的漏极，所述第一旁路电容的另一端接地，所述第一PMOS管的漏极为所述低压差线性稳压器的输出端，所述下冲反馈补偿模块的输入端连接所述低压差线性稳压器的输出端，所述下冲反馈补偿电路的输出端连接所述第一PMOS管的栅极，所述直流电源为所述误差放大器和所述第一PMOS管供电。
进一步地，所述下冲反馈补偿模块包括第三偏置电压源、第四偏置电压源、第一NMOS 管、第二NMOS管和第二电容，所述第一NMOS管的漏极连接所述误差放大器的输出端，所述第三偏置电压源连接所述第一NMOS管的栅极，所述第四偏置电压源连接所述第二NMOS管的栅极，所述第一NMOS管的源极与所述第二NMOS管的漏极连接，所述第一 NMOS管的漏极与所述第一PMOS管的栅极连接，所述第一NMOS管的衬底与所述第二 NMOS管的衬底连接并接地，所述第二NMOS管的源极接地，所述第二电容的一端与所述第一NMOS管的源极连接，所述第二电容的另一端与所述第一PMOS管的漏极连接。
第三方面，本实用新型提供一种电源管理芯片，包括所述的低压差线性稳压器过冲消除电路。
第四方面，本实用新型提供一种电源管理芯片，包括所述的低压差线性稳压器下冲消除电路。
本实用新型的有益效果是：
本实用新型通过设置过冲反馈补偿电路和下冲反馈补偿电路，在输出端出现过冲现象时，抑制输出端电压的增大，在输出端出现下冲现象时，抑制输出端电压的减小，起到调节电压的技术效果，克服现有技术中存在过冲和下冲现象，影响输出端电压稳定的技术问题，实现了一种输出稳定、响应速度快的低压差线性稳压器过冲消除电路和下冲消除电路。
附图说明
图1是传统无片外电容型低压差线性稳压器一具体实施例的电路图；
图2是本实用新型实施例一种无片外电容型低压差线性稳压器过冲消除电路和下冲消除电路的电路图。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
如图1所示，图1为无片外电容型低压差线性稳压器的电路图，包括基准电压源，误差放大器EA、PMOS管(功率管)MP0、直流电压源VDD、分压电阻R01、分压电阻R02和旁路电容CAP0。
误差放大器的反相输入端连接基准电压的输出端，误差放大器的输出端连接PMOS管 MP0的栅极，PMOS管MP0的输出端通过电阻R01、电阻R02接地，误差放大器的正相输入端连接电阻R01和电阻P02的中间节点，PMOS管MP0的漏极连接直流电源VDD，PMOS 管MP0的输出端连接旁路电容CAP0的一端，旁路电容CAP0的另一端接地。
无片外电容型低压差线性稳压器的由于输出端的电容较小，负载发生切换时，由于功率管栅极电容较大，功率管的栅极电压调节时间较长，导致输出端发生过冲(输出端电压超过阈值电压)和下冲(输出端电压低于阈值电压)现象。
如图2所示，图2示出了本实用新型一种无片外电容型低压差线性稳压器过冲消除电路和下冲消除电路的一具体实施例的电路图，过冲消除电路包括基准电压源、误差放大器EA、直流电源VDD、第一PMOS管MP1、第一反馈电阻R1、第二反馈电阻R2、第一旁路电容 CAP和过冲反馈补偿模块1。
所述误差放大器包括正相输入端、反相输入端和输出端，所述误差放大器EA的反相输入端连接所述基准电压源的输出端，所述误差放大器EA的输出端连接所述第一PMOS管MP1的栅极，所述第一PMOS管MP1的漏极连接所述第一反馈电阻R1的一端，所述第一反馈电阻R1的另一端连接所述第二反馈电阻R2，所述第二反馈电阻R2的另一端接地，所述误差放大器EA的正相输入端连接第一反馈电阻R1和第二反馈电阻R2的中间节点，所述第一旁路电容CAP的一端连接所述第一PMOS管MP1的漏极，所述第一旁路电容CAP的另一端接地，所述第一PMOS管MP1的漏极为所述低压差线性稳压器的输出端，所述过冲反馈补偿模块1的输入端连接所述低压差线性稳压器的输出端，所述过冲反馈补偿电路1的输出端连接所述第一PMOS管MP1的栅极，所述直流电源VDD为所述误差放大器、所述第一PMOS管和基准电压源供电。
具体的，所述过冲反馈补偿模块1包括：第一偏置电压源(图中未示)、第二偏置电压源(图中未示)、第二PMOS管MP2、第三PMOS管MP3和第一电容Co，所述第一偏置电压源(图中未示)与所述第二PMOS管MP2的栅极连接，所述第二偏置电压源(图中未示) 与所述第三PMOS管MP3的栅极连接，所述第二PMOS管MP2的漏极与所述第三PMOS 管MP3的源极连接，所述第三PMOS管MP3的漏极与所述第一PMOS管MP1的栅极连接，所述第二PMOS管MP2的衬底与所述第三PMOS管MP3的衬底连接，并与直流电源VDD 连接，所述第二PMOS管MP2的源极与直流电源VDD连接，所述第一电容Co的一端与所述第二PMOS管MP2的漏极连接，所述第一电容Co的另一端与所述第一PMOS管的栅极连接。
工作原理为，当无片外电容型低压差线性稳压器的负载从重载切换到轻载时，输出端的输出电压产生过冲(输出端电压大于预设值)，过冲反馈补偿模块1输入端的电压增大，过冲反馈补偿模块1控制第一PMOS管栅极和源极两端的电压差值减小，使得第一PMOS管的输出端电压减小。
具体的，过冲时，第一电容CO两端的电压上升，第三PMOS管MP3的源极电压上升，第一PMOS管MP1的栅极电压上升，第一PMOS管栅极和源极两端的电压差值减小，使得第一PMOS管MP1的输出端输出的电压减小，调节过冲现象。
如图2所示，下冲消除电路包括：基准电压源、误差放大器EA、直流电源VDD、第一PMOS管MP1、第一反馈电阻R1、第二反馈电阻R2、第一旁路电容CAP和下冲反馈补偿模块2，
所述误差放大器EA包括正相输入端、反相输入端和输出端，所述误差放大器EA的正相输入端连接所述基准电压源的输出端，所述误差放大器EA的输出端连接所述第一PMOS管MP1的栅极，所述第一PMOS管MP1的漏极连接所述第一反馈电阻R1的一端，所述第一反馈电阻R1的另一端连接所述第二反馈电阻R2，所述第二反馈电阻R2的另一端接地，所述误差放大器EA的反相输入端连接第一反馈电阻和第二反馈电阻的中间节点，所述第一旁路电容CAP的一端连接所述第一PMOS管的漏极，所述第一旁路电容的另一端接地，所述第一PMOS管的漏极为所述低压差线性稳压器的输出端，所述下冲反馈补偿模块的输入端连接所述低压差线性稳压器的输出端，所述下冲反馈补偿电路的输出端连接所述第一PMOS 管的栅极，所述直流电源为所述误差放大器和所述第一PMOS管供电。
具体的，所述下冲反馈补偿模块包括第三偏置电压源(图中未示)、第四偏置电压源(图中未示)、第一NMOS管MN1、第二NMOS管MN2和第二电容Cu，所述第一NMOS管 MN1的漏极连接所述误差放大器EA的输出端，所述第三偏置电压源(图中未示)连接所述第一NMOS管MN1的栅极，所述第四偏置电压源连接所述第二NMOS管MN2的栅极，所述第一NMOS管MN1的源极与所述第二NMOS管MN2的漏极连接，所述第一NMOS管 MN1的漏极与所述第一PMOS管MP1的栅极连接，所述第一NMOS管MN1的衬底与所述第二NMOS管MN2的衬底连接并接地，所述第二NMOS管的源极接地，所述第二电容的一端与所述第一NMOS管的源极连接，所述第二电容Cu的另一端与所述第一PMOS管的漏极连接。
工作原理为，当无片外电容型低压差线性稳压器的负载从轻载切换到重载时，输出端的输出电压产生下冲(输出端电压小于预设值)，过冲反馈补偿模块2输入端的电压减小，下冲反馈补偿模块2控制第一PMOS管栅极和源极两端的电压差值增大，使得第一PMOS管的输出端电压增大。
具体的，下冲时，第二电容Cu两端的电压下降，第一NMOS管MN1的源极电压下降，第一NMOS管MN1和第二NMOS管MN2通过地放电，使得第一PMOS管MP1的栅极电压下降，第一PMOS管栅极和源极两端的电压差值增大，使得第一PMOS管MP1的输出端输出的电压增大，调节下冲现象。
本实用新型实施例还提供一种电源管理芯片，包括所述的低压差线性稳压器过冲消除电路。
本实用新型实施例还提供一种电源管理芯片，包括所述的低压差线性稳压器下冲消除电路。
以上是对本实用新型的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本实用新型精神的前提下还可做出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。
Claims (6)
1.一种低压差线性稳压器过冲消除电路，其特征在于，包括：基准电压源、误差放大器、直流电源、第一PMOS管、第一反馈电阻、第二反馈电阻、第一旁路电容和过冲反馈补偿模块，
所述误差放大器包括正相输入端、反相输入端和输出端，所述误差放大器的反相输入端连接所述基准电压源的输出端，所述误差放大器的输出端连接所述第一PMOS管的栅极，所述第一PMOS管的漏极连接所述第一反馈电阻的一端，所述第一反馈电阻的另一端连接所述第二反馈电阻的一端，所述第二反馈电阻的另一端接地，所述误差放大器的正相输入端连接所述第一反馈电阻和所述第二反馈电阻的中间节点，所述第一旁路电容的一端连接所述第一PMOS管的漏极，所述第一旁路电容的另一端接地，所述第一PMOS管的漏极为所述低压差线性稳压器的输出端，所述过冲反馈补偿模块的输入端连接所述低压差线性稳压器的输出端，所述过冲反馈补偿电路的输出端连接所述第一PMOS管的栅极，所述直流电源为所述基准电压源、所述误差放大器和所述第一PMOS管供电。
2.根据权利要求1所述的一种低压差线性稳压器过冲消除电路，其特征在于，所述过冲反馈补偿模块包括：第一偏置电压源、第二偏置电压源、第二PMOS管、第三PMOS管和第一电容，所述第一偏置电压源与所述第二PMOS管的栅极连接，所述第二偏置电压源与所述第三PMOS管的栅极连接，所述第二PMOS管的漏极与所述第三PMOS管的源极连接，所述第三PMOS管的漏极与所述第一PMOS管的栅极连接，所述第二PMOS管的衬底与所述第三PMOS管的衬底连接，并分别与所述直流电源连接，所述第二PMOS管的源极与直流电源连接，所述第一电容的一端与所述第二PMOS管的源极连接，所述第一电容的另一端与所述第一PMOS管的栅极连接。
3.一种低压差线性稳压器下冲消除电路，其特征在于，包括：基准电压源、误差放大器、直流电源、第一PMOS管、第一反馈电阻、第二反馈电阻、第一旁路电容和下冲反馈补偿模块，
所述误差放大器包括正相输入端、反相输入端和输出端，所述误差放大器的反相输入端连接所述基准电压源的输出端，所述误差放大器的输出端连接所述第一PMOS管的栅极，所述第一PMOS管的漏极连接所述第一反馈电阻的一端，所述第一反馈电阻的另一端连接所述第二反馈电阻，所述第二反馈电阻的另一端接地，所述误差放大器的正相输入端连接第一反馈电阻和第二反馈电阻的中间节点，所述第一旁路电容的一端连接所述第一PMOS管的漏极，所述第一旁路电容的另一端接地，所述第一PMOS管的漏极为所述低压差线性稳压器的输出端，所述下冲反馈补偿模块的输入端连接所述低压差线性稳压器的输出端，所述下冲反馈补偿电路的输出端连接所述第一PMOS管的栅极，所述直流电源为所述误差放大器和所述第一PMOS管供电。
4.根据权利要求3所述的一种低压差线性稳压器下冲消除电路，其特征在于，所述下冲反馈补偿模块包括第三偏置电压源、第四偏置电压源、第一NMOS管、第二NMOS管和第二电容，所述第一NMOS管的漏极连接所述误差放大器的输出端，所述第三偏置电压源连接所述第一NMOS管的栅极，所述第四偏置电压源连接所述第二NMOS管的栅极，所述第一NMOS管的源极与所述第二NMOS管的漏极连接，所述第一NMOS管的漏极与所述第一PMOS管的栅极连接，所述第一NMOS管的衬底与所述第二NMOS管的衬底连接并接地，所述第二NMOS管的源极接地，所述第二电容的一端与所述第一NMOS管的源极连接，所述第二电容的另一端与所述第一PMOS管的漏极连接。
5.一种电源管理芯片，其特征在于，包括如权利要求1或2所述的低压差线性稳压器过冲消除电路。
6.一种电源管理芯片，其特征在于，包括如权利要求3或4所述的低压差线性稳压器下冲消除电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920674563.7U CN209980116U (zh) | 2019-05-10 | 2019-05-10 | 低压差线性稳压器过冲消除电路、下冲消除电路和芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920674563.7U CN209980116U (zh) | 2019-05-10 | 2019-05-10 | 低压差线性稳压器过冲消除电路、下冲消除电路和芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN209980116U true CN209980116U (zh) | 2020-01-21 |
Family
ID=69262183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201920674563.7U Active CN209980116U (zh) | 2019-05-10 | 2019-05-10 | 低压差线性稳压器过冲消除电路、下冲消除电路和芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN209980116U (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110174918A (zh) * | 2019-05-10 | 2019-08-27 | 深圳市汇春科技股份有限公司 | 一种低压差线性稳压器过冲消除电路和下冲消除电路 |
| CN113311896A (zh) * | 2021-07-29 | 2021-08-27 | 唯捷创芯(天津)电子技术股份有限公司 | 自适应过冲电压抑制电路、基准电路、芯片及通信终端 |
| CN114690828A (zh) * | 2022-04-15 | 2022-07-01 | 芯海科技（深圳）股份有限公司 | 一种ldo电路、控制方法、芯片及电子设备 |
| CN114740939A (zh) * | 2022-04-19 | 2022-07-12 | 海光信息技术股份有限公司 | 电源产生电路、芯片及电压检测与补偿方法 |
| US20220229455A1 (en) * | 2021-01-21 | 2022-07-21 | Qualcomm Incorporated | Low-power voltage regulator with fast transient response |
| WO2022267026A1 (zh) * | 2021-06-25 | 2022-12-29 | 华为技术有限公司 | 一种用于ldo的辅助电路、芯片系统及设备 |
-
2019
- 2019-05-10 CN CN201920674563.7U patent/CN209980116U/zh active Active
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110174918A (zh) * | 2019-05-10 | 2019-08-27 | 深圳市汇春科技股份有限公司 | 一种低压差线性稳压器过冲消除电路和下冲消除电路 |
| US20220229455A1 (en) * | 2021-01-21 | 2022-07-21 | Qualcomm Incorporated | Low-power voltage regulator with fast transient response |
| US11480985B2 (en) * | 2021-01-21 | 2022-10-25 | Qualcomm Incorporated | Low-power voltage regulator with fast transient response |
| JP7448729B2 (ja) | 2021-01-21 | 2024-03-12 | クアルコム，インコーポレイテッド | 高速な過渡応答を有する低電力電圧レギュレータ |
| WO2022267026A1 (zh) * | 2021-06-25 | 2022-12-29 | 华为技术有限公司 | 一种用于ldo的辅助电路、芯片系统及设备 |
| CN113311896A (zh) * | 2021-07-29 | 2021-08-27 | 唯捷创芯(天津)电子技术股份有限公司 | 自适应过冲电压抑制电路、基准电路、芯片及通信终端 |
| CN114690828A (zh) * | 2022-04-15 | 2022-07-01 | 芯海科技（深圳）股份有限公司 | 一种ldo电路、控制方法、芯片及电子设备 |
| CN114740939A (zh) * | 2022-04-19 | 2022-07-12 | 海光信息技术股份有限公司 | 电源产生电路、芯片及电压检测与补偿方法 |
| CN114740939B (zh) * | 2022-04-19 | 2024-01-19 | 海光信息技术股份有限公司 | 电源产生电路、芯片及电压检测与补偿方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN209980116U (zh) | 低压差线性稳压器过冲消除电路、下冲消除电路和芯片 | |
| US5982226A (en) | Optimized frequency shaping circuit topologies for LDOs | |
| CN111796619B (zh) | 一种防止低压差线性稳压器输出电压过冲的电路 | |
| Khan et al. | Capacitor-less low-dropout regulator (LDO) with improved psrr and enhanced slew-rate | |
| CN110945453B (zh) | Ldo、mcu、指纹模组及终端设备 | |
| US9477246B2 (en) | Low dropout voltage regulator circuits | |
| CN110174918A (zh) | 一种低压差线性稳压器过冲消除电路和下冲消除电路 | |
| KR101551643B1 (ko) | 외부 커패시터 없이 높은 전력 공급 제거 비율을 갖는 저 드롭 아웃 레귤레이터 | |
| CN111880596B (zh) | 一种应用于超低静态电流ldo的动态偏置电路 | |
| US20200244160A1 (en) | Feedback Scheme for Stable LDO Regulator Operation | |
| CN108880228B (zh) | 一种基于零极点追踪机制的环路补偿系统 | |
| CN108649800B (zh) | 一种自适应斜坡补偿电路 | |
| CN113342108A (zh) | 并联运放零点补偿电路 | |
| Nasrollahpour et al. | ECP technique based capacitor-less LDO with high PSRR at low frequencies,− 89dB PSRR at 1MHz and enhanced transient response | |
| CN111367342A (zh) | 一种低压差线性稳压电路 | |
| Ameziane et al. | An enhancement transient response of capless LDO with improved dynamic biasing control for SoC applications | |
| Pan et al. | A CMOS low dropout regulator stable with any load capacitor | |
| Huan-ChienYang et al. | High-PSR-bandwidth capacitor-free LDO regulator with 50μA minimized load current requirement for achieving high efficiency at light loads | |
| Wang et al. | Frequency compensation scheme for LDO regulator operated under wide power supply range in smart battery system | |
| CN219958115U (zh) | 稳压器、芯片和电子设备 | |
| Gong et al. | A wide range high power supply rejection ratio and transient enhanced low drop-out regulator | |
| Bautista et al. | Design of low power, high PSRR low drop-out voltage regulator | |
| Azcona et al. | Compensation Scheme for High Bandwidth LDOs with Large Parasitic ESL | |
| CN112994221B (zh) | 一种芯片及电子设备 | |
| Mustafa et al. | Evolution of low drop out voltage regulator in CMOS technologies |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |