CN114740939B - 电源产生电路、芯片及电压检测与补偿方法 - Google Patents

Abstract

本公开的实施例提供了电源产生电路、芯片及电源产生电路的电压检测与补偿方法。本公开的实施例所提供的电源产生电路包括：基准电路，被配置为向输出环路提供基准电压；输出环路，被配置为连接至所述基准电路，根据所述基准电压，向输出电源端提供输出电压；以及电压检测与补偿电路，被配置为连接至所述输出电源端并且检测所述输出电压是否发生变化，在所述输出电压发生变化的情况下，对所述输出电压进行补偿，从而快速检测输出电压的变化并进行电压补偿，提升低压差线性稳压器对输出电压变化的响应速度，提升芯片性能。

Description

电源产生电路、芯片及电压检测与补偿方法

技术领域

本公开涉及集成电路设计技术领域，更具体地，涉及电源产生电路、芯片及电源产生电路的电压检测与补偿方法。

背景技术

随着芯片制造工艺水平的提升，芯片的规模越来越大，对芯片性能的要求越来越高，为了提高芯片的性能，往往需要多个片内电源为芯片的内部电路供电，低压差线性稳压器(low dropout regulator，LDO)作为一种通用的电源产生芯片，在大规模集成电路芯片中的应用越来越广泛。

随着芯片工作速度的加快，系统对片内电源输出电压变化的响应速度提出了更高的要求。对于当前的低压差线性稳压器来说，如需提高低压差线性稳压器对输出电压变化的响应速度，就需要增大低压差线性稳压器的输出环路的带宽，随着带宽增加，低压差线性稳压器的功耗也随之增大，导致低压差线性稳压器的环路中器件的尺寸也随之增大，当功耗增大到一定量级之后，输出环路带宽无法继续增大，严重限制了低压差线性稳压器对输出电压变化的响应速度。

因此，需要一种电源产生电路，在不增大低压差线性稳压器的输出环路的带宽的情况下，快速检测输出电压的变化并对输出电压进行补偿，提升低压差线性稳压器对输出电压变化的响应速度，提升芯片性能。

发明内容

为了解决上述问题，本公开通过在电源产生电路中设置与输出电源端直接相连的电压检测与补偿电路，从而实现了快速检测输出电压的变化，并在输出电压发生变化时对输出电压进行补偿。

本公开的实施例提供了一种电源产生电路、芯片及电源产生电路的电压检测与补偿方法。

本公开的实施例提供了一种电源产生电路，包括基准电路，被配置为向输出环路提供基准电压；输出环路，被配置为连接至所述基准电路，根据所述基准电压，向输出电源端提供输出电压；以及电压检测与补偿电路，被配置为连接至所述输出电源端并且检测所述输出电压是否发生变化，在所述输出电压发生变化的情况下，对所述输出电压进行补偿。

根据本公开的实施例，所述输出环路包括导通管阵列，包括至少一个导通管，被配置为从控制电路接收控制信号，向所述输出电源端提供所述输出电压；反馈电路，被配置为根据所述输出电压，提供反馈信号至所述控制电路；以及所述控制电路，被配置为根据所述反馈信号，向所述导通管阵列输出所述控制信号，控制所述导通管阵列中的至少一个导通管导通，产生所述输出电压。

根据本公开的实施例，所述电压检测与补偿电路包括上冲电压检测与补偿电路和/或下冲电压检测与补偿电路，其中，所述上冲电压检测与补偿电路被配置为在检测到所述输出电压发生上冲的情况下，对所述输出电压进行补偿；所述下冲电压检测与补偿电路被配置为在检测到所述输出电压发生下冲的情况下，对所述输出电压进行补偿。

根据本公开的实施例，所述上冲电压检测与补偿电路包括上冲检测模块，包括上冲检测电路，被配置为连接到所述输出电源端和地之间，以检测所述输出电压是否发生变化，在所述输出电压发生上冲的情况下，通过所述上冲检测模块的输出端输出上冲电压检测信号；上冲驱动模块，被配置为连接到所述上冲检测模块的输出端以接收所述上冲电压检测信号并且对所述上冲电压检测信号进行处理，通过所述上冲驱动模块的输出端输出上冲补偿驱动信号；上冲补偿模块，被配置为连接到所述输出电源端以及所述上冲驱动模块的输出端，并且在所述上冲补偿驱动信号的控制下，对所述输出电源端的输出电压进行补偿。

根据本公开的实施例，所述上冲补偿模块包括上冲补偿幅度控制模块，被配置为接收上冲补偿幅度控制信号；以及上冲补偿发生模块，被配置为连接到所述上冲驱动模块的输出端以接收所述上冲补偿驱动信号，并且在所述上冲补偿幅度控制模块的控制下，对所述输出电压进行补偿。

根据本公开的实施例，所述上冲补偿发生模块包括至少一个上冲发生晶体管，每个所述上冲发生晶体管的第一极连接至所述输出电源端，第二极连接至所述上冲补偿发生模块的输出端，栅极连接至所述上冲驱动模块的输出端。

根据本公开的实施例，所述上冲补偿幅度控制模块包括上冲补偿幅度控制电路，包括至少一个上冲幅度控制晶体管，每个所述上冲幅度控制晶体管的第一极连接至所述上冲补偿发生模块的输出端，第二极连接至所述地；以及上冲补偿幅度控制单元，连接至所述上冲幅度控制晶体管的栅极，被配置为接收所述上冲补偿幅度控制信号，并且根据所述上冲补偿幅度控制信号，控制所述上冲幅度控制晶体管的导通数量。

根据本公开的实施例，所述上冲检测模块还包括上冲响应速度选择模块，被配置为根据所述输出电压的检测的响应速度需求，确定所述上冲检测模块中的元件参数。

根据本公开的实施例，所述上冲补偿幅度控制单元通过总线与各所述上冲幅度控制晶体管的栅极相连。

根据本公开的实施例，所述下冲电压检测与补偿电路包括下冲检测模块，包括下冲检测电路，被配置为连接到所述供电电源端和所述输出电源端之间，以检测所述输出电压是否发生变化，在所述输出电压发生下冲的情况下，通过所述下冲检测模块的输出端输出下冲电压检测信号；下冲驱动模块，被配置为连接到所述下冲检测模块的输出端以接收所述下冲电压检测信号并且对所述下冲电压检测信号进行处理，通过所述下冲驱动模块的输出端输出下冲补偿驱动信号；下冲补偿模块，被配置为连接到所述输出电源端以及所述下冲驱动模块的输出端，并且在所述下冲补偿驱动信号的控制下，对所述输出电源端的输出电压进行补偿。

根据本公开的实施例，所述下冲补偿模块包括下冲补偿幅度控制模块，被配置为接收下冲补偿幅度控制信号；以及下冲补偿发生模块，被配置为连接到所述下冲驱动模块的输出端以接收所述下冲补偿驱动信号，并且在所述下冲补偿幅度控制模块的控制下，对所述输出电压进行补偿。

根据本公开的实施例，所述下冲补偿发生模块包括至少一个下冲发生晶体管，每个所述下冲发生晶体管的第一极连接至所述供电电源端，第二极连接至所述下冲补偿发生模块的输出端，栅极连接至所述下冲驱动模块的输出端。

根据本公开的实施例，所述下冲补偿幅度控制模块包括下冲补偿幅度控制电路，包括至少一个下冲幅度控制晶体管，每个所述下冲幅度控制晶体管的第一极连接至所述下冲补偿发生模块的输出端，第二极连接至所述输出电源端；以及下冲补偿幅度控制单元，连接至各所述下冲幅度控制晶体管的栅极，被配置为接收所述下冲补偿幅度控制信号，并且根据所述下冲补偿幅度控制信号，控制所述下冲幅度控制晶体管的导通数量。

根据本公开的实施例，所述下冲检测模块还包括下冲响应速度选择模块，被配置为根据所述输出电压的检测的响应速度需求，确定所述下冲检测模块中的元件参数。

根据本公开的实施例，所述下冲补偿幅度控制单元通过总线与各所述下冲幅度控制晶体管的栅极相连。

本公开的实施例还提供了一种芯片，包括如本公开实施例所公开的电源产生电路。

本公开的实施例还提供了一种电源产生电路的电压检测与补偿方法，包括根据基准电压提供输出电压，并且检测所述输出电压是否发生变化，在所述输出电压发生变化的情况下，对所述输出电压进行补偿，其中，在检测到所述输出电压发生上冲的情况下，对所述输出电压进行补偿；以及在检测到所述输出电压发生下冲的情况下，对所述输出电压进行补偿。

根据本公开的实施例，所述电源产生电路的电压检测与补偿方法还包括根据所述输出电压的检测的响应速度需求，确定检测所述输出电压的变化的元件的参数。

根据本公开的实施例，所述对所述输出电压进行补偿还包括：根据所述输出电压的补偿需求，通过总线控制对所述输出电压进行补偿的幅度。

通过本公开的电压检测与补偿电路，能够快速检测输出电压的变化并进行输出电压补偿，提升低压差线性稳压器对输出电压变化的响应速度，进而提升芯片性能。

附图说明

为了更清楚地说明本公开的实施例的技术方案，下面将对实施例的描述中所需要使用的附图作简单的介绍。显而易见地，下面描述中的附图仅仅是本公开的一些示例性实施例，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。以下附图并未刻意按实际尺寸等比例缩放绘制，重点在于示出本发明的主旨。

图1示出了根据本公开的实施例的电源产生电路100结构的示意框图；

图2示出了根据本公开的实施例的电源产生电路100结构的另一示意框图；

图3示出了根据本公开的实施例的电源产生电路100结构的另一示意框图；

图4a示出了根据本公开的实施例的上冲电压检测与补偿电路1031结构的示意框图；

图4b示出了根据本公开的实施例的上冲电压检测与补偿电路1031结构的另一示意框图；

图4c示出了根据本公开的实施例的上冲电压检测与补偿电路1031结构的示意图；

图5a示出了根据本公开的实施例的下冲电压检测与补偿电路1032结构的示意框图；

图5b示出了根据本公开的实施例的下冲电压检测与补偿电路1032结构的另一示意框图；

图5c示出了根据本公开的实施例的下冲电压检测与补偿电路1032结构的示意图；

图6示出了根据本公开的实施例的芯片600结构的示意框图；

图7示出了根据本公开的实施例的电源产生电路的电压检测与补偿方法700的流程图。

具体实施方式

为了使得本公开的目的、技术方案和优点更为明显，下面将参照附图详细描述根据本公开的示例实施例。显然，所描述的实施例仅仅是本公开的一部分实施例，而不是本公开的全部实施例，应理解，本公开不受这里描述的示例实施例的限制。

如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。

在本说明书和附图中，具有基本上相同或相似步骤和元素用相同或相似的附图标记来表示，且对这些步骤和元素的重复描述将被省略。同时，在本公开的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性或排序。

此外，在本说明书和附图中，如使用了流程图用来说明根据本公开实施例的方法的步骤，则应当理解的是，前面或后面的步骤不一定按照顺序来精确的进行。相反，可以按照倒序或同时处理各种步骤，除非本公开实施例明确限定。同时，也可以将其他操作添加到这些过程中，或从这些过程移除某一步或数步。

此外，在本说明书和附图中，除非另有明确说明，“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。

除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本发明实施例的目的，不是旨在限制本发明。

为便于描述本公开，以下介绍与本公开有关的概念。

本公开可以应用于低压差线性稳压器，低压差线性稳压器是新一代的集成电路稳压器，是一个自耗很低的微型片上系统，可用于电流主通道控制，低压差线性稳压器上集成了具有极低线上导通电阻的金属氧化物半导体场效应晶体管、肖特基二极管、取样电阻和分压电阻等硬件电路，并具有过流保护、过温保护、精密基准源、差分放大器、延迟器等功能，通常具有极低的自有噪声和较高的电源抑制比。

低压差线性稳压器的输出电源端连接负载，当负载电流从大快速变小，会引起输出电压出现瞬时变高的情况，这种瞬态变化称为上冲，输出电压的上冲太大容易引起低压差线性稳压器的耐压问题；当负载电流从小快速变大，会引起输出电压出现瞬时变低的情况，这种瞬态变化称为下冲，输出电压的下冲太大容易出现低压差线性稳压器输出电压供电能力不足，负载数据或者状态无法保存的问题。低压差线性稳压器的响应速度受到带宽的影响，难以及时对输出电压的上冲和下冲状态进行调节，需要设置能够快速响应的电压检测与补偿电路，快速检测到输出电压的变化，当输出电压发生上冲时，对输出电压进行补偿以释放多余的电压，当输出电压发生下冲时，对输出电压进行补偿，直至补偿输出电压至正常供电水平。

综上所述，本公开的实施例提供的方案涉及低压差线性稳压器、电压检测与补偿等技术，下面将结合附图对本公开的实施例进行进一步地描述。

本公开所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。在本实施例中，每个晶体管的漏极和源极的连接方式可以互换，因此，本公开实施例中各晶体管的漏极、源极实际是没有区别的。这里，仅仅是为了区分晶体管除栅极之外的两极。本公开实施例中采用的薄膜晶体管可以为NMOS晶体管，也可以为PMOS晶体管。在本公开实施例中，当采用NMOS晶体管时，其第一极可以是漏极，第二极可以是源极，当采用PMOS晶体管时，其第一极可以是源极，第二极可以是漏极。具体细节不在此赘述，但也应该在本发明的保护范围内。

图1示出了根据本公开的实施例的电源产生电路100结构的示意框图。

如图1所示，本公开的实施例提供了一种电源产生电路100，包括基准电路101，被配置为向输出环路提供基准电压；输出环路102，被配置为连接至所述基准电路，根据所述基准电压，向输出电源端提供输出电压；以及电压检测与补偿电路103，被配置为连接至所述输出电源端并且检测所述输出电压是否发生变化，在所述输出电压发生变化的情况下，对所述输出电压进行补偿。

基准电路101提供的基准电压的大小直接决定了输出电压的大小，例如，基准电压为1.25V时，输出电压的电压值也为a*1.25V，其中a为电路中设计的系数。

可选地，基准电路101可以为具有高精度以及低温度系数的带隙基准电路。

基于上述，本公开中，通过设置与输出电源端直接相连的电压检测与补偿电路，在不增大输出环路的带宽的情况下，实现了快速检测输出电压的变化并进行电压补偿，提升了电源产生电路对输出电压变化的响应速度。

图2示出了根据本公开的实施例的电源产生电路100结构的另一示意框图。

如图2所示，根据本公开的实施例，所述输出环路102包括导通管阵列1021，包括至少一个导通管，被配置为从控制电路1023接收控制信号，向所述输出电源端提供所述输出电压；反馈电路1022，被配置为根据所述输出电压，提供反馈信号至所述控制电路；以及所述控制电路1023，被配置为根据所述反馈信号，向所述导通管阵列输出所述控制信号，控制所述导通管阵列中的至少一个导通管导通，产生所述输出电压。

例如，导通管阵列1021中包括10个导通管，导通管可以为PMOS型晶体管或NMOS型晶体管，也可以为其他类型晶体管。假设a＝2，基准电压为1.25V的情况下，输出电压的稳定值为2.5V。当导通管阵列1021在控制电路1023的控制下，已经向输出电源端提供2.2V输出电压时，反馈电路1022将2.2V输出电压反馈至控制电路1023，控制电路1023继续调整导通管阵列1021中导通管的导通状态，当输出电压为2.5V时，反馈电路1022将2.5V的输出电压反馈至控制电路1023，从而到达环路的平衡，控制电路1023控制导通管阵列1021中的导通管维持现有状态。

可选地，导通管阵列1021中包括多个导通管，环路会根据输出电压的状态与负载情况调整多个导通管的导通状态与强弱，导通管可以工作在亚阈值区，也可以工作在饱和区。

图3示出了根据本公开的实施例的电源产生电路100结构的另一示意框图。

如图3所示，电源产生电路100连接于供电电源端与地之间。

根据本公开的实施例，所述电压检测与补偿电路103包括上冲电压检测与补偿电路1031和/或下冲电压检测与补偿电路1032，其中，所述上冲电压检测与补偿电路1031被配置为在检测到所述输出电压发生上冲的情况下，对所述输出电压进行补偿；所述下冲电压检测与补偿电路1032被配置为在检测到所述输出电压发生下冲的情况下，对所述输出电压进行补偿。

根据本公开实施例，上冲电压检测与补偿电路1031第一端连接至输出电源端，第二端连接至地，下冲电压检测与补偿电路1032第一端连接至供电电源端，第二端连接至输出电源端。

例如，当输出电压由2.5V瞬间变高为3V时，上冲电压检测与补偿电路检测到输出电压发生上冲，对所述输出电压进行补偿，直至所述输出电压恢复至2.5V；当输出电压由2.5V瞬间变低为2V时，下冲电压检测与补偿电路检测到输出电压发生下冲，对所述输出电压进行补偿，直至输出电压恢复至2.5V。

基于上述，本公开中，通过设置上冲电压检测与补偿电路和下冲电压检测与补偿电路，实现了快速对输出电压的进行上冲检测及补偿与下冲检测及补偿，提升了电源产生电路对输出电压变化的响应速度。

图4a示出了根据本公开的实施例的上冲电压检测与补偿电路1031结构的示意框图。

如图4a所示，根据本公开的实施例，所述上冲电压检测与补偿电路1031包括上冲检测模块401、上冲驱动模块402、上冲补偿模块403。

其中，上冲检测模块401包括上冲检测电路4011，被配置为连接到所述输出电源端和地之间，以检测所述输出电压是否发生变化，在所述输出电压发生上冲的情况下，通过所述上冲检测模块401的输出端输出上冲电压检测信号。

上冲驱动模块402，被配置为连接到所述上冲检测模块401的输出端以接收所述上冲电压检测信号并且对所述上冲电压检测信号进行处理，通过所述上冲驱动模块402的输出端输出上冲补偿驱动信号。可选地，上冲驱动模块402可以是由逻辑门器件组成的驱动电路，接收检测模块输出的上冲电压检测信号并且对上冲电压检测信号进行整形及放大。

可选地，上冲驱动模块402也可以是包括运算放大器或其他元件的电路，能够用于对上冲电压检测信号进行整形及放大。

上冲补偿模块403，被配置为连接到所述输出电源端以及所述上冲驱动模块402的输出端，并且在所述上冲补偿驱动信号的控制下，对所述输出电源端的输出电压进行补偿。基于上述，本公开中，在输出电源端和地之间设置上冲电压检测与补偿电路，能够快速检测输出电压是否发生上冲，并对输出电压进行补偿。

图4b示出了根据本公开的实施例的上冲电压检测与补偿电路1031结构的另一示意框图。如图4b所示，根据本公开的实施例，所述上冲检测模块401还包括上冲响应速度选择模块4012，被配置为根据所述输出电压的检测的响应速度需求，确定所述上冲检测模块401中的元件参数。

上冲检测电路4011的对输出电压的响应速度决定了上冲检测模块401能够检测的输出电压上冲的最短变化时间，上冲检测电路4011的响应速度取决于上冲检测电路4011中各元件的参数。

可选地，上冲检测电路4011为包括电阻R1和电容C1的电阻电容检测电路。

可选地，上冲响应速度选择模块4012可以为逻辑电路或其他控制形式，根据对输出电压变化的响应速度需求，改变上冲检测电路4011中电阻R1的电阻值或电容C1的电容值。

如图4b所示，根据本公开的实施例，所述上冲补偿模块403包括上冲补偿幅度控制模块4032和上冲补偿发生模块4031；上冲补偿幅度控制模块4032，被配置为接收上冲补偿幅度控制信号；上冲补偿发生模块4031，被配置为连接到所述上冲驱动模块402的输出端以接收所述上冲补偿驱动信号，并且在所述上冲补偿幅度控制模块4032的控制下，对所述输出电压进行补偿。

根据本公开的实施例，上冲补偿幅度控制模块4032包括上冲补偿幅度控制电路40321和上冲补偿幅度控制单元40322，上冲补偿幅度控制电路40321用于对输出电压进行补偿，上冲补偿幅度控制单元40322用于接收所述上冲补偿幅度控制信号，并且根据所述上冲补偿幅度控制信号，控制所述上冲幅度控制晶体管的导通数量。

图4c示出了根据本公开的实施例的上冲电压检测与补偿电路1031结构的示意图。

如图4c所示，上冲电压检测与补偿电路1031连接于输出电源端和地之间。

根据本公开的实施例，所述上冲补偿发生模块4031包括至少一个上冲发生晶体管，每个所述上冲发生晶体管的第一极连接至所述输出电源端，第二极连接至所述上冲补偿发生模块4031的输出端，栅极连接至所述上冲驱动模块402的输出端。

根据本公开的实施例，所述上冲补偿幅度控制模块4032包括上冲补偿幅度控制电路40321，包括至少一个上冲幅度控制晶体管，每个所述上冲幅度控制晶体管的第一极连接至所述上冲补偿发生模块4031的输出端，第二极连接至所述地；以及上冲补偿幅度控制单元40322，连接至所述上冲幅度控制晶体管的栅极，被配置为接收所述上冲补偿幅度控制信号，并且根据所述上冲补偿幅度控制信号，控制所述上冲幅度控制晶体管的导通数量。

具体地，根据本公开的实施例，电阻R1和电容C1组成的电阻电容检测电路用于检测输出电压是否发生上冲，电阻R1第一端连接至输出电源端，第二端连接至电容C1的第一端，电容C1第二端连接至地，在输出电压由2.5V瞬间变高为3V时，即输出电压发生上冲时，电阻R1和电容C1之间的电压值升高，向上冲驱动模块402输出上冲电压检测信号；上冲驱动模块402可以为逻辑门电路，对检测电路输出的上冲电压检测信号进行整形及放大，生成具有高电平脉冲的补偿驱动信号，输出至N个发生晶体管N1-N N的栅极；各上冲发生晶体管为NMOS型晶体管，第一极连接至输出电源端，第二极连接至上冲幅度控制晶体管的第一极，各发生晶体管的栅极电压被拉高，发生晶体管N1-N N导通，对输出电压进行补偿；各上冲幅度控制晶体管N1’-N N’为NMOS型晶体管，各上冲幅度控制晶体管的栅极通过总线连接至上冲补偿幅度控制单元40322，第二极连接至地，各上冲幅度控制晶体管在上冲发生晶体管及上冲补偿幅度控制单元40322的控制下导通。

尽管在图中将电阻R1图示为方块电阻的形式，应了解电阻R1可以有多种实现方式，比如可以通过mos管等来实现电阻R1。类似地，电容C1也可以有多种实现方式，比如mos电容、mom电容、mim电容等。

根据本公开的实施例，所述上冲补偿幅度控制单元40322通过总线与各所述上冲幅度控制晶体管的栅极相连。

例如，上冲补偿发生模块4031包括N个上冲发生晶体管N1-N N，上冲补偿幅度控制电路40321包括N个上冲幅度控制晶体管N1’-N N’，每个上冲发生晶体管和与其相连的上冲幅度控制晶体管形成电流路径，每条电流路径可以释放10mA电流，当输出电压发生上冲时，上冲发生晶体管导通，上冲补偿幅度控制单元40322通过总线控制上冲幅度控制晶体管的导通数量，例如，控制5个上冲幅度控制晶体管导通，即5条电流路径将释放50mA电流至地，输出电压下降。

可选地，上冲补偿幅度控制单元40322可以控制上冲幅度控制晶体管按照排列顺序导通，也可以任意选择上冲幅度控制晶体管导通，例如可以选择导通前5个上冲幅度控制晶体管，也可以选择导通第1个、第2个、第5个、第7个、第8个上冲幅度控制晶体管。

可选地，每条电流路径释放的电流值可以相同也可以不同，例如N个电流路径，分别可以释放1mA、2mA、3mA……N mA的电流，当输出电压发生上冲时，上冲补偿幅度控制单元40322通过总线控制第2个、第3个上冲幅度控制晶体管导通或第5个上冲幅度控制晶体管导通，即控制第2条、第3条电流路径导通或控制第5条电流路径导通，可以达到相同的电流释放效果。

图5a示出了根据本公开的实施例的下冲电压检测与补偿电路结构的示意框图。

如图5a所示，根据本公开的实施例，所述下冲电压检测与补偿电路1032包括下冲检测模块501、下冲驱动模块502、下冲补偿模块503。

其中，下冲检测模块501包括下冲检测电路5011，被配置为连接到所述供电电源端和所述输出电源端之间，以检测所述输出电压是否发生变化，在所述输出电压发生下冲的情况下，通过所述下冲检测模块501的输出端输出下冲电压检测信号。

下冲驱动模块502，被配置为连接到所述下冲检测模块501的输出端以接收所述下冲电压检测信号并且对所述下冲电压检测信号进行处理，通过所述下冲驱动模块502的输出端输出下冲补偿驱动信号。

可选地，下冲驱动模块502可以是由逻辑门器件组成的驱动电路，接收检测模块输出的下冲电压检测信号并且对下冲电压检测信号进行处理。

可选地，下冲驱动模块502也可以是包括运算放大器或其他元件的电路，能够用于对下冲电压检测信号进行处理。

下冲补偿模块503，被配置为连接到所述输出电源端以及所述下冲驱动模块502的输出端，并且在所述下冲补偿驱动信号的控制下，对所述输出电源端的输出电压进行补偿。基于上述，本公开中，在供电电源端和输出电源端之间设置下冲电压检测与补偿电路，能够快速检测输出电压是否发生下冲，并对输出电压进行补偿。

图5b示出了根据本公开的实施例的下冲电压检测与补偿电路结构的另一示意框图。

如图5b所示，根据本公开的实施例，所述下冲补偿模块503包括下冲补偿幅度控制模块5032和下冲补偿发生模块5031。

下冲补偿幅度控制模块5032，被配置为接收下冲补偿幅度控制信号。

下冲补偿发生模块5031，被配置为连接到所述下冲驱动模块502的输出端以接收所述下冲补偿驱动信号，并且在所述下冲补偿幅度控制模块5032的控制下，对所述输出电压进行补偿。

如图5b所示，根据本公开的实施例，所述下冲检测模块501还包括下冲响应速度选择模块5012，被配置为根据所述输出电压的检测的响应速度需求，确定所述下冲检测模块501中的元件参数。

下冲检测电路5011的对输出电压的响应速度决定了下冲检测模块501能够检测的输出电压下冲的最短变化时间，下冲检测电路5011的响应速度取决于下冲检测电路5011中各元件的参数。

可选地，下冲检测电路5011为包括电阻R2和电容C2的电阻电容检测电路。

可选地，下冲响应速度选择模块5012可以为逻辑电路或其他控制形式，根据对输出电压变化的响应速度需求，改变下冲检测电路5011中电阻R2的电阻值或电容C2的电容值。

根据本公开的实施例，下冲补偿幅度控制模块5032包括下冲补偿幅度控制电路50321和下冲补偿幅度控制单元50322，下冲补偿幅度控制电路50321用于对输出电压进行补偿，下冲补偿幅度控制单元50322用于根据所述输出电压的释放需求，控制对输出电压进行补偿的幅度。

图5c示出了根据本公开的实施例的下冲电压检测与补偿电路1032结构的示意图。

如图5c所示，下冲电压检测与补偿电路1032连接于供电电源端和输出电源端之间。

根据本公开的实施例，所述下冲补偿发生模块5031包括至少一个下冲发生晶体管，每个所述下冲发生晶体管的第一极连接至所述供电电源端，第二极连接至所述下冲补偿发生模块5031的输出端，栅极连接至所述下冲驱动模块502的输出端。

根据本公开的实施例，所述下冲补偿幅度控制模块5032包括下冲补偿幅度控制电路50321，包括至少一个下冲幅度控制晶体管，每个所述下冲幅度控制晶体管的第一极连接至所述下冲补偿发生模块5031的输出端，第二极连接至所述输出电源端；以及下冲补偿幅度控制单元50322，连接至各所述下冲幅度控制晶体管的栅极，被配置为接收所述下冲补偿幅度控制信号，并且根据所述下冲补偿幅度控制信号，控制所述幅度控制晶体管的导通数量。

具体地，根据本公开的实施例，电阻R2和电容C2组成的电阻电容检测电路用于检测输出电压是否发生下冲，电阻R2第一端连接至供电电源端，第二端连接至电容C2的第一端，电容C2第二端连接至输出电源端，在输出电压由2.5V瞬间变低为2V时，即输出电压发生下冲时，电阻R2和电容C2之间的电压值降低，向下冲驱动模块502输出下冲电压检测信号；下冲驱动模块502可以为逻辑门电路，对检测电路输出的下冲电压检测信号进行整形及放大，生成具有低电平脉冲的补偿驱动信号，输出至N个发生晶体管P1-P N的栅极；各发生晶体管为PMOS型晶体管，第一极连接至供电电源端，第二极连接至下冲幅度控制晶体管的第一极，各发生晶体管的栅极电压被拉低，发生晶体管P1-P N导通，对输出电压进行补偿；各下冲幅度控制晶体管P1’-P N’为PMOS型晶体管，各下冲幅度控制晶体管的栅极通过总线连接至下冲补偿幅度控制单元50322，第二极连接至输出电源端，各下冲幅度控制晶体管在下冲发生晶体管及下冲补偿幅度控制单元50322的控制下导通。

根据本公开的实施例，所述下冲补偿幅度控制单元50322通过总线与各所述下冲幅度控制晶体管的栅极相连。

例如，下冲补偿发生模块5031包括N个下冲发生晶体管P1-P N，下冲补偿幅度控制电路50321包括N个下冲幅度控制晶体管P1’-P N’，每个下冲发生晶体管和与其相连的下冲幅度控制晶体管形成电流路径，每条电流路径可以补偿10mA电流，当输出电压发生下冲时，下冲发生晶体管导通，下冲补偿幅度控制单元50322通过总线控制下冲幅度控制晶体管的导通数量，例如，控制5个下冲幅度控制晶体管导通，即5条电流路径将补偿50mA电流至输出电源端，输出电压上升。

可选地，下冲补偿幅度控制单元50322可以控制下冲幅度控制晶体管按照排列顺序导通，也可以任意选择下冲幅度控制晶体管导通，例如可以选择导通前5个下冲幅度控制晶体管，也可以选择导通第1个、第2个、第5个、第7个、第8个下冲幅度控制晶体管。

可选地，每条电流路径补偿的电流值可以相同也可以不同，例如N个电流路径，分别可以补偿1mA、2mA、3mA……N mA的电流，当输出电压发生下冲时，下冲补偿幅度控制单元50322通过总线控制第2个、第3个下冲幅度控制晶体管导通或第5个下冲幅度控制晶体管导通，即控制第2条、第3条电流路径导通或控制第5条电流路径导通，可以达到相同的电流补偿效果。

可选地，电源产生电路中，可以只包括上冲电压检测与补偿电路或下冲电压检测与补偿电路，也可以同时包括上冲电压检测与补偿电路和下冲电压检测与补偿电路。图6示出了根据本公开的实施例的芯片结构的示意框图。

如图6所示，本公开的实施例还提供了一种芯片，包括如本公开实施例所公开的电源产生电路。

可选地，在芯片的输出电压发生上冲的情况下，对输出电压进行检测与补偿的电路可以为如图4a-4c的上冲电压检测与补偿电路1031。

可选地，在芯片的输出电压发生下冲的情况下，对输出电压进行检测与补偿的电路可以为如图5a-5c的下冲电压检测与补偿电路1032。

可选地，芯片中可以只包括上冲电压检测与补偿电路1031或下冲电压检测与补偿电路1032，也可以同时包括上冲电压检测与补偿电路1031和下冲电压检测与补偿电路1032。

基于上述，本公开中，通过在芯片中设置与输出电源端直接相连的电压检测与补偿电路，实现了在不增大低压差线性稳压器的环路的带宽的情况下，快速检测低压差线性稳压器输出电压的变化并进行电压补偿，提升了低压差线性稳压器对输出电压变化的响应速度。

图7示出了根据本公开的实施例的电源产生电路的电压检测与补偿方法的流程图。

如图7所示，本公开的实施例还提供了一种电源产生电路的电压检测与补偿方法，包括根据基准电压提供输出电压，并且检测所述输出电压是否发生变化，在所述输出电压发生变化的情况下，对所述输出电压进行补偿，其中，在检测到所述输出电压发生上冲的情况下，对所述输出电压进行补偿；以及在检测到所述输出电压发生下冲的情况下，对所述输出电压进行补偿。

根据本公开的实施例，所述电源产生电路的电压检测与补偿方法还包括根据所述输出电压的检测的响应速度需求，确定检测所述输出电压的变化的元件的参数。

根据本公开的实施例，所述对所述输出电压进行补偿还包括根据所述输出电压的补偿需求，通过总线控制对所述输出电压进行补偿的幅度。

通过本公开的电源产生电路，在不增大输出环路的带宽的情况下，快速检测输出电压的变化并进行电压补偿，提升低压差线性稳压器对输出电压变化的响应速度，提升芯片性能。

需要说明的是，附图中的流程图和框图，图示了按照本公开各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，所述模块、程序段、或代码的一部分包含至少一个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

一般而言，本公开的各种示例实施例可以在硬件或专用电路、软件、固件、逻辑，或其任何组合中实施。某些方面可以在硬件中实施，而其他方面可以在可以由控制器、微处理器或其他计算设备执行的固件或软件中实施。当本公开的实施例的各方面被图示或描述为框图、流程图或使用某些其他图形表示时，将理解此处描述的方框、装置、系统、技术或方法可以作为非限制性的示例在硬件、软件、固件、专用电路或逻辑、通用硬件或控制器或其他计算设备，或其某些组合中实施。

在上面详细描述的本公开的示例实施例仅仅是说明性的，而不是限制性的。本领域技术人员应该理解，在不脱离本公开的原理和精神的情况下，可对这些实施例或其特征进行各种修改和组合，这样的修改应落入本公开的范围内。

Claims (16)

1.一种电源产生电路，包括：

基准电路，被配置为向输出环路提供基准电压；

输出环路，被配置为连接至所述基准电路，根据所述基准电压，向输出电源端提供输出电压；以及

电压检测与补偿电路，被配置为连接至所述输出电源端并且检测所述输出电压是否发生变化，在所述输出电压发生变化的情况下，对所述输出电压进行补偿；

其中，所述电压检测与补偿电路包括：

上冲电压检测与补偿电路，包括：上冲检测模块、上冲驱动模块、

上冲补偿模块，所述上冲补偿模块包括上冲补偿幅度控制模块和上冲补偿发生模块，所述上冲补偿幅度控制模块被配置为接收上冲补偿幅度控制信号，所述上冲补偿发生模块被配置为接收所述上冲驱动模块输出的上冲补偿驱动信号，并且在所述上冲补偿幅度控制模块的控制下，对所述输出电压进行补偿；和/或

下冲电压检测与补偿电路，包括：下冲检测模块、下冲驱动模块、

下冲补偿模块，所述下冲补偿模块包括下冲补偿幅度控制模块和下冲补偿发生模块，所述下冲补偿幅度控制模块被配置为接收下冲补偿幅度控制信号，所述下冲补偿发生模块被配置为接收所述下冲驱动模块输出的下冲补偿驱动信号，并且在所述下冲补偿幅度控制模块的控制下，对所述输出电压进行补偿。

2.根据权利要求1所述的电源产生电路，其中，所述输出环路包括：

导通管阵列，包括至少一个导通管，被配置为从控制电路接收控制信号，向所述输出电源端提供所述输出电压；

反馈电路，被配置为根据所述输出电压，提供反馈信号至所述控制电路；以及

所述控制电路，被配置为根据所述反馈信号，向所述导通管阵列输出所述控制信号，控制所述导通管阵列中的至少一个导通管导通，产生所述输出电压。

3.根据权利要求1所述的电源产生电路，其中，

所述上冲电压检测与补偿电路被配置为在检测到所述输出电压发生上冲的情况下，对所述输出电压进行补偿；

所述下冲电压检测与补偿电路被配置为在检测到所述输出电压发生下冲的情况下，对所述输出电压进行补偿。

4.根据权利要求3所述的电源产生电路，其中，

所述上冲检测模块包括上冲检测电路，被配置为连接到所述输出电源端和地之间，以检测所述输出电压是否发生变化，在所述输出电压发生上冲的情况下，通过所述上冲检测模块的输出端输出上冲电压检测信号；

所述上冲驱动模块被配置为连接到所述上冲检测模块的输出端以接收所述上冲电压检测信号并且对所述上冲电压检测信号进行处理，通过所述上冲驱动模块的输出端输出上冲补偿驱动信号；

所述上冲补偿模块被配置为连接到所述输出电源端以及所述上冲驱动模块的输出端，并且在所述上冲补偿驱动信号的控制下，对所述输出电源端的输出电压进行补偿。

5.根据权利要求1-4任一项所述的电源产生电路，其中，所述上冲补偿发生模块包括：

至少一个上冲发生晶体管，每个所述上冲发生晶体管的第一极连接至所述输出电源端，第二极连接至所述上冲补偿发生模块的输出端，栅极连接至所述上冲驱动模块的输出端。

6.根据权利要求1-4任一项所述的电源产生电路，其中，所述上冲补偿幅度控制模块包括：

上冲补偿幅度控制电路，包括至少一个上冲幅度控制晶体管，每个所述上冲幅度控制晶体管的第一极连接至所述上冲补偿发生模块的输出端，第二极连接至地；以及

上冲补偿幅度控制单元，连接至所述上冲幅度控制晶体管的栅极，被配置为接收所述上冲补偿幅度控制信号，并且根据所述上冲补偿幅度控制信号，控制所述上冲幅度控制晶体管的导通数量。

7.根据权利要求4所述的电源产生电路，其中，所述上冲检测模块还包括：

上冲响应速度选择模块，被配置为根据所述输出电压的检测的响应速度需求，确定所述上冲检测模块中的元件参数。

8.根据权利要求6所述的电源产生电路，其中，所述上冲补偿幅度控制单元通过总线与各所述上冲幅度控制晶体管的栅极相连。

9.根据权利要求3所述的电源产生电路，其中，

所述下冲检测模块包括下冲检测电路，被配置为连接到供电电源端和所述输出电源端之间，以检测所述输出电压是否发生变化，在所述输出电压发生下冲的情况下，通过所述下冲检测模块的输出端输出下冲电压检测信号；

所述下冲驱动模块被配置为连接到所述下冲检测模块的输出端以接收所述下冲电压检测信号并且对所述下冲电压检测信号进行处理，通过所述下冲驱动模块的输出端输出下冲补偿驱动信号；

所述下冲补偿模块被配置为连接到所述输出电源端以及所述下冲驱动模块的输出端，并且在所述下冲补偿驱动信号的控制下，对所述输出电源端的输出电压进行补偿。

10.根据权利要求1所述的电源产生电路，其中，所述下冲补偿发生模块包括：

至少一个下冲发生晶体管，每个所述下冲发生晶体管的第一极连接至供电电源端，第二极连接至所述下冲补偿发生模块的输出端，栅极连接至所述下冲驱动模块的输出端。

11.根据权利要求1所述的电源产生电路，其中，所述下冲补偿幅度控制模块包括：

下冲补偿幅度控制电路，包括至少一个下冲幅度控制晶体管，每个所述下冲幅度控制晶体管的第一极连接至所述下冲补偿发生模块的输出端，第二极连接至所述输出电源端；以及

下冲补偿幅度控制单元，连接至各所述下冲幅度控制晶体管的栅极，被配置为接收所述下冲补偿幅度控制信号，并且根据所述下冲补偿幅度控制信号，控制所述下冲幅度控制晶体管的导通数量。

12.根据权利要求9所述的电源产生电路，其中，所述下冲检测模块还包括：

下冲响应速度选择模块，被配置为根据所述输出电压的检测的响应速度需求，确定所述下冲检测模块中的元件参数。

13.根据权利要求11所述的电源产生电路，其中，所述下冲补偿幅度控制单元通过总线与各所述下冲幅度控制晶体管的栅极相连。

14.一种芯片，包括如权利要求1-13中任一项所述的电源产生电路。

15.一种电源产生电路的电压检测与补偿方法，包括：

根据基准电压提供输出电压，并且检测所述输出电压是否发生变化，在所述输出电压发生变化的情况下，对所述输出电压进行补偿，其中，

在检测到所述输出电压发生上冲的情况下，对所述输出电压进行补偿；以及

在检测到所述输出电压发生下冲的情况下，对所述输出电压进行补偿；

其中，对所述输出电压进行补偿，包括：根据所述输出电压的补偿需求，通过总线控制对所述输出电压进行补偿的幅度。

16.根据权利要求15所述的电压检测与补偿方法，还包括：

根据所述输出电压的检测的响应速度需求，确定检测所述输出电压的变化的元件的参数。