TWI673594B

TWI673594B - 可控制軟啟動過衝的低壓差線性穩壓器

Info

Publication number: TWI673594B
Application number: TW107121753A
Authority: TW
Inventors: 金寧
Original assignee: 大陸商北京集創北方科技股份有限公司
Priority date: 2018-06-25
Filing date: 2018-06-25
Publication date: 2019-10-01
Also published as: TW202001470A

Abstract

一種可控制軟啟動過衝的低壓差線性穩壓器，具有：一低壓差線性穩壓單元，係受一起始信號之驅動以開啟一穩壓操作，且該低壓差線性穩壓單元在進行該穩壓操作時，係先操作在一電流迴路模式下達一預設的時間，然後再進入一電壓迴路模式；以及一軟啟動控制單元，用以輸出所述的起始信號，及接收該低壓差線性穩壓單元所提供之一模式狀態信號，俾以在該模式狀態信號呈現一第一狀態時提供一第一參考電壓，及在該模式狀態信號呈現一第二狀態時提供一第二參考電壓，其中該第二參考電壓高於該第一參考電壓。

Description

可控制軟啟動過衝的低壓差線性穩壓器

本案係有關一種低壓差線性穩壓器，特別是關於一種可控制軟啟動過衝的低壓差線性穩壓器。

低壓差線性穩壓器(low dropout regulator；LDO)通常用於對雜訊比較敏感的電路應用中。一般的LDO要求輸入電源的電壓須高於其輸出電壓，且輸入電源的電壓與輸出電壓之差不能太大。LDO在啟動後，輸出電壓會從0V向目標電壓值爬升，在這個過程中，考慮到內部電路的電流特性和輸入電源電壓的驅動能力，其充電電流會有一定的限制。另外LDO的輸出電壓在達到目標值之前，如果充電電流不能迅速下降到負載電流值，那麼LDO的輸出就會產生過衝現象。如果過衝的幅度過大，LDO的負載電路可能會受損。

請參照圖1，其為一習知LDO的電路圖。如圖1所示，該習知LDO具有一運算放大器11、一NMOS電晶體12、一PMOS電晶體13、一PMOS電晶體14、一電阻15、一電阻16、一負載電容17及一負載電阻18。

在圖1的電路中：運算放大器11的輸出為V _O1；NMOS電晶體12及PMOS電晶體13構成一緩衝驅動電路以提供一電壓V _O2；PMOS電晶體14係與PMOS電晶體13構成一電流鏡結構以提供一輸出電流I _OUT，其電流值由V _O2決定；電阻15和電阻16為輸出電壓V _OUT提供一回饋電壓V _FB，以使整個電路形成一負反饋迴路。於操作時，當V _OUT低於目標值時，V _FB＜V _REF，運算放大器11的輸出電壓V _O1升高，使得V _O2降低以增加PMOS電晶體14的輸出電流I _OUT，從而使負載電容17被充電到目標電壓值。

請參照圖2a，其為圖1的習知LDO之一工作波形圖。如圖2a所示，在LDO剛啟動的時候，V _REF如果瞬間達到目標值，那麼對於運算放大器11來說，由於此時V _REF＞＞V _FB，V _O1可能會達到運算放大器11的輸出擺幅的最大值而使V _O2的電壓被拉低很多，而使PMOS電晶體14的輸出電流I _OUT的電流值遠遠大於負載所需要的電流值。I _OUT的瞬間大電流對PMOS電晶體14的壽命、電路元件的佈局還有金屬走線的寬度都是極大的考驗。另外，當V _OUT逐漸接近目標值的時候，電路需要從很大的充電電流的狀態恢復到正常的驅動負載電流的狀態，而在這段時間內，LDO的輸出就會產生很大的過衝(這和電壓迴路的反應時間有關)。過大的過衝電壓會對輸出的下級電路的耐壓性造成影響。

為了減少輸出過衝和瞬間大的充電電流，習知乃有逐級增加V _REF的方案。請參照圖2b，其繪示所述逐級增加V _REF的方案的工作波形圖。然而，由於V _REF的臺階控制方式需要時鐘，另外由於元件面積的限制，每個V _REF的臺階高度也不可能太低，所有輸出仍然還是會有過衝的現象。

請參照圖3，其為另一習知LDO的電路圖。如圖3所示，該習知LDO具有一運算放大器21、一PMOS電晶體22、一開關23、一電容24、一NMOS電晶體25、一電流源26、一NMOS電晶體27、一PMOS電晶體28、一PMOS電晶體29、一PMOS電晶體30、一電流源31、一電阻32、一電阻33、一負載電容34、一負載電阻35及一反相器36。

與圖1的電路相比，圖3的電路係在限壓迴路的基礎上增加了限流迴路，其中，PMOS電晶體29是PMOS電晶體30的鏡像電晶體；PMOS電晶體29的汲極電壓V _C1控制NMOS電晶體25的下拉能力，而對於電容24的電壓V _C2來說，電流源26的上拉和NMOS電晶體25的下拉決定了其電位；PMOS電晶體22對運算放大器21的輸出電壓V _O1起下拉作用，當PMOS電晶體22導通的時候，限流迴路即產生作用；開關23係用以在電路啟動的初始階段，將V _C2的電位拉至一低電位，以使電流迴路代替電壓迴路起主導作用。電流迴路參與穩壓操作的原理如下：當PMOS電晶體30的電流I _OUT過大的時候，PMOS電晶體29鏡像出來的電流隨之增加，V _C1的電位隨之升高，NMOS電晶體25的下拉能力隨之增強，V _C2隨之降低，PMOS電晶體22隨之逐漸導通，V _O1隨之拉低，V _O2隨之升高，PMOS電晶體30的源極-閘極電壓差隨之減少而使I _OUT隨之降低，從而達到合理的控制充電電流的目的。也就是說，通過合理的設置電流源26和電流源31就能控制電路的最大恒流充電電流，從而達到在軟啟動過程中保護LDO內部電路的目的。

然而，為了保證電路的驅動能力，LDO的最大恒流充電電流一般都會大於其額定的最大驅動能力。在軟啟動的過程中，由於限流迴路起主要作用，LDO乃以一定的恒流電流給外部電容充電，使充電斜率恒定，且充電時間可控。但是在接近目標電壓值的時候，由於電路不需要那麼大的充電電流，電路會由電流迴路切換到電壓迴路。此時，由於存在切換時間，所以輸出電壓仍然會有一定的過衝。

相較於圖1的方案，圖3的有電流迴路控制的軟啟動方案已經解決了控制充電電流安全性的問題，但是在軟啟動輸出波形的過衝幅度的控制力上面仍然有限，並不能達到輸出電壓的平滑過渡。

為解決上述問題，本領域亟需一新穎的低壓差線性穩壓器。

本案之一目的在於提供一種可控制軟啟動過衝的低壓差線性穩壓器，其係藉由電流迴路模式和電壓迴路模式的自動循序組合，以提供可確保充電電流的安全性及可有效抑制一輸出電壓的過衝量的線性穩壓功能。

本案之另一目的在於提供一種可控制軟啟動過衝的低壓差線性穩壓器，其可在不需要外部時鐘的情形下在一預設的時間點自動變換一輸入基準電壓的電位，以有效抑制一輸出電壓的過衝量。

為達上述目的，一種可控制軟啟動過衝的低壓差線性穩壓器乃被提出，其具有：

一低壓差線性穩壓單元，具有一參考電壓輸入端、一起始控制端、一模式指示端、一直流電壓源及一直流電壓輸出端，其中，在該起始控制端接收到一起始信號後，該低壓差線性穩壓單元會先操作在一電流迴路模式下達一預設的時間，然後再進入一電壓迴路模式，且該模式指示端係用以提供一模式狀態信號，該模式狀態信號在該電流迴路模式下呈現一第一狀態，在該電壓迴路模式下呈現一第二狀態；以及

一軟啟動控制單元，具有一起始信號輸出端、一可變參考電壓輸出端及一模式信號輸入端，其中，該起始信號輸出端係用以輸出所述的起始信號，該可變參考電壓輸出端係用以提供一第一參考電壓及一第二參考電壓，該第二參考電壓高於該第一參考電壓，且該模式信號輸入端係用以接收該模式狀態信號，俾以在該模式狀態信號呈現所述第一狀態時使該可變參考電壓輸出端提供所述的第一參考電壓，以及在該模式狀態信號呈現所述第二狀態時使該可變參考電壓輸出端提供所述的第二參考電壓。

在一實施例中，所述預設的時間係一定電流對一電容充電至一預定電壓的時間。

在一實施例中，該軟啟動控制單元具有：

一閂鎖單元，具有一第一輸入端、一第二輸入端及一輸出端，該第一輸入端係用以與一致能信號耦接，且該第二輸入端係與該模式狀態信號耦接；

一第一反相器，具有一輸入端以與該致能信號耦接，及一輸出端以提供所述的起始信號；

一第二反相器及一第三反相器，該第二反相器之一輸入端係與該閂鎖單元的所述輸出端耦接，該第二反相器之一輸出端係與該第三反相器之一輸入端耦接，該第三反相器之一輸出端係用以提供一第一開關信號，且該第二反相器之所述輸出端係用以提供一第二開關信號；

一第一開關，具有一控制端及一通道，該控制端係與該第一開關信號耦接，該通道係耦接於該第一參考電壓和該可變參考電壓輸出端之間；以及

一第二開關，具有一控制端及一通道，該控制端係與該第二開關信號耦接，該通道係耦接於該第二參考電壓和該可變參考電壓輸出端之間。

在一實施例中，該閂鎖單元包含一反及閘閂鎖器。

在一實施例中，該閂鎖單元包含一反或閘閂鎖器。

在一實施例中，該第一開關係一NMOS電晶體。

在一實施例中，該第二開關係一NMOS電晶體。

為使　貴審查委員能進一步瞭解本創作之結構、特徵及其目的，茲附以圖式及較佳具體實施例之詳細說明如後。

請參照圖4，其為本發明可控制軟啟動過衝的低壓差線性穩壓器之一實施例之方塊圖。如圖4所示，該低壓差線性穩壓器具有一低壓差線性穩壓單元100及一軟啟動控制單元200。

低壓差線性穩壓單元100具有一參考電壓輸入端A、一起始控制端B、一模式指示端C、一直流電壓源V _DD及一直流電壓輸出端D，其中，在該起始控制端B接收到一起始信號V _START後，該低壓差線性穩壓單元100會先操作在一電流迴路模式下達一預設的時間，然後再進入一電壓迴路模式，且該模式指示端C係用以提供一模式狀態信號V _MODE，該模式狀態信號V _MODE在該電流迴路模式下呈現一第一狀態(例如但不限於一低電位狀態)，在該電壓迴路模式下呈現一第二狀態(例如但不限於一高電位狀態)，其中所述低電位狀態可為低於一臨界電壓之電壓狀態，而所述高電位狀態可為高於所述臨界電壓之電壓狀態；或所述低電位狀態可為一低邏輯電位狀態，而所述高電位狀態可為一高邏輯電位狀態。

軟啟動控制單元200具有一起始信號輸出端E、一可變參考電壓輸出端F及一模式信號輸入端G，其中，該起始信號輸出端E係用以輸出所述的起始信號V _START，該可變參考電壓輸出端F係用以提供一參考電壓V _REF，該參考電壓V _REF的電位可為一第一參考電壓或一第二參考電壓，其中該第二參考電壓高於該第一參考電壓，且該模式信號輸入端G係用以接收該模式狀態信號V _MODE，俾以在該模式狀態信號V _MODE呈現所述第一狀態時使該可變參考電壓輸出端F提供所述的第一參考電壓，以及在該模式狀態信號V _MODE呈現所述第二狀態時使該可變參考電壓輸出端F提供所述的第二參考電壓。

請參照圖5，其為圖4之低壓差線性穩壓器之一電路實施例方塊圖。如圖5所示，該低壓差線性穩壓單元100具有一運算放大器101、一PMOS電晶體102、一開關103、一電容104、一NMOS電晶體105、一電流源106、一NMOS電晶體107、一PMOS電晶體108、一PMOS電晶體109、一PMOS電晶體110、一電流源111、一電阻112、一電阻113、一負載電容114及一負載電阻115；該軟啟動控制單元200具有一反及閘閂鎖器201、一第一反相器202、一第二反相器203、一第三反相器204、一第四反相器205、一第一開關206及一第二開關207。

在低壓差線性穩壓單元100中：運算放大器101之一正輸入端係與參考電壓V _REF耦接，一負輸入端係與一回授電壓V _FB耦接，以及一輸出端係與NMOS電晶體108之閘極耦接；PMOS電晶體102之一源極係與運算放大器101之輸出端耦接，一汲極係與一地電位耦接，以及一閘極係與電容104耦接；開關103之通道係耦接於PMOS電晶體102之閘極與所述地電位之間，且其控制端係與起始控制端B耦接；電容104之一端係與PMOS電晶體102之閘極及模式指示端C耦接，其另一端係與所述地電位耦接； NMOS電晶體105之汲極係與PMOS電晶體102之閘極耦接，源極係與所述地電位耦接，且閘極係與PMOS電晶體109之汲極耦接；電流源106係耦接於直流電壓源V _DD與NMOS電晶體105之汲極之間；NMOS電晶體107之閘極係與運算放大器101之輸出端耦接，汲極係與PMOS電晶體108之汲極耦接，源極係與所述地電位耦接；PMOS電晶體108之源極係與直流電壓源V _DD耦接，汲極係與NMOS電晶體107之汲極耦接，閘極係與其汲極耦接；PMOS電晶體109之源極係與直流電壓源V _DD耦接，汲極係與NMOS電晶體105之閘極耦接，閘極係與PMOS電晶體108之閘極耦接；PMOS電晶體110之源極係與直流電壓源V _DD耦接，汲極係與直流電壓輸出端D耦接，閘極係與PMOS電晶體108之閘極耦接；電流源111係耦接於PMOS電晶體109之汲極與所述地電位之間；電阻112及電阻113係串聯於直流電壓輸出端D與所述地電位之間，且電阻112與電阻113之共同接點係用以提供回授電壓V _FB；負載電容114及負載電阻115係並聯於直流電壓輸出端D與所述地電位之間。

在軟啟動控制單元200中：反及閘閂鎖器201包含一反及閘201a及一反及閘201b，其中，反及閘201a之一第一輸入端係與第二反相器203之輸出端耦接，反及閘201a之一第二輸入端係與反及閘201b之輸出端耦接，且反及閘201a之一輸出端係與反及閘201b之一第一輸入端耦接，以及，反及閘201b之一第二輸入端係與一致能信號EN耦接，且反及閘201b之輸出端係與第二反相器203之輸入端耦接；第一反相器202之輸入端係與致能信號EN耦接，且其輸出端係與起始信號輸出端E耦接；第二反相器203之輸入端係與模式信號輸入端G耦接，且其輸出端係與反及閘201a之所述第一輸入端耦接；第三反相器204之輸入端係與反及閘201b之輸出端耦接，且其輸出端係與第四反相器205之輸入端及第二開關207之控制端耦接；第四反相器205之輸出端係與第一開關206之控制端耦接；第一開關206之通道係耦接於所述第一參考電壓(在此實施例中為790mV)與可變參考電壓輸出端F之間；以及第二開關207之通道係耦接於所述第二參考電壓(在此實施例中為800mV)與可變參考電壓輸出端F之間。

於初始期間，當低壓差線性穩壓單元100處於關閉狀態時，令致能信號EN呈現低邏輯電位，則第一反相器202之輸出電壓會呈現高邏輯電位以使開關103導通。由於開關開關103的導通作用，電容104的電壓會逼近0V，低壓差線性穩壓單元100乃進入限流初始狀態，且反相器105之輸出電壓會呈現高邏輯電位。由於此時反及閘閂鎖器201的輸出電壓呈現高邏輯電位，因此第二反相器203之輸出電壓會呈現低邏輯電位，且第三反相器204之輸出電壓會呈現高邏輯電位，使可變參考電壓輸出端F輸出790mV。

在低壓差線性穩壓單元100開始充電的過程中，初始基準電壓是790mV，且低壓差線性穩壓單元100的操作是以電流迴路為主導。由於NMOS電晶體108的導通電壓在一個閾值電壓附近，所以此時PMOS電晶體110有下拉能力，電容104的電壓略高於所述地電位，且反相器105之輸出電壓保持在高邏輯電位。當低壓差線性穩壓單元100達到初始基準電壓790mV情況下的輸出電壓時，NMOS電晶體106的通道電流會變小，使電流源107的大部分電流流向電容104以對電容104充電。當電容104的電壓達到反相器105的翻轉電位時，反相器105之輸出電壓會呈現低邏輯電位(此時致能信號EN呈現高邏輯電位)，使反及閘閂鎖器201的輸出電壓由高邏輯電位變為低邏輯電位，以關斷第一開關205並導通第二開關206，以使可變參考電壓輸出端F輸出800mV，其中，電流源107給電容104的充電時間可以預設，以在一適當的時間點將電流迴路切換成電壓迴路。在電壓迴路的工作狀態下，基準電壓10mV的跳動可以保證電路能夠很平穩的在單一模式下進行小電流的充電，也就是說能夠操作在迴路的正常瞬態反應範疇內以有效抑制輸出電壓的過衝量。也就是說，如果低壓差線性穩壓單元100在退出限流迴路並進入限壓迴路時，輸入基準10mV的變動可以理解成小信號的跳動，其並不會使低壓差線性穩壓單元100重新進入電流環路，且此時因應10mV的變動所產生的充電電流是遠低於預設的恒流充電電流的。請參照圖6，其繪示圖5之低壓差線性穩壓器之一工作波形。如圖6所示，本發明的低壓差線性穩壓器確實能在解決控制充電電流安全性問題的同時，有效的抑制了軟啟動輸出波形的過衝幅度，從而達到輸出電壓的平滑過渡的目的。

依上述之說明，本發明的技術方案乃可應用於一通信系統中。

藉由前述所揭露的設計，本發明乃具有以下的優點：

1、本發明的可控制軟啟動過衝的低壓差線性穩壓器可藉由電流迴路模式和電壓迴路模式的自動循序組合，以提供可確保充電電流的安全性及可有效抑制一輸出電壓的過衝量的線性穩壓功能。

2、本發明的可控制軟啟動過衝的低壓差線性穩壓器可在不需要外部時鐘的情形下在一預設的時間點自動變換一輸入基準電壓的電位，以有效抑制一輸出電壓的過衝量。

本案所揭示者，乃較佳實施例之一種，舉凡局部之變更或修飾而源於本案之技術思想而為熟習該項技藝之人所易於推知者，俱不脫本案之專利權範疇。

11、21、101‧‧‧運算放大器

12、25、27、105、107‧‧‧NMOS電晶體

13、14、22、28、29、30、102、108、109、110‧‧‧PMOS電晶體

15、16、32、33、112、113‧‧‧電阻

17、34、114‧‧‧負載電容

18、35、115‧‧‧負載電阻

23、103‧‧‧開關

24、104‧‧‧電容

26、31、106、111‧‧‧電流源

36‧‧‧反相器

100‧‧‧低壓差線性穩壓單元

200‧‧‧軟啟動控制單元

201‧‧‧反及閘閂鎖器

201a、201b‧‧‧反及閘

202‧‧‧第一反相器

203‧‧‧第二反相器

204‧‧‧第三反相器

205‧‧‧第四反相器

206‧‧‧第一開關

207‧‧‧第二開關

圖1為一習知LDO的電路圖。圖2a為圖1的習知LDO之一工作波形圖。圖2b繪示一習知逐級增加V _REF的LDO之一工作波形圖。圖3為另一習知LDO的電路圖。圖4為本發明可控制軟啟動過衝的低壓差線性穩壓器之一實施例之方塊圖。圖5為圖4之低壓差線性穩壓器之一電路實施例方塊圖。圖6繪示圖5之低壓差線性穩壓器之一工作波形。

Claims

一種可控制軟啟動過衝的低壓差線性穩壓器，其具有：一低壓差線性穩壓單元，具有一參考電壓輸入端、一起始控制端、一模式指示端、一直流電壓源及一直流電壓輸出端，其中，在該起始控制端接收到一起始信號後，該低壓差線性穩壓單元會先操作在一電流迴路模式下達一預設的時間，然後再進入一電壓迴路模式，且該模式指示端係用以提供一模式狀態信號，該模式狀態信號在該電流迴路模式下呈現一第一狀態，在該電壓迴路模式下呈現一第二狀態；以及一軟啟動控制單元，具有一起始信號輸出端、一可變參考電壓輸出端及一模式信號輸入端，其中，該起始信號輸出端係用以輸出所述的起始信號，該可變參考電壓輸出端係用以提供一第一參考電壓及一第二參考電壓，該第二參考電壓高於該第一參考電壓，且該模式信號輸入端係用以接收該模式狀態信號，俾以在該模式狀態信號呈現所述第一狀態時使該可變參考電壓輸出端提供所述的第一參考電壓，以及在該模式狀態信號呈現所述第二狀態時使該可變參考電壓輸出端提供所述的第二參考電壓；其中該軟啟動控制單元具有：一閂鎖單元，具有一第一輸入端、一第二輸入端及一輸出端，該第一輸入端係用以與一致能信號耦接，且該第二輸入端係與該模式狀態信號耦接；一第一反相器，具有一輸入端以與該致能信號耦接，及一輸出端以提供所述的起始信號；一第二反相器及一第三反相器，該第二反相器之一輸入端係與該閂鎖單元的所述輸出端耦接，該第二反相器之一輸出端係與該第三反相器之一輸入端耦接，該第三反相器之一輸出端係用以提供一第一開關信號，且該第二反相器之所述輸出端係用以提供一第二開關信號；一第一開關，具有一控制端及一通道，該控制端係與該第一開關信號耦接，該通道係耦接於該第一參考電壓和該可變參考電壓輸出端之間；以及一第二開關，具有一控制端及一通道，該控制端係與該第二開關信號耦接，該通道係耦接於該第二參考電壓和該可變參考電壓輸出端之間。
如申請專利範圍第1項所述之可控制軟啟動過衝的低壓差線性穩壓器，其中，所述預設的時間係一定電流對一電容充電至一預定電壓的時間。
如申請專利範圍第1項所述之可控制軟啟動過衝的低壓差線性穩壓器，其中，該閂鎖單元包含一反及閘閂鎖器。
如申請專利範圍第1項所述之可控制軟啟動過衝的低壓差線性穩壓器，其中，該閂鎖單元包含一反或閘閂鎖器。
如申請專利範圍第1項所述之可控制軟啟動過衝的低壓差線性穩壓器，其中，該第一開關係一NMOS電晶體。
如申請專利範圍第1項所述之可控制軟啟動過衝的低壓差線性穩壓器，其中，該第二開關係一NMOS電晶體。