CN116185113A - 软启动电路、低压差线性稳压器、芯片及电子设备 - Google Patents

软启动电路、低压差线性稳压器、芯片及电子设备 Download PDF

Info

Publication number
CN116185113A
CN116185113A CN202211700951.0A CN202211700951A CN116185113A CN 116185113 A CN116185113 A CN 116185113A CN 202211700951 A CN202211700951 A CN 202211700951A CN 116185113 A CN116185113 A CN 116185113A
Authority
CN
China
Prior art keywords
voltage
coupled
transistor
circuit
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211700951.0A
Other languages
English (en)
Inventor
林克龙
于翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SG Micro Beijing Co Ltd
Original Assignee
SG Micro Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SG Micro Beijing Co Ltd filed Critical SG Micro Beijing Co Ltd
Priority to CN202211700951.0A priority Critical patent/CN116185113A/zh
Publication of CN116185113A publication Critical patent/CN116185113A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

本公开的实施例提供一种软启动电路、低压差线性稳压器、芯片及电子设备。该软启动电路包括：第一和第二电流源电路、第一储能电路、电压控制电路及运算放大器。第一电流源电路在第一电压的控制下生成第一电流，并经由第一节点向第一储能电路提供第一电流。第一储能电路存储来自第一电流的电荷以生成斜坡信号。运算放大器的第一输入端耦接第一节点。运算放大器的第二输入端耦接第二节点。运算放大器的输出端耦接第二电流源电路。第二电流源电路在运算放大器的输出信号的控制下生成第二电流，并经由第二节点向电压控制电路提供第二电流。电压控制电路根据第二电流和来自参考电压端的参考电压来控制第二节点的电压，以在第二节点处生成软启动信号。

Description

软启动电路、低压差线性稳压器、芯片及电子设备
技术领域
本公开的实施例涉及集成电路技术领域，具体地，涉及软启动电路、低压差线性稳压器、芯片及电子设备。
背景技术
低压差线性稳压器(Low Dropout Regulator，简称LDO)被广泛应用于集成电路中，用于提供集成电路内部所需的电源电压。在LDO的启动阶段，期望LDO内部环路缓慢建立，以免LDO的输出产生较大的浪涌电流。因此，在LDO中可设置软启动电路以帮助LDO缓慢启动。
发明内容
本文中描述的实施例提供了一种软启动电路、低压差线性稳压器、芯片及电子设备。
根据本公开的第一方面，提供了一种软启动电路。该软启动电路包括：第一电流源电路、第二电流源电路、第一储能电路、电压控制电路、以及运算放大器。其中，第一电流源电路被配置为在来自第一电压端的第一电压的控制下生成第一电流，并经由第一节点向第一储能电路提供第一电流。第一储能电路被配置为存储来自第一电流的电荷以生成斜坡信号。运算放大器的第一输入端耦接第一节点。运算放大器的第二输入端耦接第二节点。运算放大器的输出端耦接第二电流源电路。第二电流源电路被配置为在运算放大器的输出信号的控制下生成第二电流，并经由第二节点向电压控制电路提供第二电流。电压控制电路被配置为根据第二电流和来自参考电压端的参考电压来控制第二节点的电压，以在第二节点处生成软启动信号。
在本公开的一些实施例中，第一电流源电路包括：第一晶体管。其中，第一晶体管的控制极耦接偏置电压端。第一晶体管的第一极耦接第一电压端。第一晶体管的第二极耦接第一节点。
在本公开的一些实施例中，第二电流源电路包括：第二晶体管。其中，第二晶体管的控制极耦接运算放大器的输出端。第二晶体管的第一极耦接第二电压端。第二晶体管的第二极耦接第二节点。
在本公开的一些实施例中，第一储能电路包括：第一电容器。其中，第一电容器的第一端耦接第一节点。第一电容器的第二端耦接第二电压端。
在本公开的一些实施例中，电压控制电路包括：第一电阻器。其中，第一电阻器的第一端耦接参考电压端。第一电阻器的第二端耦接第二节点。
在本公开的一些实施例中，运算放大器的第一输入端是反相输入端。运算放大器的第二输入端是同相输入端。
根据本公开的第二方面，提供了一种软启动电路。该软启动电路包括：第一晶体管、第二晶体管、第一电容器、第一电阻器、以及运算放大器。其中，第一晶体管的控制极耦接偏置电压端。第一晶体管的第一极耦接第一电压端。第一晶体管的第二极耦接运算放大器的反相输入端和第一电容器的第一端。第二晶体管的控制极耦接运算放大器的输出端。第二晶体管的第一极耦接第二电压端。第二晶体管的第二极耦接运算放大器的同相输入端和第一电阻器的第二端。第一电容器的第二端耦接第二电压端。第一电阻器的第一端耦接参考电压端。
根据本公开的第三方面，提供了一种低压差线性稳压器。该低压差线性稳压器包括：根据本公开的第一方面或第二方面所述的软启动电路。
根据本公开的第四方面，提供了一种芯片。该芯片包括根据本公开的第三方面所述的低压差线性稳压器。
根据本公开的第五方面，提供了一种电子设备。该电子设备包括根据本公开的第四方面所述的芯片。
附图说明
为了更清楚地说明本公开的实施例的技术方案，下面将对实施例的附图进行简要说明，应当知道，以下描述的附图仅仅涉及本公开的一些实施例，而非对本公开的限制，其中：
图1是一种软启动电路与低压差线性稳压器的示例性电路图；
图2是图1所示的低压差线性稳压器的等效电路图；
图3是用于图1所示的低压差线性稳压器的一些信号的时序图；
图4是根据本公开的实施例的软启动电路的示意性框图；
图5是图4所示的实施例的软启动电路与低压差线性稳压器的示例性电路图；
图6是用于图5所示的低压差线性稳压器的一些信号的时序图；
图7是根据本公开的实施例的软启动电路的另一示意性框图；以及
图8是图7所示的实施例的软启动电路与低压差线性稳压器的示例性电路图。
需要注意的是，附图中的元素是示意性的，没有按比例绘制。
具体实施方式
为了使本公开的实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本公开的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域技术人员在无需创造性劳动的前提下所获得的所有其它实施例，也都属于本公开保护的范围。
除非另外定义，否则在此使用的所有术语(包括技术和科学术语)具有与本公开主题所属领域的技术人员所通常理解的相同含义。进一步将理解的是，诸如在通常使用的词典中定义的那些的术语应解释为具有与说明书上下文和相关技术中它们的含义一致的含义，并且将不以理想化或过于正式的形式来解释，除非在此另外明确定义。如在此所使用的，将两个或更多部分“连接”或“耦接”到一起的陈述应指这些部分直接结合到一起或通过一个或多个中间部件结合。
在本公开的所有实施例中，由于金属氧化物半导体(MOS)晶体管的源极和漏极是对称的，并且N型晶体管和P型晶体管的源极和漏极之间的导通电流方向相反，因此在本公开的实施例中，将MOS晶体管的受控中间端称为控制极，将MOS晶体管的其余两端分别称为第一极和第二极。另外，诸如“第一”和“第二”的术语仅用于将一个部件(或部件的一部分)与另一个部件(或部件的另一部分)区分开。
图1示出一种软启动电路120与低压差线性稳压器110的示例性电路图。尽管在图1中将软启动电路120示出为独立于低压差线性稳压器110，在图1的替代示例中也可以认为软启动电路120属于低压差线性稳压器110的一部分。
在图1的示例中，电流源I1可对电容器C进行充电以在电容器C的上极板上生成斜坡信号Vsl。斜坡信号Vsl被提供给晶体管Mp1的控制极。晶体管Mp2的控制极被提供固定的参考电压Vref。晶体管Mp3的控制极被提供反馈电压Vfb。反馈电压Vfb是通过电阻器R1和电阻器R2对低压差线性稳压器110的输出电压VLDO进行分压来获得的。晶体管Mp1、晶体管Mp2和晶体管Mp3的宽长比相等。
当斜坡信号Vsl的电压远小于参考电压Vref时，由电路连接关系可知，运放尾电流中的电流有近一半流入了晶体管Mp1，另外一半流入了晶体管Mp3，而晶体管Mp2在此时不起作用。在整体闭环的结构中，反馈电压Vfb＝Vsl。
当斜坡信号Vsl的电压远大于参考电压Vref时，运放尾电流中的电流有近一半流入了晶体管Mp2，另外一半流入了晶体管Mp3。此时在整体结构的闭环作用下，Vfb＝Vref。
图1所示的结构存在问题如下：当Vsl＝Vref时，图1所示的结构电路可等效成如图2所示。晶体管Mp1和晶体管Mp2可被等效成晶体管Mc。晶体管Mc与晶体管Mp3构成运放输入对。晶体管Mc的宽长比变成晶体管Mp1(或晶体管Mp2)的两倍。因此，晶体管Mc的宽长比也是晶体管Mp3的两倍。在整体结构闭环作用下，流过晶体管Mc与晶体管Mp3的电流相等，但由于晶体管Mc的宽长比大于晶体管Mp3的宽长比，相当于人为引入了失配。根据MOS管的电流公式可知：
|Vgs_Mc|<|Vgs_Mp3|，即|Vsl-Vs|<|Vfb-Vs|。
其中，Vgs_Mc表示晶体管Mc的栅源电压，Vgs_Mp3表示晶体管Mp3的栅源电压，Vs表示晶体管Mc的源极电压(或者晶体管Mp3的源极电压)。
由上式可知Vfb与Vsl的关系为：
Vfb<Vsl＝Vref。
由于LDO的输出电压VLDO为反馈电压Vfb的倍数(例如β倍)，故此时LDO的输出电压VLDO<Vref×β，LDO的输出电压的波形在Vsl＝Vref时将出现如图3所示的“弧线”形状的区间，直至斜坡信号Vsl上升至远大于参考电压Vref(此时几乎没有电流流过晶体管Mp1)，“弧线”形状才会消失。
为避免上述失配问题引起的LDO的输出电压VLDO的非线性问题，本公开的实施例提出了一种软启动电路。图4示出根据本公开的实施例的软启动电路420的示意性框图。该软启动电路420包括：第一电流源电路421、第二电流源电路423、第一储能电路422、第二储能电路424、以及运算放大器A。
第一电流源电路421经由第一节点N1耦接第一储能电路422和运算放大器A的第一输入端。第一电流源电路421还耦接第一电压端V1。第一电流源电路421被配置为：在来自第一电压端V1的第一电压的控制下生成第一电流I1，并经由第一节点N1向第一储能电路422提供第一电流I1。
第一储能电路422经由第一节点N1耦接第一电流源电路421和运算放大器A的第一输入端。第一储能电路422还耦接第二电压端V2。第一储能电路422被配置为存储来自第一电流I1的电荷以生成斜坡信号Vsl。
运算放大器A的第一输入端耦接第一节点N1。运算放大器A的第二输入端耦接第二节点N2。运算放大器A的输出端耦接第二电流源电路423。
第二电流源电路423经由第二节点N2耦接第二储能电路424和运算放大器A的第二输入端。第二电流源电路423还耦接参考电压端Vref和运算放大器A的输出端。第二电流源电路423被配置为在运算放大器A的输出信号(即，从运算放大器A的输出端输出的信号)和来自参考电压端Vref的参考电压Vref的控制下生成第二电流I2，并经由第二节点N2向第二储能电路424提供第二电流I2。
第二储能电路424经由第二节点N2耦接第二电流源电路423和运算放大器A的第二输入端。第二储能电路424被配置为存储来自第二电流I2的电荷以在第二节点N2处生成软启动信号。
在刚开始时在运算放大器A钳位的作用下，第一节点N1的电压与第二节点N2的电压相等。因此，软启动信号在刚开始时具有与斜坡信号Vsl相同的斜率。当第一节点N1的电压大于第二节点N2的电压后，运算放大器A从闭环模式切换为开环模式。第二节点N2的电压最多与参考电压Vref相等。
软启动信号可被提供给LDO中的误差放大器的一个输入端(例如，图1中的晶体管Mp2的控制极)，从而使得LDO缓慢启动。
在本公开的一些实施例中，运算放大器A的第一输入端是反相输入端。运算放大器A的第二输入端是同相输入端。
图5示出图4所示的实施例的软启动电路520的示例性电路图。第一电流源电路521包括：第一晶体管M1。其中，第一晶体管M1的控制极耦接偏置电压端Vb。第一晶体管M1的第一极耦接第一电压端V1。第一晶体管M1的第二极耦接第一节点N1。通过调节偏置电压端Vb的偏置电压的大小可调节第一电流I1的大小，从而调节斜坡信号Vsl的斜率。
第二电流源电路523包括：第二晶体管M2。其中，第二晶体管M2的控制极耦接运算放大器A的输出端。第二晶体管M2的第一极耦接参考电压端Vref。第二晶体管M2的第二极耦接第二节点N2。
第一储能电路522包括：第一电容器C1。其中，第一电容器C1的第一端耦接第一节点N1。第一电容器C1的第二端耦接第二电压端V2。
第二储能电路524包括：第二电容器C2。其中，第二电容器C2的第一端耦接第二节点N2。第二电容器C2的第二端耦接第二电压端V2。
第一电流I1注入第一电容器C1，产生软启动所需的斜坡信号Vsl。在运算放大器A钳位的作用下，第一节点N1的电压与第二节点N2的电压相等。可知第二节点N2的电压以与第一节点N1的电压相同的斜率上升至与参考电压Vref相等后便不再增大。但第一节点N1的电压在第一电流I1为第一电容器C1充电的作用下继续上升。当第一节点N1的电压大于第二节点N2的电压后，运算放大器A从闭环模式切换为开环模式。运算放大器A输出低电平，使第二晶体管M2充分导通，第二节点N2的电压与参考电压Vref相等。而第一节点N1的电压则继续上升至第一电压V1。
在图1所示的方案中，晶体管Mp2的控制极被提供固定参考电压Vref，而在图5所示的方案中，晶体管Mp2的控制极被提供具有缓慢启动过程且最终值等于Vref的电压信号。LDO 510的输入对(晶体管Mp2和Mp3)的宽长比的比例仍然为1：1，不存在人为引入的失配。根据LDO的输出电压的关系式VLDO＝vfb×(R1+R2)/R1＝vref×(R1+R2)/R1可知，图5所示的方案可使得LDO输出电压VLDO的电压波形如图6所示。图5所示的方案消除了图1所示的方案中存在的问题。如图6所示，LDO的输出电压VLDO不存在“弧线”形状的区间。
在图5的示例中，从第一电压端V1输入高电压信号，第二电压端V2接地。从第一电压端V1输入的高电压信号的电压值高于参考电压Vref。第一晶体管M1和第二晶体管M2是PMOS晶体管。本领域技术人员应理解，基于上述发明构思对图5所示的电路进行的变型也应落入本公开的保护范围之内。在该变型中，上述晶体管和电压端也可以具有与图5所示的示例不同的设置。
本公开的发明人进一步发现，尽管图5所示的软启动电路能够避免LDO的输出电压VLDO的非线性问题，但是对于参考电压Vref低于第二晶体管M2的阈值电压的绝对值的LDO来说，图5所示的结构将不起作用。
假设参考电压Vref＝500mV，而第二晶体管M2的阈值电压为-800mV。当第一节点N1的电压升至第一电压V1时，从电路连接关系可知第二节点N2的电压不可能高于参考电压Vref(即500mV)。此时运算放大器A处于开环模式，运算放大器A的输出信号为0V，故此时第二晶体管M2的栅源电压Vgs仅为-500mV。但第二晶体管M2的阈值电压为-800mV。由此可知此时第二晶体管M2截止，第二节点N2的电压必然小于参考电压Vref(即500mV)，而LDO的输出电压VLDO＝β×VN2<β×Vref，其中，VN2表示第二节点N2的电压，β＝(R1+R2)/R1。由此可知当参考电压Vref小于第二晶体管M2的导通压降时，图5所示的LDO的输出电压无法达到期望值。
因此，本公开的实施例进一步提出了一种软启动电路。图7示出根据本公开的实施例的软启动电路720的另一示意性框图。软启动电路720包括：第一电流源电路721、第二电流源电路724、第一储能电路722、电压控制电路723、以及运算放大器A。
第一电流源电路721经由第一节点N1耦接第一储能电路722和运算放大器A的第一输入端。第一电流源电路721还耦接第一电压端V1。第一电流源电路721被配置为：在来自第一电压端V1的第一电压V1的控制下生成第一电流I1，并经由第一节点N1向第一储能电路722提供第一电流I1。
第一储能电路722经由第一节点N1耦接第一电流源电路721和运算放大器A的第一输入端。第一储能电路722还耦接第二电压端V2。第一储能电路722被配置为存储来自第一电流I1的电荷以生成斜坡信号Vsl。
运算放大器A的第一输入端耦接第一节点N1。运算放大器A的第二输入端耦接第二节点N2。运算放大器A的输出端耦接第二电流源电路724。
第二电流源电路724经由第二节点N2耦接电压控制电路723和运算放大器A的第二输入端。第二电流源电路724还耦接第二电压端V2和运算放大器A的输出端。第二电流源电路724被配置为：在运算放大器A的输出信号(即，从运算放大器A的输出端输出的信号)的控制下生成第二电流I2，并经由第二节点N2向电压控制电路723提供第二电流I2。
电压控制电路723经由第二节点N2耦接第二电流源电路724和运算放大器A的第二输入端。电压控制电路723被配置为根据第二电流I2和来自参考电压端的参考电压Vref来控制第二节点N2的电压，以在第二节点N2处生成软启动信号。
在本公开的一些实施例中，在第一节点N1的电压低于参考电压Vref时，第二节点N2的电压等于第一节点N1的电压。在第一节点N1的电压升高至大于参考电压Vref时，运算放大器A输出的低电平信号可使得第二电流源电路724停止向电压控制电路723提供第二电流I2，从而使得电压控制电路723控制第二节点N2的电压等于参考电压Vref。
在本公开的一些实施例中，运算放大器A的第一输入端是反相输入端。运算放大器A的第二输入端是同相输入端。
图8示出图7所示的实施例的软启动电路820的示例性电路图。第一电流源电路821包括：第一晶体管M1。其中，第一晶体管M1的控制极耦接偏置电压端Vb。第一晶体管M1的第一极耦接第一电压端V1。第一晶体管M1的第二极耦接第一节点N1。
第二电流源电路824包括：第二晶体管M2。其中，第二晶体管M2的控制极耦接运算放大器A的输出端。第二晶体管M2的第一极耦接第二电压端V2。第二晶体管M2的第二极耦接第二节点N2。
第一储能电路822包括：第一电容器C1。其中，第一电容器C1的第一端耦接第一节点N1。第一电容器C1的第二端耦接第二电压端V2。
电压控制电路823包括：第一电阻器r1。其中，第一电阻器r1的第一端耦接参考电压端Vref。第一电阻器r1的第二端耦接第二节点N2。
第一电流I1注入第一电容器C1，产生软启动所需的斜坡信号Vsl。在运算放大器A钳位的作用下，第一节点N1的电压与第二节点N2的电压相等。可知第二节点N2的电压以与第一节点N1的电压相同的斜率上升至与参考电压Vref相等后便不再增大。但第一节点N1的电压在第一电流I1为第一电容器C1充电的作用下继续上升。当第一节点N1的电压大于第二节点N2的电压后，运算放大器A从闭环模式切换为开环模式。运算放大器A输出的低电平信号使得第二晶体管M2截止。这样，第一电阻器r1对地的通路截止，最后使得第二节点N2的电压VN2＝Vref。
在图8的示例中，从第一电压端V1输入高电压信号，第二电压端V2接地。从第一电压端V1输入的高电压信号的电压值高于参考电压Vref。第一晶体管M1是PMOS晶体管。第二晶体管M2是NMOS晶体管。本领域技术人员应理解，基于上述发明构思对图8所示的电路进行的变型也应落入本公开的保护范围之内。在该变型中，上述晶体管和电压端也可以具有与图8所示的示例不同的设置。
图8所示的结构不限制参考电压Vref的电压范围，即使参考电压Vref小于NMOS晶体管或PMOS晶体管的阈值电压，第二节点N2的电压最终也将与参考电压Vref相等，不存在图5所示的方案中的问题。
本公开的实施例还提供了一种LDO。该LDO包括根据本公开的实施例的软启动电路。LDO的输入对中的一个输入端耦接该软启动电路的输出端，从而利用软启动电路输出的软启动信号来缓慢启动LDO。
本公开的实施例还提供了一种芯片。该芯片包括根据本公开的实施例的LDO。该芯片例如是电源管理类芯片。
本公开的实施例还提供了一种电子设备。该电子设备包括根据本公开的实施例的芯片。该电子设备例如是智能终端设备，诸如平板电脑、智能手机等。
综上所述，根据本公开的实施例的软启动电路能够避免向其耦接的LDO引入失配，从而使得LDO的输出电压不存在非线性区间。并且根据本公开的实施例的软启动电路不限制参考电压的电压范围。
附图中的流程图和框图显示了根据本公开的多个实施例的装置和方法的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分，所述模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
除非上下文中另外明确地指出，否则在本文和所附权利要求中所使用的词语的单数形式包括复数，反之亦然。因而，当提及单数时，通常包括相应术语的复数。相似地，措辞“包含”和“包括”将解释为包含在内而不是独占性地。同样地，术语“包括”和“或”应当解释为包括在内的，除非本文中明确禁止这样的解释。在本文中使用术语“示例”之处，特别是当其位于一组术语之后时，所述“示例”仅仅是示例性的和阐述性的，且不应当被认为是独占性的或广泛性的。
适应性的进一步的方面和范围从本文中提供的描述变得明显。应当理解，本申请的各个方面可以单独或者与一个或多个其它方面组合实施。还应当理解，本文中的描述和特定实施例旨在仅说明的目的并不旨在限制本申请的范围。
以上对本公开的若干实施例进行了详细描述，但显然，本领域技术人员可以在不脱离本公开的精神和范围的情况下对本公开的实施例进行各种修改和变型。本公开的保护范围由所附的权利要求限定。

Claims (10)

1.一种软启动电路，包括：第一电流源电路、第二电流源电路、第一储能电路、电压控制电路、以及运算放大器，
其中，所述第一电流源电路被配置为在来自第一电压端的第一电压的控制下生成第一电流，并经由第一节点向所述第一储能电路提供所述第一电流；
所述第一储能电路被配置为存储来自所述第一电流的电荷以生成斜坡信号；
所述运算放大器的第一输入端耦接所述第一节点，所述运算放大器的第二输入端耦接第二节点，所述运算放大器的输出端耦接所述第二电流源电路；
所述第二电流源电路被配置为在所述运算放大器的输出信号的控制下生成第二电流，并经由所述第二节点向所述电压控制电路提供所述第二电流；
所述电压控制电路被配置为根据所述第二电流和来自参考电压端的参考电压来控制所述第二节点的电压，以在所述第二节点处生成软启动信号。
2.根据权利要求1所述的软启动电路，其中，所述第一电流源电路包括：第一晶体管，
其中，所述第一晶体管的控制极耦接偏置电压端，所述第一晶体管的第一极耦接所述第一电压端，所述第一晶体管的第二极耦接所述第一节点。
3.根据权利要求1所述的软启动电路，其中，所述第二电流源电路包括：第二晶体管，
其中，所述第二晶体管的控制极耦接所述运算放大器的所述输出端，所述第二晶体管的第一极耦接第二电压端，所述第二晶体管的第二极耦接所述第二节点。
4.根据权利要求1所述的软启动电路，其中，所述第一储能电路包括：第一电容器，
其中，所述第一电容器的第一端耦接所述第一节点，所述第一电容器的第二端耦接第二电压端。
5.根据权利要求1至4中任一项所述的软启动电路，其中，所述电压控制电路包括：第一电阻器，
其中，所述第一电阻器的第一端耦接所述参考电压端，所述第一电阻器的第二端耦接所述第二节点。
6.根据权利要求1至4中任一项所述的软启动电路，其中，所述运算放大器的所述第一输入端是反相输入端，所述运算放大器的所述第二输入端是同相输入端。
7.一种软启动电路，包括：第一晶体管、第二晶体管、第一电容器、第一电阻器、以及运算放大器，
其中，所述第一晶体管的控制极耦接偏置电压端，所述第一晶体管的第一极耦接第一电压端，所述第一晶体管的第二极耦接所述运算放大器的反相输入端和所述第一电容器的第一端；
所述第二晶体管的控制极耦接所述运算放大器的输出端，所述第二晶体管的第一极耦接第二电压端，所述第二晶体管的第二极耦接所述运算放大器的同相输入端和所述第一电阻器的第二端；
所述第一电容器的第二端耦接所述第二电压端；
所述第一电阻器的第一端耦接参考电压端。
8.一种低压差线性稳压器，包括：根据权利要求1-7中任一项所述的软启动电路。
9.一种芯片，包括：根据权利要求8所述的低压差线性稳压器。
10.一种电子设备，包括：根据权利要求9所述的芯片。
CN202211700951.0A 2022-12-28 2022-12-28 软启动电路、低压差线性稳压器、芯片及电子设备 Pending CN116185113A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211700951.0A CN116185113A (zh) 2022-12-28 2022-12-28 软启动电路、低压差线性稳压器、芯片及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211700951.0A CN116185113A (zh) 2022-12-28 2022-12-28 软启动电路、低压差线性稳压器、芯片及电子设备

Publications (1)

Publication Number Publication Date
CN116185113A true CN116185113A (zh) 2023-05-30

Family

ID=86433636

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211700951.0A Pending CN116185113A (zh) 2022-12-28 2022-12-28 软启动电路、低压差线性稳压器、芯片及电子设备

Country Status (1)

Country Link
CN (1) CN116185113A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117220492A (zh) * 2023-11-09 2023-12-12 荣耀终端有限公司 电源电路及其缓启动方法、电源芯片
CN117277783A (zh) * 2023-11-21 2023-12-22 辉芒微电子(深圳)股份有限公司 一种应用于ac-dc电源驱动芯片启动电路的ldo电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117220492A (zh) * 2023-11-09 2023-12-12 荣耀终端有限公司 电源电路及其缓启动方法、电源芯片
CN117277783A (zh) * 2023-11-21 2023-12-22 辉芒微电子(深圳)股份有限公司 一种应用于ac-dc电源驱动芯片启动电路的ldo电路
CN117277783B (zh) * 2023-11-21 2024-04-26 辉芒微电子(深圳)股份有限公司 一种应用于ac-dc电源驱动芯片启动电路的ldo电路

Similar Documents

Publication Publication Date Title
US10423176B2 (en) Low-dropout regulators
US10541677B2 (en) Low output impedance, high speed and high voltage generator for use in driving a capacitive load
CN116185113A (zh) 软启动电路、低压差线性稳压器、芯片及电子设备
US9214852B2 (en) Precharge circuits and methods for DC-DC boost converters
US8129962B2 (en) Low dropout voltage regulator with clamping
US7969127B1 (en) Start-up circuit for a shunt regulator
JP2009015810A (ja) ラインレギュレーション特性およびロードレギュレーション特性を高める低ドロップアウトレギュレータ
TWI639909B (zh) 電壓調節器
US20160349774A1 (en) Dynamic biasing circuits for low drop out (ldo) regulators
US20120262138A1 (en) System and method for load current dependent output buffer compensation
CN109656299B (zh) Ldo电路
TWI672572B (zh) 電壓調節器
US10152071B2 (en) Charge injection for ultra-fast voltage control in voltage regulators
US10658984B2 (en) Differential amplifier circuit
TWI659287B (zh) 調節電路及其提供調節電壓至目標電路的方法
CN115309221A (zh) 应用于ldo的快速瞬态响应增强电路
US8619401B2 (en) Current source regulator
CN116088622A (zh) 缓启动电路、低压差线性稳压器、芯片及电子设备
US9836073B2 (en) Current source, an integrated circuit and a method
CN221406392U (zh) 一种低压差线性稳压器及微处理器
US20170179812A1 (en) Soft start circuit and power supply device equipped therewith
CN114995564B (zh) 启动电路、启动方法及电子设备
CN115113682B (zh) 输入参考电压调整电路
CN116088623A (zh) Nmos低压差线性稳压器、芯片及电子设备
CN116207977A (zh) 电荷泵型升压电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination