CN109656299B - Ldo电路 - Google Patents

Ldo电路 Download PDF

Info

Publication number
CN109656299B
CN109656299B CN201910014735.2A CN201910014735A CN109656299B CN 109656299 B CN109656299 B CN 109656299B CN 201910014735 A CN201910014735 A CN 201910014735A CN 109656299 B CN109656299 B CN 109656299B
Authority
CN
China
Prior art keywords
tube
pmos tube
pmos
ldo
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910014735.2A
Other languages
English (en)
Other versions
CN109656299A (zh
Inventor
周宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201910014735.2A priority Critical patent/CN109656299B/zh
Publication of CN109656299A publication Critical patent/CN109656299A/zh
Application granted granted Critical
Publication of CN109656299B publication Critical patent/CN109656299B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Electronic Switches (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明公开了一种LDO电路,包括：过冲抑制电路和LDO主体电路；过冲抑制电路包括电流比较器，电流比较器包括两个比较电流源和二者之间的作为开关的第二PMOS管，第二PMOS管的栅极连接尾电流对应的镜像NMOS管的栅极。过冲抑制电路还包括第一电容和第三PMOS管。第三PMOS管的漏极连接到LDO主体电路的第一PMOS管的栅极。在上电过程中，在电源电压上升到小于等于镜像NMOS管和第二PMOS管的阈值电压的和之前，第二PMOS管关断，第一比较电流源会拉低第三PMOS管的栅极电压从而会使第一PMOS管的栅极电压随电源电压变化，从而防止上电过冲；上电结束后第三PMOS管断开从而会避免对LDO主体电路产生影响。

Description

LDO电路
技术领域
本发明涉及一种半导体集成电路制造，特别是涉及一种低压差线性稳压器(LDO)电路。
背景技术
如图1所示，是现有LDO电路图；现有LDO电路包括一个差分放大器、PMOS管PM2和有电阻R0和R1组成的电阻串，差分放大器的一个输入端连接参考电压VREF，另一个输入端连接由电阻串对LDO输出电压V_LDO分压后形成的反馈电压VFD，PMOS管PM2的漏极输出LDO输出电压V_LDO,PMOS管PM2的源极连接电源电压VCC。图1中所示的差分放大器包括由NMOS管NM0和NM1组成的差分放大器主体电路，由PMOS管PM0和PM1组成的有源负载电路，以及由NMOS管NMirr0和NMirr1组成的镜像电路，NMOS管NMirr0的漏极输入偏置电流源IB，NMOS管NMirr1提供尾电流；在PMOS管PM2的栅极和漏极之间还串联有补偿电阻Rc和补偿电容Cc。节点NB为NMOS管NMirr0和NMirr1的栅极连接点，节点PB为PMOS管PM0和PM1的栅极连接点，节点PG为PMOS管PM2的栅极连接点。
图1所示的电路结构的缺点是在上电启动时LDO输出电压V_LDO会产生过冲，而LDO输出电压V_LDO一般连接到低压器件，过冲的LDO输出电压V_LDO会对后续的低压器件产生如击穿等不利影响。
发明内容
本发明所要解决的技术问题是提供一种LDO电路，能消除LDO输出电压上电过冲。
为解决上述技术问题，本发明提供的LDO电路包括：过冲抑制电路和LDO主体电路。
所述LDO主体电路包括差分放大器、第一PMOS管和串联电阻；所述差分放大器的第一输入端连接参考电压、第二输入端连接反馈电压、输出端连接到所述第一PMOS管的栅极，所述第一PMOS管的源极连接电源电压，所述串联电阻连接在所述第一PMOS管的漏极和地之间，由所述第一PMOS管的漏极输出LDO输出电压，所述串联电阻对所述LDO输出电压分压后得到所述反馈电压。
所述差分放大器包括尾电流；所述尾电流由第一镜像NMOS管和第二镜像NMOS管组成的镜像电路提供，所述第一镜像NMOS管的源极和所述第二镜像NMOS管的源极都接地，所述第二镜像NMOS管的漏极提供所述尾电流；所述第二镜像NMOS管的栅极连接所述第一镜像NMOS管的漏极和栅极，所述第一镜像NMOS管的漏极输入偏置电流源，通过所述第一镜像NMOS管和所述第二镜像NMOS管的镜像在所述第二镜像NMOS管中形成所述尾电流。
所述过冲抑制电路包括电流比较器，所述电流比较器包括第一比较电流源、第二比较电流源和第二PMOS管，所述第二比较电流源的电流大于所述第一比较电流源的电流，所述第一比较电流源连接在所述第二PMOS管的漏极和地之间，所述第二比较电流源连接在所述第二PMOS管的源极和电源电压之间。
所述第二PMOS管的栅极连接所述第一镜像NMOS管的栅极。
所述过冲抑制电路还包括第一电容和第三PMOS管。
所述第三PMOS管的栅极连接所述第一电容的第一端，所述第三PMOS管的源极接电源电压，所述第三PMOS管的漏极连接到所述第一PMOS管的栅极，令所述第一PMOS管的栅极的连接点为第一节点以及所述第一电容的第一端为第二节点。
所述第一电容的第一端连接所述第二PMOS管的漏极，所述第一电容的第二端接地。
在上电过程中，在所述电源电压上升到小于等于所述第一镜像NMOS管的第一阈值电压和所述第二PMOS管的第二阈值电压的和之前，所述第二PMOS管关断，所述第一比较电流源使所述第二节点为低电平，所述第二节点为低电平使所述第三PMOS管导通，所述PMOS管导通使所述第一节点跟随所述电源电压变化，从而使所述第一节点电压的上升速率和所述电源电压的上升速率保持一致，从而消除在上电过程中所述第一节点电压较低而使所述LDO输出电压产生过冲。
当所述电源电压上升到大于所述第一阈值电压和所述第二阈值电压的和时，所述第二PMOS管导通，所述第二比较电流源的电流大于所述第一比较电流源的电流使所述第二节点为高电平，所述第二节点为高电平使所述第三PMOS管关断，所述LDO主体电路正常启动。
进一步的改进是，在所述第一电容的第一端和所述第三PMOS管的栅极之间还串联有偶数个反相器。
进一步的改进是，所述差分放大器包括两个互为镜像的第一有源负载和第二有源负载。
进一步的改进是，所述LDO主体电路还包括串联于所述第一PMOS管的栅极和漏极之间的补偿电阻和补偿电容。
进一步的改进是，所述差分放大器包括由第一NMOS管和第二NMOS管组成的差分放大器主体电路，所述第一NMOS管的源极和所述第二NMOS管的源极连接在一起并连接所述尾电流。
所述第一NMOS管的栅极为第二输入端，所述第二NMOS管的栅极为第一输入端。
所述第一有源负载连接在所述第一NMOS管的漏极和电源电压之间，所述第二有源负载连接在所述第二NMOS管的漏极和电源电压之间。
所述第二NMOS管的漏极为所述差分放大器的输出端。
进一步的改进是，所述第一有源负载由第四PMOS管组成，所述第二有源负载由第五PMOS管组成，所述第四PMOS管的源极和所述第五PMOS管的源极都接电源电压，所述第五PMOS管的栅极和所述第四PMOS管的栅极和漏极都连接所述第一NMOS管的漏极；所述第五PMOS管的漏极连接所述第二NMOS管的漏极。
进一步的改进是，所述串联电阻由第一电阻和第二电阻串联而成。
进一步的改进是，所述反馈电压由所述第一电阻和所述第二电阻的连接处输出。
本发明通过设置过冲抑制电路，过冲抑制电路通过第二PMOS管作为电路比较器的第一比较电流源和第二比较电流源之间的开关，第二PMOS管的栅极直接连接到提供尾电流的镜像电路的第一镜像NMOS管的栅极，这样，在电源电压小于等于第一镜像NMOS管的第一阈值电压和第二PMOS管的第二阈值电压的和的情形下第二PMOS管不会导通，二者大于第一阈值电压和第二阈值电压的和时第二PMOS管才会导通，这样，就能实现在电源电压上电初始阶段自动使第二PMOS管关断，从而较小的第一比较电流源会使第三PMOS管的栅极拉低并从而导通，从而使第一节点的电位会跟随电源电压的变化，从而使第一节点电压的上升速率和电源电压的上升速率保持一致，从而消除在上电过程中第一节点电压较低而使LDO输出电压产生过冲。
而当电源电压大于等于第一阈值电压和第二阈值电压的和时，第二PMOS管会导通，这样较大的第二比较电流源的电流会使第二节点为高电位并使第三PMOS管关断，这样LDO主体电路会正常启动，过冲抑制电路不会再对LDO主体电路造成影响。
所以，本发明能消除LDO输出电压上电过冲。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有LDO电路图；
图2是本发明实施例LDO电路图；
图3是本发明实施例LDO电路和图1所示的现有电路的启动的仿真曲线比较图。
具体实施方式
首先回顾如图1所示的现有LDO电路图；申请人对图1所示的电路所存在的技术问题做了如下分析，图1所示的电路只所以会在上电过程中产生LDO输出电压过冲，是因为反馈环路的稳定需要一定的时间，也即节点PG和节点PB到达稳定值需要一定的时间，节点PG是通过PMOS管PM1的流出的电流对补偿电容Cc的充电实现增加的，在上电过程中PMOS管PM1电流较小，所以对补偿电容Cc的充电电流较小，使得节点PG在上电过程中上升速率要小于电源电压VCC的上升速率，所以PMOS管PM2的源栅电压在上电过程中会保持一个较大值使PMOS管PM2产生较大电流，PMOS管PM2的较大电流使得流过电阻R0和R1之后形成较大的LDO输出电压V_LDO，也即LDO输出电压V_LDO产生过冲。
如图2所示，是本发明实施例LDO电路图，本发明实施例LDO电路包括：过冲抑制电路2和LDO主体电路1。本发明实施例中的LDO主体电路1和图1所示的现有结构相同，都采用相同的标记。
所述LDO主体电路1包括差分放大器、第一PMOS管PM2和串联电阻；所述差分放大器的第一输入端连接参考电压VREF、第二输入端连接反馈电压VFD、输出端即第一节点PG连接到所述第一PMOS管PM2的栅极，所述第一PMOS管PM2的源极连接电源电压VCC，所述串联电阻连接在所述第一PMOS管PM2的漏极和地GND之间，由所述第一PMOS管PM2的漏极输出LDO输出电压V_LDO，所述串联电阻对所述LDO输出电压V_LDO分压后得到所述反馈电压VFD。
所述差分放大器包括尾电流；所述尾电流由第一镜像NMOS管NMirr0和第二镜像NMOS管NMirr1组成的镜像电路提供，所述第一镜像NMOS管NMirr0的源极和所述第二镜像NMOS管NMirr1的源极都接地GND，所述第二镜像NMOS管NMirr1的漏极提供所述尾电流；所述第二镜像NMOS管NMirr1的栅极连接所述第一镜像NMOS管NMirr0的漏极和栅极，所述第一镜像NMOS管NMirr0的漏极输入偏置电流源IB，通过所述第一镜像NMOS管NMirr0和所述第二镜像NMOS管NMirr1的镜像在所述第二镜像NMOS管NMirr1中形成所述尾电流。
所述过冲抑制电路2包括电流比较器，所述电流比较器包括第一比较电流源I1、第二比较电流源I2和第二PMOS管PM3，所述第二比较电流源I2的电流大于所述第一比较电流源I1的电流，所述第一比较电流源I1连接在所述第二PMOS管PM3的漏极和地GND之间，所述第二比较电流源I2连接在所述第二PMOS管PM3的源极和电源电压VCC之间。
所述第二PMOS管PM3的栅极连接所述第一镜像NMOS管NMirr0的栅极即节点NB。
所述过冲抑制电路2还包括第一电容C1和第三PMOS管PM5。
所述第三PMOS管PM5的栅极连接所述第一电容C1的第一端，所述第三PMOS管PM5的源极接电源电压VCC，所述第三PMOS管PM5的漏极连接到所述第一PMOS管PM2的栅极，令所述第一PMOS管PM2的栅极的连接点为第一节点PG以及所述第一电容C1的第一端为第二节点NET0。
所述第一电容C1的第一端连接所述第二PMOS管PM3的漏极，所述第一电容C1的第二端接地GND。
在上电过程中，在所述电源电压VCC上升到小于等于所述第一镜像NMOS管NMirr0的第一阈值电压即Vgs(NMirr0)和所述第二PMOS管PM3的第二阈值电压即Vgs(PM3)的和之前，所述第二PMOS管PM3关断，所述第一比较电流源I1使所述第二节点NET0为低电平，所述第二节点NET0为低电平使所述第三PMOS管PM5导通，所述PMOS管导通使所述第一节点PG跟随所述电源电压VCC变化，从而使所述第一节点PG电压的上升速率和所述电源电压VCC的上升速率保持一致，从而消除在上电过程中所述第一节点PG电压较低而使所述LDO输出电压V_LDO产生过冲。
当所述电源电压VCC上升到大于所述第一阈值电压和所述第二阈值电压的和时，所述第二PMOS管PM3导通，所述第二比较电流源I2的电流大于所述第一比较电流源I1的电流使所述第二节点NET0为高电平，所述第二节点NET0为高电平使所述第三PMOS管PM5关断，所述LDO主体电路1正常启动。
在所述第一电容C1的第一端和所述第三PMOS管PM5的栅极之间还串联有偶数个反相器。图2中，共串联了2个反相器，分布为反相器INV0和INV1。
所述差分放大器包括两个互为镜像的第一有源负载和第二有源负载。
所述LDO主体电路1还包括串联于所述第一PMOS管PM2的栅极和漏极之间的补偿电阻Rc和补偿电容Cc。
所述差分放大器包括由第一NMOS管NM0和第二NMOS管NM1组成的差分放大器主体电路，所述第一NMOS管NM0的源极和所述第二NMOS管NM1的源极连接在一起并连接所述尾电流。
所述第一NMOS管NM0的栅极为第二输入端，所述第二NMOS管NM1的栅极为第一输入端。
所述第一有源负载连接在所述第一NMOS管NM0的漏极和电源电压VCC之间，所述第二有源负载连接在所述第二NMOS管NM1的漏极和电源电压VCC之间。
所述第二NMOS管NM1的漏极即第一节点PG为所述差分放大器的输出端。
所述第一有源负载由第四PMOS管PM0组成，所述第二有源负载由第五PMOS管PM1组成，所述第四PMOS管PM0的源极和所述第五PMOS管PM1的源极都接电源电压VCC，所述第五PMOS管PM1的栅极和所述第四PMOS管PM0的栅极和漏极都连接所述第一NMOS管NM0的漏极即节点PB；所述第五PMOS管PM1的漏极连接所述第二NMOS管NM1的漏极。
所述串联电阻由第一电阻R1和第二电阻R2串联而成。所述反馈电压VFD由所述第一电阻R1和所述第二电阻R2的连接处输出。
本发明实施例通过设置过冲抑制电路2，过冲抑制电路2通过第二PMOS管PM3作为电路比较器的第一比较电流源I1和第二比较电流源I2之间的开关，第二PMOS管PM3的栅极直接连接到提高尾电流的镜像电路的第一镜像NMOS管NMirr0的栅极，这样，在电源电压VCC小于等于第一镜像NMOS管NMirr0的第一阈值电压和第二PMOS管PM3的第二阈值电压的和的情形下第二PMOS管PM3不会导通，二者大于第一阈值电压和第二阈值电压的和时第二PMOS管PM3才会导通，这样，就能实现在电源电压VCC上电初始阶段自动使第二PMOS管PM3关断，从而较小的第一比较电流源I1会使第三PMOS管PM5的栅极拉低并从而导通，从而使第一节点PG的电位会跟随电源电压VCC的变化，从而使第一节点PG电压的上升速率和电源电压VCC的上升速率保持一致，从而消除在上电过程中第一节点PG电压较低而使LDO输出电压V_LDO产生过冲。
而当电源电压VCC大于等于第一阈值电压和第二阈值电压的和时，第二PMOS管PM3会导通，这样较大的第二比较电流源I2的电流会使第二节点NET0为高电位并使第三PMOS管PM5关断，这样LDO主体电路1会正常启动，过冲抑制电路2不会再对LDO主体电路1造成影响。
所以，本发明实施例能消除LDO输出电压V_LDO上电过冲。
如图3所示，是本发明实施例LDO电路和图1所示的现有电路的启动的仿真曲线比较图，横坐标为时间，纵坐标为电压，曲线201为电源电压VCC曲线，曲线102为图1所示的现有电路的LDO输出电压V_LDO曲线，曲线103为本发明实施例LDO电路的LDO输出电压V_LDO曲线。其中电源电压VCC在1微秒内从0V上电到3.3V，仿真结果可以看出：
曲线102中的M0点对应于现有电路的LDO输出电压V_LDO即VDD15_0在上电过程中的输出的大小为2.432V的最大过冲电压。M0点对应的坐标为(188ns，2.432V)。
由曲线103所示可知，本发明较佳实施例LDO电路的LDO输出电压V_LDO即VDD15_0在上电过程中无过冲；曲线103中的M1点对应于(17.53us，1.50066V)，即在17.53微秒处达到了正常输出电压即1.50066V。所以本发明较佳实施例LDO电路能消除在上电过程中的LDO输出电压产生过冲。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (8)

1.一种LDO电路,其特征在于,包括：过冲抑制电路和LDO主体电路；
所述LDO主体电路包括差分放大器、第一PMOS管和串联电阻；所述差分放大器的第一输入端连接参考电压、第二输入端连接反馈电压、输出端连接到所述第一PMOS管的栅极，所述第一PMOS管的源极连接电源电压，所述串联电阻连接在所述第一PMOS管的漏极和地之间，由所述第一PMOS管的漏极输出LDO输出电压，所述串联电阻对所述LDO输出电压分压后得到所述反馈电压；
所述差分放大器包括尾电流；所述尾电流由第一镜像NMOS管和第二镜像NMOS管组成的镜像电路提供，所述第一镜像NMOS管的源极和所述第二镜像NMOS管的源极都接地，所述第二镜像NMOS管的漏极提供所述尾电流；所述第二镜像NMOS管的栅极连接所述第一镜像NMOS管的漏极和栅极，所述第一镜像NMOS管的漏极输入偏置电流源，通过所述第一镜像NMOS管和所述第二镜像NMOS管的镜像在所述第二镜像NMOS管中形成所述尾电流；
所述过冲抑制电路包括电流比较器，所述电流比较器包括第一比较电流源、第二比较电流源和第二PMOS管，所述第二比较电流源的电流大于所述第一比较电流源的电流，所述第一比较电流源连接在所述第二PMOS管的漏极和地之间，所述第二比较电流源连接在所述第二PMOS管的源极和电源电压之间；
所述第二PMOS管的栅极连接所述第一镜像NMOS管的栅极；
所述过冲抑制电路还包括第一电容和第三PMOS管；
所述第三PMOS管的栅极连接所述第一电容的第一端，所述第三PMOS管的源极接电源电压，所述第三PMOS管的漏极连接到所述第一PMOS管的栅极，令所述第一PMOS管的栅极的连接点为第一节点以及所述第一电容的第一端为第二节点；
所述第一电容的第一端连接所述第二PMOS管的漏极，所述第一电容的第二端接地；
在上电过程中，在所述电源电压上升到小于等于所述第一镜像NMOS管的第一阈值电压和所述第二PMOS管的第二阈值电压的和之前，所述第二PMOS管关断，所述第一比较电流源使所述第二节点为低电平，所述第二节点为低电平使所述第三PMOS管导通，所述PMOS管导通使所述第一节点跟随所述电源电压变化，从而使所述第一节点电压的上升速率和所述电源电压的上升速率保持一致，从而消除在上电过程中所述第一节点电压较低而使所述LDO输出电压产生过冲；
当所述电源电压上升到大于所述第一阈值电压和所述第二阈值电压的和时，所述第二PMOS管导通，所述第二比较电流源的电流大于所述第一比较电流源的电流使所述第二节点为高电平，所述第二节点为高电平使所述第三PMOS管关断，所述LDO主体电路正常启动。
2.如权利要求1所述的LDO电路,其特征在于：在所述第一电容的第一端和所述第三PMOS管的栅极之间还串联有偶数个反相器。
3.如权利要求1所述的LDO电路,其特征在于：所述差分放大器包括两个互为镜像的第一有源负载和第二有源负载。
4.如权利要求1或3所述的LDO电路,其特征在于：所述LDO主体电路还包括串联于所述第一PMOS管的栅极和漏极之间的补偿电阻和补偿电容。
5.如权利要求3所述的LDO电路,其特征在于：所述差分放大器包括由第一NMOS管和第二NMOS管组成的差分放大器主体电路，所述第一NMOS管的源极和所述第二NMOS管的源极连接在一起并连接所述尾电流；
所述第一NMOS管的栅极为第二输入端，所述第二NMOS管的栅极为第一输入端；
所述第一有源负载连接在所述第一NMOS管的漏极和电源电压之间，所述第二有源负载连接在所述第二NMOS管的漏极和电源电压之间；
所述第二NMOS管的漏极为所述差分放大器的输出端。
6.如权利要求5所述的LDO电路,其特征在于：所述第一有源负载由第四PMOS管组成，所述第二有源负载由第五PMOS管组成，所述第四PMOS管的源极和所述第五PMOS管的源极都接电源电压，所述第五PMOS管的栅极和所述第四PMOS管的栅极和漏极都连接所述第一NMOS管的漏极；所述第五PMOS管的漏极连接所述第二NMOS管的漏极。
7.如权利要求1所述的LDO电路,其特征在于：所述串联电阻由第一电阻和第二电阻串联而成。
8.如权利要求7所述的LDO电路,其特征在于：所述反馈电压由所述第一电阻和所述第二电阻的连接处输出。
CN201910014735.2A 2019-01-08 2019-01-08 Ldo电路 Active CN109656299B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910014735.2A CN109656299B (zh) 2019-01-08 2019-01-08 Ldo电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910014735.2A CN109656299B (zh) 2019-01-08 2019-01-08 Ldo电路

Publications (2)

Publication Number Publication Date
CN109656299A CN109656299A (zh) 2019-04-19
CN109656299B true CN109656299B (zh) 2020-06-09

Family

ID=66119625

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910014735.2A Active CN109656299B (zh) 2019-01-08 2019-01-08 Ldo电路

Country Status (1)

Country Link
CN (1) CN109656299B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111506144B (zh) * 2020-05-20 2022-07-01 上海维安半导体有限公司 一种应用于ldo中的低功耗方法
CN111796619B (zh) * 2020-06-28 2021-08-24 同济大学 一种防止低压差线性稳压器输出电压过冲的电路
CN113342115B (zh) * 2021-06-30 2022-12-20 上海料聚微电子有限公司 一种ldo电路
CN113311896B (zh) * 2021-07-29 2021-12-17 唯捷创芯(天津)电子技术股份有限公司 自适应过冲电压抑制电路、基准电路、芯片及通信终端
CN114221540B (zh) * 2021-12-16 2023-12-12 思瑞浦微电子科技(上海)有限责任公司 升压电路及放大器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101231535A (zh) * 2007-01-25 2008-07-30 美国芯源系统股份有限公司 用于校正模拟低压差线性稳压器过冲和下冲的方法及装置
CN105183064A (zh) * 2015-10-09 2015-12-23 上海华虹宏力半导体制造有限公司 Ldo电路
CN108829174A (zh) * 2018-09-29 2018-11-16 上海华虹宏力半导体制造有限公司 线性稳压器电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7402987B2 (en) * 2005-07-21 2008-07-22 Agere Systems Inc. Low-dropout regulator with startup overshoot control

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101231535A (zh) * 2007-01-25 2008-07-30 美国芯源系统股份有限公司 用于校正模拟低压差线性稳压器过冲和下冲的方法及装置
CN105183064A (zh) * 2015-10-09 2015-12-23 上海华虹宏力半导体制造有限公司 Ldo电路
CN108829174A (zh) * 2018-09-29 2018-11-16 上海华虹宏力半导体制造有限公司 线性稳压器电路

Also Published As

Publication number Publication date
CN109656299A (zh) 2019-04-19

Similar Documents

Publication Publication Date Title
CN109656299B (zh) Ldo电路
US10503189B1 (en) Voltage regulator and dynamic bleeder current circuit
CN111033431B (zh) 用于高速微控制器的片上nmos无电容ldo
CN108153360B (zh) 一种带隙基准电压源
US4902915A (en) BICMOS TTL input buffer
EP2897021B1 (en) An apparatus and method for a low voltage reference and oscillator
US9710010B2 (en) Start-up circuit for bandgap reference
JPH06110570A (ja) 低電力ｖｃｃ／２発生器
CN111625043B (zh) 一种可修调的超低功耗全cmos参考电压电流产生电路
WO2017051744A1 (ja) 保護回路付きのレギュレータ回路
JP2001216035A (ja) 内部電圧発生回路
US8138743B2 (en) Band-gap reference voltage source circuit with switchable bias voltage
US20200266802A1 (en) Power-on reset circuit
TW202234193A (zh) 放大器電路及在放大器電路中降低輸出電壓過衝的方法
US20210041902A1 (en) Voltage generator
CN110446992B (zh) 具有降低的经调节的输出电压尖峰的低压差稳压器
CN111142602B (zh) 一种带隙基准电压源快速启动电路
JP2005250664A (ja) 電圧レギュレータ
JP3356223B2 (ja) 降圧回路及びこれを内蔵した半導体集積回路
CN115528787B (zh) 一种控制环路加速电路
CN108829174B (zh) 线性稳压器电路
CN115079762B (zh) 低压差线性稳压器电路
CN116185113A (zh) 软启动电路、低压差线性稳压器、芯片及电子设备
CN113253792B (zh) 一种控制ldo压降状态静态功耗的电路
CN113126688B (zh) 一种抑制过冲的基准产生电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant