CN113342115B - 一种ldo电路 - Google Patents

Abstract

一种LDO电路，包括LDO主体电路和防过冲电路，防过冲电路连接在LDO主体电路的输出端和地之间，防过冲电路的控制端与LDO主体电路的输入端连接，在LDO主体电路的输入端初始接收输入电压的情况下，响应于其控制端上接收的输入电压而使LDO主体电路的输出端连接到低电位，抑制了电源上电时LDO输出端输出的输出电压发生过冲，继而避免了LDO电路输出端所接的外部电路出现过压的情况。此外，防过冲电路中不包括电阻器件，无需增加较大的电路面积，且不增加额外的功耗，使得在电路代价极低的情况下，实现了较好地抑制LDO电路输出电压过冲的发生。

Description

一种LDO电路

技术领域

本发明涉及集成电路技术领域，具体涉及一种LDO电路。

背景技术

低压差线性稳压器(Low Dropout Regulator，LDO)具有结构简单、成本低廉、低噪声、低功耗及封装体积小等优点，因此LDO在便携式电子设备中得到电路广泛的应用。

图1是现有的一种LDO电路的结构示意图。如图1所示，LDO电路包括误差放大器单元A11、调整管M11、调整管M12、调整管M13和电流源I1。误差放大器单元A11的一个输入端接收LDO电路输出端输出的输出电压Vo，另一个输入端接收基准电压Vref，在该LDO电路中输出电压Vo与基准电压Vref相等，其能够应用于低功耗的应用场景中，然而，随着该LDO电路中各支路电流的降低，在电源VDD上电的过程中输出电压Vo容易出现过冲，在这种情况下，LDO电路输出端所接的外部电路可能会瞬时处于过压的情况，极易对外部电路产生损坏。

发明内容

本发明主要解决的技术问题是提供一种LDO电路，能够在电源对LDO电路上电时更好地抑制输出电压发生过冲。

根据第一方面，一种实施例中提供一种LDO电路，包括：

LDO主体电路，用于根据基准电压，对其输入端输入的输入电压进行处理获得恒定的输出电压，并通过其输出端输出所述输出电压；

防过冲电路，连接于所述LDO主体电路的输出端与地之间，所述防过冲电路包括控制端，所述控制端与所述LDO主体电路的输入端连接；

所述防过冲电路用于在所述LDO主体电路的输入端初始输入所述输入电压的情况下，响应于其控制端上接收的所述输入电压而使所述LDO主体电路的输出端连接到低电位；

所述防过冲电路包括：

第一电容，包括第一端和第二端，所述第一端与所述LDO主体电路的输入端连接，所述第一端为所述防过冲电路的控制端，在所述LDO主体电路的输入端初始输入所述输入电压的情况下，所述第一电容的第二端上的电压跟随所述LDO主体电路的输入端输入的所述输入电压升高；

第一调整管，包括控制极，所述控制极与所述第一电容的第二端连接，当所述第一电容的第二端上的电压跟随LDO主体电路的输入端输入的输入电压升高时，第一调整管响应于其控制极上的电压而导通，以将LDO主体电路的输出端连接到低电位；

第二调整管或电阻，连接于所述第一电容的第二端与地之间。

在一实施例中，所述防过冲电路包括：

所述第一调整管为晶体管，所述第一调整管包括控制极、第一级和第二级，所述控制极与所述第一电容的第二端连接，第一调整管的第一级和第二级连接于所述LDO主体电路的输出端与地之间；

所述第二调整管在所述LDO主体电路的输入端初始输入所述输入电压的情况下被配置工作在亚阈值区；

在所述LDO主体电路的输入端持续输入所述输入电压的情况下，所述第一电容的第二端上的电压为0，所述第一调整管响应于其控制极上的电压而关断，以使所述LDO主体电路的输出端输出恒定的输出电压。

在一实施例中，所述第一调整管包括第一NMOS晶体管，所述第二调整管包括第二NMOS晶体管；

所述第一NMOS晶体管的漏极与所述LDO主体电路的输出端连接，第一NMOS晶体管的源极与地连接，第一NMOS晶体管的栅极为第一调整管的控制极；

所述第二NMOS晶体管的漏极与第一NMOS晶体管的栅极连接，第二NMOS晶体管的源极与地连接，第二NMOS晶体管的栅极用于接收第一控制电压，所述第一控制电压用于控制所述第二NMOS晶体管工作在亚阈值区。

在一实施例中，所述LDO主体电路包括：

误差放大器单元，包括第一输入端和第二输入端，所述第一输入端连接至所述LDO主体电路的输出端，所述第二输入端用于接收基准电压；

第三调整管，连接于所述LDO主体电路的输入端与所述LDO主体电路的输出端之间。

在一实施例中，所述误差放大器单元包括：

第四调整管，包括第一极、第二极和控制极，所述第四调整管的第二极与所述LDO主体电路的输入端连接，所述第四调整管的第一极与第四调整管的控制极连接；

第五调整管，包括第一极、第二极和控制极，所述第五调整管的第二极与所述LDO主体电路的输入端连接，所述第五调整管的控制极与第四调整管的控制极连接，所述第五调整管的第一极与第三调整管的控制极连接；

第六调整管，包括第一极、第二极和控制极，所述第六调整管的第一极与第四调整管的第一极连接，所述第六调整管的控制极与所述LDO主体电路的输出端连接；

第七调整管，包括第一极、第二极和控制极，所述第七调整管的第一极与第五调整管的第一极连接；所述第七调整管的控制极为误差放大器单元的第二输入端，用于接收基准电压；所述第七调整管的第二极与第六调整管的第二极连接；

第八调整管，包括第一极、第二极和控制极，所述第八调整管的第一极与第七调整管的第二极连接，所述第八调整管的第二极与地连接，所述第八调整管的控制极与第八调整管的第一极连接。

在一实施例中，所述误差放大器单元还包括：

第二电容，包括第一端和第二端，所述第二电容的第一端与所述第八调整管的第一极连接，所述第二电容的第二端与所述第八调整管的控制极连接；

其中，在所述LDO主体电路的输入端初始输入所述输入电压的情况下，所述第二电容的第二端上的电压跟随所述LDO主体电路的输入端输入的所述输入电压升高，所述第八调整管响应于其控制极上的电压而导通，以使所述第八调整管的第一极与地相连通，从而降低第八调整管的第一极上的电压。

在一实施例中，所述LDO主体电路还包括：

电流源，连接于所述LDO主体电路的输入端；

偏置电路，连接于所述电流源的输出端，用于向所述误差放大器单元提供偏置电流。

在一实施例中，所述LDO主体电路还包括：

第九调整管，包括第一极、第二极和控制极，所述第九调整管的第一极与所述LDO主体电路的输出端连接，所述第九调整管的第二极与地连接，所述第九调整管的控制极与所述第八调整管的控制极连接。

在一实施例中，还包括：

基准电压产生模块，用于产生所述基准电压。

在一实施例中，在所述LDO主体电路的输入端持续输入所述输入电压的情况下，所述LDO主体电路的输出端输出的输出电压与基准电压相等。

依据上述实施例的LDO电路，包括LDO主体电路和防过冲电路，防过冲电路连接在LDO主体电路的输出端和地之间，防过冲电路的控制端与LDO主体电路的输入端连接，在LDO主体电路的输入端初始接收输入电压的情况下，响应于其控制端上接收的输入电压而使LDO主体电路的输出端连接到低电位，以使LDO电路的输出端输出的输出电压为低电位，抑制了电源上电时LDO输出端输出的输出电压发生过冲，继而避免了LDO电路输出端所接的外部电路出现过压的情况。

此外，防过冲电路中不包括电阻器件，无需增加较大的电路面积，且不增加额外的功耗，使得在电路代价极低的情况下，实现了较好地抑制LDO电路输出电压过冲的发生。

附图说明

图1为现有的一种LDO电路的结构示意图；

图2为现有的一种用于LDO调节器的启动电路装置的结构示意图；

图3为现有的一种用于LDO的启动过冲抑制电路的结构示意图；

图4为一种实施例的LDO电路的结构示意图；

图5为图4所示LDO电路的具体电路图；

图6为根据一种实施例的LDO电路的输入电压和输出电压随着时间变化的仿真示意图；

图7为根据一种实施例的LDO电路的功耗仿真示意图。

具体实施方式

下面通过具体实施方式结合附图对本发明作进一步详细说明。其中不同实施方式中类似元件采用了相关联的类似的元件标号。在以下的实施方式中，很多细节描述是为了使得本申请能被更好的理解。然而，本领域技术人员可以毫不费力的认识到，其中部分特征在不同情况下是可以省略的，或者可以由其他元件、材料、方法所替代。在某些情况下，本申请相关的一些操作并没有在说明书中显示或者描述，这是为了避免本申请的核心部分被过多的描述所淹没，而对于本领域技术人员而言，详细描述这些相关操作并不是必要的，他们根据说明书中的描述以及本领域的一般技术知识即可完整了解相关操作。

另外，说明书中所描述的特点、操作或者特征可以以任意适当的方式结合形成各种实施方式。同时，方法描述中的各步骤或者动作也可以按照本领域技术人员所能显而易见的方式进行顺序调换或调整。因此，说明书和附图中的各种顺序只是为了清楚描述某一个实施例，并不意味着是必须的顺序，除非另有说明其中某个顺序是必须遵循的。

本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。

请参考图2，图2为现有的一种用于LDO调节器的启动电路装置的结构示意图，具体参见CN105408829A，其在一方面提供经调节的输出电压的函数以生成数字输出电压，通过数字输出电压控制多个开关选择性地将传输晶体管的栅极耦合到多个离散电压电平以使传输晶体管导通或关断，另一方面，在LDO调节器的启动阶段期间选择性地使能上述数字技术并在LDO调节器的正常的操作阶段期间禁用上述数字技术，以避免LDO调节器在启动阶段器件输出电压发生过冲。然而，其通过额外增加一条包括比较器、延迟单元及开关器件的高带宽通路通过监测输出电压并反馈控制流向负载的电流大小来达到抑制输出电压过冲的目的，额外的通路增加了LDO调节器的电路面积和功耗，无法实现LDO调节器在低功耗场景中的应用。

请参考图3，图3为现有的一种用于LDO的启动过冲抑制电路的结构示意图，具体参见CN109213255A，包括负载电流检测单元、电流-电压转换单元和电压比较单元，负载电流检测单元连接于LDO的功率管，用于实施监测有LDO流向负载的电流大小，电流-电压转换单元串联于负载电流检测单元，用于将负载电流检测单元采集的电流转换为电压，电压比较单元的输入端连接于电流-电压转换单元、输出端连接于LDO中误差放大器的输出端，用于根据电流-电压转换单元的输出电压来将误差放大器的输出端上拉，以限制功率管输出至负载的电流大小，从而实现LDO启动时过冲电压的抑制。该方式虽然没有增加额外的功耗，但是需要额外增加两个电阻，在极低功耗场景的应用中，两个电阻需要增加较大的电路面积，因此同样无法达到较好地效果。

请参考图4，图4为一种实施例的LDO电路的结构示意图，LDO电路包括LDO主体电路101和防过冲电路102。

LDO主体电路101包括第一输入端和第二输入端，第一输入端用于接收基准电压，第二输入端用于接收电源VDD提供的输入电压，LDO主体电路用于根据第一输入端输入的基准电压Vref，对其第二输入端输入的输入电压进行处理获得恒定的输出电压Vo，并通过其输出端输出该恒定的输出电压Vo。本实施例中的基准电压Vref可通过现有的基准电压产生模块产生。此外，LDO主体电路的输出端输出的输出电压Vo与基准电压Vref相等。

防过冲电路102连接在LDO主体电路101的输出端与地之间，其中，防过冲电路包括控制端，其控制端与LDO主体电路101的第二输入端连接，LDO主体电路的第二输入端与电源VDD连接，电源VDD用于向LDO主体电路提供输入电压。

防过冲电路102用于在LDO主体电路101的第二输入端初始接收输入电压的情况下，也就是电源VDD对LDO主体电路101的第二输入端上电过程中，防过冲电路102响应于其控制端上接收的所述输入电压而使所述LDO主体电路的输出端与地相连通，以使所述LDO电路的输出端输出的输出电压为低电平。

在本实施例中，LDO主体电路可以为图1所示的现有的一种LDO电路，也可以为其他现有的LDO电路，本实施例以图1所示的LDO电路作为LDO主体电路进行说明，其他实施例中LDO电路此处不再赘述。

请参考图5，图5为图4所示LDO电路的具体电路图，其中LDO主体电路包括误差放大器单元A21、第三调整管M23、电流源I1、偏置电路和第九调整管M29。

误差放大器单元A21包括第一输入端和第二输入端，第一输入端连接至所述LDO主体电路的输出端，第二输入端用于接收基准电压。其中，误差放大器单元A21的第一输入端为LDO主体电路的第一输入端，误差放大器单元A21的第二输入端为LDO主体电路的第二输入端。

第三调整管M23连接在LDO主体电路的第二输入端与LDO主体电路的输出端之间，第三调整管M23用于向LDO主体电路的输出端提供电流。本实施例中的第三调整管M23为PMOS晶体管，其中第三调整管M23的源极与LDO主体电路的第二输入端连接，漏极与LDO主体电路的输出端连接，栅极与误差放大器单元A21的输出端连接。

偏置电路包括第一极、第二极和控制极，其第一极与电流源I1的输出端连接，其第二极与地连接，其控制极与误差放大器单元A21连接，偏置电路用于向误差放大器单元提供偏置电流。在本实施例中电流源I1输出的电流小于10nA。在本实施例中，偏置电路包括第十调整管M210，第十调整管M210为NMOS晶体管，第十调整管M210的漏极与电流源I1的输出端连接，源极与地连接，栅极与误差放大器单元A21连接，其栅极为偏置电路的控制极，漏极为偏置电路的第一极，源极为偏置电路的第二极。

第九调整管M29包括第一极、第二极和控制极，第九调整管M29的第一极与LDO主体电路的输出端连接，第九调整管M29的第二极与地连接，第九调整管的控制极与偏置电路的控制极连接。在本实施例中，第九调整管M29为NMOS晶体管，第九调整管M29的漏极与LDO主体电路的输出端连接，第九调整管M29的源极与地连接，第九调整管M29的栅极与偏置电路的控制极连接。

在一实施例中，误差放大器单元A21包括第四调整管M24、第五调整管M25、第六调整管M26、第七调整管M27和第八调整管M28。

其中，第四调整管M24包括第一极、第二极和控制极，第四调整管M24的第二极与LDO主体电路的输入端连接，第四调整管M24的第一极与第四调整管M24的控制极连接。

第五调整管M25包括第一极、第二极和控制极，第五调整管M25的第二极与LDO主体电路的输入端连接，第五调整管M25的控制极与第四调整管M24的控制极连接，第五调整管M25的第一极与第三调整管M23的控制极连接。

第六调整管M26包括第一极、第二极和控制极，第六调整管M26的第一极与第四调整管M24的第一极连接，第六调整管M26的控制极与LDO主体电路的输出端连接。

第七调整管M27包括第一极、第二极和控制极，第七调整管M27的第一极与第五调整管M25的第一极连接，第七调整管M27的控制极用于接收基准电压，第七调整管M27的第二极与第六调整管M26的第二极连接。

第八调整管M28包括第一极、第二极和控制极，第八调整管M28的第一极与第七调整管M27的第二极连接，第八调整管M28的第二极与地连接，第八调整管M28的控制极与第八调整管M28的第一极连接。

在本实施例中，第四调整管M24和第五调整管M25为PMOS晶体管，其第一极为PMOS管的漏极，第二极为PMOS管的源极，控制极为PMOS管的栅极。第六调整管M26、第七调整管M27和第八调整管M28为NMOS晶体管，其第一极为NMOS管的漏极，第二极为NMOS管的源极，控制极为NMOS管的栅极。

本实施例中，第四调整管M24、第五调整管M25、第六调整管M26、第七调整管M27和第八调整管M28共同构成了误差放大器单元。在其他实施例中，还可以通过现有的误差放大器作为误差放大器单元。

在本实施例中，当电源VDD快速上电时，误差放大器单元A21的输出端电压不能及时被拉高，导致第三调整管M23上流过较大的电流，进而导致LDO主体电路输出端输出的输出电压Vo快速冲高，即出现输出电压Vo过冲的情况。

在本实施例中，误差放大器单元A21包括第二电容C2，第二电容C2包括第一端和第二端，第二电容C2的第一端与第八调整管M28的第一极连接，第二电容C2的第二端与第八调整管M28的控制极连接。

在LDO主体电路的输入端初始接收输入电压(电源VDD快速上电)的情况下，第二电容C2的第二端上的电压跟随LDO主体电路的输入端输入的输入电压升高，进而使得第八调整管M28的控制极上的电压升高，第八调整管M28响应于其控制极上的电压而导通，以使第八调整管M28的第一极与地相连通，形成增强的泄放通路，降低第八调整管的第一极上的电压，进而使得误差放大器单元A21可以正常地工作以抑制输出电压Vo的过冲。

防过冲电路包括：第一电容C1、第一调整管M21和第二调整管M22。

第一电容C1包括第一端和第二端，第一电容C1的第一端与LDO主体电路的输入端连接，第一电容C1的第一端为防过冲电路的控制端。

第一调整管M21连接在LDO主体电路的输出端与地之间，第一调整管包括控制极M21，第一调整管M21的控制极与第一电容C1的第二端连接。

第二调整管M22连接在第一电容C1的第二端与地之间，第二调整管M22被配置工作在亚阈值区，以使第二调整管M22呈高阻抗状态。

其中，在LDO主体电路的输入端初始接收输入电压的情况下，也就是电源VDD快速上电时，第一电容C1的第二端上的电压跟随LDO主体电路的输入端输入的输入电压升高，第一调整管M21响应于其控制极上的电压而导通，以使LDO主体电路的输出端与地相连通。

在LDO主体电路的输入端持续接收输入电压的情况下，第一电容C1的第二端上的电压为0，第一调整管M21响应于其控制极上的电压而关断，以使LDO主体电路的输出端输出恒定的输出电压。

由于第二调整管M22被配置工作在亚阈值区，相当于第一电容C1的第二端到地为一个大电阻，即第一电容C1的第二端到地之间没有直流通路，因此在LDO主体电路的输入端持续接收输入电压的情况下，也就是电源VDD正常供电的情况下，流过第一电容C1的第二端上的电流为0，第一电容C1的第二端上的电压也为0，即第一调整管M21的控制极上的电压为0，第一调整管M21关断，LDO主体电路的输出端正常输出其输出电压Vo；当LDO主体电路的输入端初始接收输入电压，也就是电源VDD快速上电时，第一电容C1的第二端上的电压跟随输入电压(电源VDD的电压)升高，即第一调整管M21的控制极上的电压升高，第一调整管M21导通，LDO主体电路的输出端与地相连通，形成泄压通路，拉低输出端输出的输出电压，抑制了电源对LDO电路上电时LDO主体电路输出端输出的输出电压发生过冲的情况。

在本实施例中，第一调整管M21包括第一NMOS晶体管，第二调整管M22包括第二NMOS晶体管；第一NMOS晶体管的漏极与所述LDO主体电路的输出端连接，第一NMOS晶体管的源极与地连接，第一NMOS晶体管的栅极为第一调整管的控制极；第二NMOS晶体管的漏极与第一NMOS晶体管的栅极连接，第二NMOS晶体管的源极与地连接，第二NMOS晶体管的栅极用于接收第一控制电压，所述第一控制电压用于控制第二NMOS晶体管工作在亚阈值区。

需要说明的是，上述实施例中所有调整管可以为NMOS晶体管和PMOS晶体管中的任一种，同时电路结构也跟随晶体管类型的不同适应性调整。

本发明实施例中，在现有LDO电路的基础上增加了第二电容C1和防过冲电路，其不增加电路的额外功耗，且无需电阻，在低功耗情况下无需增加较大的面积，使得在电路代价极低的情况下，实现了较好地抑制LDO电路输出电压过冲的发生。

请参考图6，图6为根据一种实施例的LDO电路的输入电压和输出电压随着时间变化的仿真示意图，其中曲线A为图1所示的现有LDO电路的输入电压和输出电压随时间变化的示意图，曲线B为本发明实施例所提供的LDO电路的输入电压和输出电压随时间变化的示意图，从图6中可以明显看出，曲线A在初始上电时，对应的输出电压出现了过冲的情况，待上电时间大概到1ms后才趋于稳定；而曲线B在初始上电时，对应的输出电压没有过冲情况的发生。

请参考图7，图7为根据一种实施例的LDO电路的功耗仿真示意图，其中曲线C为图1所示现有LDO电路的功耗仿真曲线，曲线D为本发明实施例所提供的LDO电路的功耗仿真曲线，从图7中可以看出，曲线C在初始上电时对应的输入电流(787uA)较大，曲线D在初始上电时对应的输入电流(235nA)几乎很小，曲线C和曲线D在上电稳定后的输入电流(128nA)趋于相同，并且上电稳定后的输入电流与曲线D初始上电时的输入电流相差很小，因此本发明实施例提供的LDO电路与现有LDO电路相比，几乎没有引入额外的输入电流，继而没有引入额外的功耗。

以上应用了具体个例对本发明进行阐述，只是用于帮助理解本发明，并不用以限制本发明。对于本发明所属技术领域的技术人员，依据本发明的思想，还可以做出若干简单推演、变形或替换。

Claims (10)

1.一种LDO电路，其特征在于，包括：

LDO主体电路，用于根据基准电压，对其输入端输入的输入电压进行处理获得恒定的输出电压，并通过其输出端输出所述输出电压；

防过冲电路，连接于所述LDO主体电路的输出端与地之间，所述防过冲电路包括控制端，所述控制端与所述LDO主体电路的输入端连接；

所述防过冲电路用于在所述LDO主体电路的输入端初始输入所述输入电压的情况下，响应于其控制端上接收的所述输入电压而使所述LDO主体电路的输出端连接到低电位；

所述防过冲电路包括：

第一电容(C1)，包括第一端和第二端，所述第一端与所述LDO主体电路的输入端连接，所述第一端为所述防过冲电路的控制端，在所述LDO主体电路的输入端初始输入所述输入电压的情况下，所述第一电容(C1)的第二端上的电压跟随所述LDO主体电路的输入端输入的所述输入电压升高；

第一调整管(M21)，包括控制极，所述控制极与所述第一电容(C1)的第二端连接，当所述第一电容(C1)的第二端上的电压跟随LDO主体电路的输入端输入的输入电压升高时，第一调整管(M21)响应于其控制极上的电压而导通，以将LDO主体电路的输出端连接到低电位；

第二调整管(M22)或电阻，连接于所述第一电容的第二端与地之间。

2.如权利要求1所述的LDO电路，其特征在于，所述防过冲电路包括：

所述第一调整管(M21)为晶体管，所述第一调整管(M21)包括控制极、第一级和第二级，所述控制极与所述第一电容(C1)的第二端连接，第一调整管(M21)的第一级和第二级连接于所述LDO主体电路的输出端与地之间；

所述第二调整管(M22)在所述LDO主体电路的输入端初始输入所述输入电压的情况下被配置工作在亚阈值区；

在所述LDO主体电路的输入端持续输入所述输入电压的情况下，所述第一电容(C1)的第二端上的电压为0，所述第一调整管(M21)响应于其控制极上的电压而关断，以使所述LDO主体电路的输出端输出恒定的输出电压。

3.如权利要求2所述的LDO电路，其特征在于，所述第一调整管(M21)包括第一NMOS晶体管，所述第二调整管(M22)包括第二NMOS晶体管；

所述第一NMOS晶体管的漏极与所述LDO主体电路的输出端连接，第一NMOS晶体管的源极与地连接，第一NMOS晶体管的栅极为第一调整管(M21)的控制极；

所述第二NMOS晶体管的漏极与第一NMOS晶体管的栅极连接，第二NMOS晶体管的源极与地连接，第二NMOS晶体管的栅极用于接收第一控制电压，所述第一控制电压用于控制所述第二NMOS晶体管工作在亚阈值区。

4.如权利要求1或2所述的LDO电路，其特征在于，所述LDO主体电路包括：

误差放大器单元(A21)，包括第一输入端和第二输入端，所述第一输入端连接至所述LDO主体电路的输出端，所述第二输入端用于接收基准电压；

第三调整管(M23)，连接于所述LDO主体电路的输入端与所述LDO主体电路的输出端之间。

5.如权利要求4所述的LDO电路，其特征在于，所述误差放大器单元包括：

第四调整管(M24)，包括第一极、第二极和控制极，所述第四调整管(M24)的第二极与所述LDO主体电路的输入端连接，所述第四调整管(M24)的第一极与第四调整管(M24)的控制极连接；

第五调整管(M25)，包括第一极、第二极和控制极，所述第五调整管(M25)的第二极与所述LDO主体电路的输入端连接，所述第五调整管(M25)的控制极与第四调整管(M24)的控制极连接，所述第五调整管(M25)的第一极与第三调整管(M23)的控制极连接；

第六调整管(M26)，包括第一极、第二极和控制极，所述第六调整管(M26)的第一极与第四调整管(M24)的第一极连接，所述第六调整管(M26)的控制极与所述LDO主体电路的输出端连接；

第七调整管(M27)，包括第一极、第二极和控制极，所述第七调整管(M27)的第一极与第五调整管(M25)的第一极连接；所述第七调整管(M27)的控制极为误差放大器单元(A21)的第二输入端，用于接收基准电压；所述第七调整管(M27)的第二极与第六调整管(M26)的第二极连接；

第八调整管(M28)，包括第一极、第二极和控制极，所述第八调整管(M28)的第一极与第七调整管(M27)的第二极连接，所述第八调整管(M28)的第二极与地连接。

6.如权利要求5所述的LDO电路，其特征在于，所述误差放大器单元(A21)还包括：

第二电容(C2)，包括第一端和第二端，所述第二电容(C2)的第一端与所述第八调整管的第一极连接，所述第二电容(C2)的第二端与所述第八调整管(M28)的控制极连接；

其中，在所述LDO主体电路的输入端初始输入所述输入电压的情况下，所述第二电容(C2)的第二端上的电压跟随所述LDO主体电路的输入端输入的所述输入电压升高，所述第八调整管(M28)响应于其控制极上的电压而导通，以使所述第八调整管(M28)的第一极与地相连通，从而降低第八调整管(M28)的第一极上的电压。

7.如权利要求5所述的LDO电路，其特征在于，所述LDO主体电路还包括：

电流源(I1)，其输入端连接于所述LDO主体电路的输入端；

偏置电路，连接于所述电流源(I1)的输出端，用于向所述误差放大器单元(A1)提供偏置电流。

8.如权利要求5所述的LDO电路，其特征在于，所述LDO主体电路还包括：

第九调整管(M29)，包括第一极、第二极和控制极，所述第九调整管(M29)的第一极与所述LDO主体电路的输出端连接，所述第九调整管(M29)的第二极与地连接，所述第九调整管(M29)的控制极与所述第八调整管(M28)的控制极连接。

9.如权利要求1所述的LDO电路，其特征在于，还包括：

基准电压产生模块，用于产生所述基准电压。

10.如权利要求1所述的LDO电路，其特征在于，在所述LDO主体电路的输入端持续输入所述输入电压的情况下，所述LDO主体电路的输出端输出的输出电压与基准电压相等。

Images