CN114978059A - 放大器电路及在放大器电路中降低输出电压过冲的方法 - Google Patents

放大器电路及在放大器电路中降低输出电压过冲的方法 Download PDF

Info

Publication number
CN114978059A
CN114978059A CN202111067091.7A CN202111067091A CN114978059A CN 114978059 A CN114978059 A CN 114978059A CN 202111067091 A CN202111067091 A CN 202111067091A CN 114978059 A CN114978059 A CN 114978059A
Authority
CN
China
Prior art keywords
transistor
output
node
amplifier
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111067091.7A
Other languages
English (en)
Inventor
吴昌宪
巴尔·S·三德胡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Publication of CN114978059A publication Critical patent/CN114978059A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/571—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overvoltage detector
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0233—Continuous control by using a signal derived from the output signal, e.g. bootstrapping the voltage supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/38—Positive-feedback circuit arrangements without negative feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/38—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
    • H03F3/387—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/151—A source follower being used in a feedback circuit of an amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45218—Diode clamping means are present at the output of a differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45248—Indexing scheme relating to differential amplifiers the dif amp being designed for improving the slew rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开一种放大器电路及在放大器电路中降低输出电压过冲的方法，该放大器电路包括放大器及输出晶体管。放大器电路耦接于输出晶体管的输出节点，用以提供输出电压至负载装置。放大器电路也包括压摆率控制电路，耦接于该输出晶体管的栅极节点，且设置以控制输出晶体管的栅极节点在上电期间的电压上升，降低输出电压过冲。

Description

放大器电路及在放大器电路中降低输出电压过冲的方法
技术领域
本发明是关于一种电子电路，更特别的是，本发明的实施例是关于无电容的线性稳压电路。这里所述的一些实施例是应用在无电容稳压器电路当中以减少上电过载的问题。然而，这里所述的电路及方法可涉及在其他放大电路当中减少上电过载的应用。
背景技术
线性稳压器做为输入电源与输出之间的可变电阻以降低施加于负载的电压。所以，线性稳压器的效率是低的。不同于切换电源供应的直流对直流(DC-DC)转换器，线性稳压器提供持续的操作，且更便宜及易于使用。
图1是公知的线性稳压电路的简单示意图。如图1所示，线性稳压器100是低压降稳压器(low drop-out,LDO)，其接收输入电压VIN及产生调节的输出电压VOUT。低压降稳压器是能调整输出电压的直流线性电压稳压器。低压降稳压器100包含放大器110及输出晶体管MP，放大器110是作为误差放大器的差分放大器，而输出晶体管MP可为功率场效晶体管(field effect transistor,FET)。差分放大器110是配置以放大参考电压Vref与反馈电压Vfb之间的差分，其为通过电阻R1、R2形成的电压分压器采样的调节输出电压VOUT的一部分。差分放大器110的输出耦接于输出晶体管MP的栅极节点122。调节输出电压VOUT是由输出晶体管MP的输出节点124导出。在栅极节点124的栅极电压是如图1中所指的Vmcg。图1也示出提供操作电源至低压降稳压器100的输入电压VIN。通过汲取电流Iload表示的负载装置接收由低压降稳压器100提供的电压。
对于理想的运算放大器增益而言，输出电压由以下公式给出：
Figure BDA0003258805080000011
其中参考电压VREF可为例如1.205V的带隙参考电压。
图1中公知补偿式的线性电压稳压器(LDO)需要相对大的外部电容Cext，通常在微法拉的范围以控制稳定性。在这种情况下，集成电路芯片需要一个接脚来连接至外部电容Cext，增加了电路板的成本及面积。在图1中，等效串联电阻ESR与外部电容Cext串联。为避免在芯片上有额外的接脚及采用外部低等效串联电阻ESR电容的问题，采用一种无电容线性稳压器，但挑战在于负载的稳定性及瞬时回应。
因此，需要能解决上述限制的改善方法及系统。
发明内容
根据本发明的实施例，提供电路及方法来减少在上电期间放大器电路的过载。在一些实施例中，电流源是耦接于输出晶体管的栅极节点以控制栅极电流上升的压摆率(slew rate)，防止输出电压穿透。检测电路监控输出电压且使压摆率控制失效以用于放大器电路的正常操作。
根据本发明的实施例，放大器电路包括线性稳压器，其具有放大器及输出晶体管以形成反馈回路。放大器配置以接收参考电压及来自反馈回路的反馈电压，且输出晶体管具有输出节点以提供输出电压至负载装置。放大器电路也包括压摆率控制电路，耦接于输出晶体管的栅极节点且设置以控制栅极节点的压摆率，控制在上电期间的电压上升以减少输出电压过冲。
在一些实施例中，当输出电压达到预设电压准位时，放大器电路设置以使压摆率控制电路失效。
在一些实施例中，压摆率控制电路包括切换晶体管及二极管连接晶体管，二极管连接晶体管的栅极节点耦接于输出晶体管的栅极节点以形成电流镜，二极管连接晶体管的栅极节点耦接于二极管连接晶体管的漏极节点。
在一些实施例中，二极管连接晶体管及切换晶体管为P型金属氧化物半导体(PMOS)晶体管。
在一些实施例中，压摆率是通过二极管连接晶体管中的偏压电流及二极管连接晶体管的尺寸来决定。
在一些实施例中，放大器电路还包括输出电压准位检测电路，耦接于输出晶体管的输出节点。当输出电压达到预设电压准位时，输出电压准位检测电路设置以关闭切换晶体管以使压摆率控制电路失效。
在一些实施例中，输出电压准位检测电路包括第一电流源、第一晶体管以及偏压电阻，串联耦接于电压供应及接地节点之间，第一晶体管的栅极节点耦接于输出晶体管的输出节点。输出电压准位检测电路还包括第二晶体管，耦接于第一晶体管的源极节点与接地节点之间，以及第三晶体管，具有栅极节点耦接于第一晶体管的漏极节点，且具有漏极节点耦接于第二晶体管及压摆率控制电路的切换晶体管的栅极节点。
在一些实施例中，当输出电压达到预设电压准位时，输出电压准位检测电路设置以使压摆率控制电路失效，其中预设电压准位是依据第一电流源、偏压电阻及第一晶体管的阈值电压来决定。
在一些实施例中，第一晶体管、第二晶体管及第三晶体管为n型金属氧化物半导体(NMOS)晶体管。
在一些实施例中，放大器电路还包括放大器偏压选择电路，设置以选择在上电期间放大器的第一偏压电流，以及在正常操作期间放大器的第二偏压电流，其中第一偏压电流大于第二偏压电流。
根据本发明的实施例，放大器电路包括放大器及输出晶体管。放大器耦接于输出晶体管的输出节点，提供输出电压至负载装置。放大器电路还包括压摆率控制电路，耦接于输出晶体管的栅极节点，且设置以控制输出晶体管的栅极节点的压摆率，控制在上电期间的电压上升以减少输出电压过冲。
在一些实施例中，放大器电路还包括输出电压准位检测电路，当输出电压达到预设电压准位时，输出电压准位检测电路设置以使压摆率控制电路失效。
在一些实施例中，压摆率控制电路包括切换晶体管及二极管连接晶体管。二极管连接晶体管的栅极节点耦接于输出晶体管的栅极节点以形成电流镜，二极管连接晶体管的栅极节点耦接于二极管连接晶体管的漏极节点。
在一些实施例中，输出电压准位检测电路耦接于输出晶体管的输出节点，当输出电压达到预设电压准位时，输出电压准位检测电路设置以关闭切换晶体管以使压摆率控制电路失效。
在一些实施例中，输出电压准位检测电路包括第一电流源、第一晶体管以及偏压电阻，串联耦接于电压供应及接地节点之间，第一晶体管的栅极节点耦接于输出晶体管的输出节点。输出电压准位检测电路还包括第二晶体管，耦接于第一晶体管的源极节点与接地节点之间，以及第三晶体管，具有栅极节点耦接于第一晶体管的漏极节点，且具有漏极节点耦接于第二晶体管及压摆率控制电路的切换晶体管的栅极节点。
根据本发明的实施例，提供一种在放大器电路中降低输出电压过冲的方法。放大器电路包括放大器及输出晶体管，放大器耦接于输出晶体管的输出节点以提供输出电压至负载装置。此方法包括将输出晶体管的栅极节点耦接压摆率控制电路，以控制栅极节点上的压摆率，于上电期间降低输出电压过冲。
在一些实施例中，此方法还包括当输出电压达到预设电压准位时，使压摆率控制电路失效。
在一些实施例中，此方法还包括使用压摆率控制电路，其包含二极管连接晶体管，串联于切换晶体管，二极管连接晶体管与输出晶体管形成电流镜。
在一些实施例中，此方法还包括当输出电压达到预设电压准位时，关闭切换晶体管。
在一些实施例中，此方法还包括在上电期间选择用于放大器的第一偏压电流，以及在正常操作期间选择用于放大器的第二偏压电流。第一偏压电流大于第二偏压电流。
附图说明
本发明的本质及优点可通过参考以下图式而有更进一步的理解。在附图当中，相似的组件或特征可具有相同的组件符号。此外，相同类型的各种组件可以通过在组件符号后面加上能与相似组件区分的第二标号。如果在说明书中仅使用第一组件符号，其描述可适用于具有相同第一组件符号的任一相似组件，与第二组件符号无关。
图1是公知的线性稳压电路的简化示意图；
图2A是示出无电容线性稳压电路的等效电路的示意图，图2B是示出图2A中线性稳压器的极点位置的增益及频率图；
图3A是根据本发明实施例示出具有波形的线性稳压电路在上电期间输出回应的简化示意图；
图3B是根据本发明实施例示出在图3A中线性稳压器的输出晶体管MP的栅极电压与输出电压状态在芯片上电期间的仿真波形图；
图4是根据本发明实施例示出线性稳压器电路的示意图；
图5是根据本发明实施例示出放大器偏压电流选择的简化示意图；
图6是根据本发明实施例示出在上电期间放大器操作的波形图；以及
图7是根据本发明实施例示出在放大器电路中减少输出电压过冲的方法的简化流程图。
附图标号：
100:低压降稳压器
110,A1:放大器
122,412,422,433:栅极节点
124,411:输出节点
200,300,410:线性稳压器
310,320,610,620,630,640:波形
311,322,611,622:突波
400:放大器电路
420:压摆率控制电路
430:输出电压准位检测电路
431:第一电流源
432:第二电流源
434:漏极节点
510,Ib,ibias0,ibias1:偏压电流
520:放大器偏压电流选择电路
700:方法
710,720,730,740,750,760,770:步骤
CGS、CGD:寄生电容
Cext:外部电容
C1:电容
ESR:等效串联电阻
Error Amp:误差放大器
GND:接地节点
Gm1:增益
Iload:电流
MD:二极管连接晶体管
MP,Mp:输出晶体管
MS:切换晶体管
M1:第一晶体管
M2:第二晶体管
M3:第三晶体管
P1:第一极点
P2:第二极点
Rb:偏压电阻
RDS:寄生电阻
R1,R2,R11,R12:电阻
R1n:内部电阻
VIN,VDDMIC,VDDB:供应电压
Vfb:反馈电压
Vg,Vmcg:栅极电压
Vout:输出电压
Vref:参考电压
V0,V1:电压
V2:源极电压
V3:源极电压
具体实施方式
本发明的观点将参考附图于下文中更完整的描述，其形成本发明的一部份且通过图式方式示出示例性的特征。然而，特征可以许多不同形式来实施，不应被解释为局限在本文中所列的组合，相反地，提供这些组合将使本发明更为彻底及完整，并传达范围。在其他方面，本发明的特征可通过方法、装置来达成及/或体现于商品中。因此，以下的详细说明不应被视为限制的意思。
图2A是示出无电容线性稳压电路的等效电路的示意图，图2B是示出图2A中线性稳压器的极点位置的增益及频率图。如图2A所示，线性稳压器200接收输入电压VIN，并产出调整的输出电压VOUT。线性稳压器200包括误差放大器Error Amp，其具有增益Gm1、内部电阻R1n及电容C1。线性稳压器200还包括输出晶体管Mp，也可作为传送晶体管，且反馈回路的形成是由电阻R11及电阻R12的电压分压器的中点至误差放大器Error Amp的输入节点。输出晶体管Mp具有相关的寄生电容CGS、CGD，以及寄生电阻RDS。外部负载装置由电流Iload表示。
线性稳压器200是没有补偿的无电容稳压器，其具有两个主要极点，如图2B所示，第一极点P1是误差放大器输出极点，第二极点P2是负载相关输出极点。主导的第一极点P1如下所示：
Figure BDA0003258805080000071
其中，Apass是输出晶体管Mp的电压增益。因此，第一极点P1驻留于低频，通常是在几kHz，因为误差放大器的输出电阻是相对大到足以具有足够的直流回路增益。
第二极点P2是位于输出VOUT，如下公式所示：
Figure BDA0003258805080000072
其中，Gmp是输出晶体管Mp的跨导增益，Rout是由电流负载效应产生的等效电阻，Cout是芯片上的负载电容，由于芯片面积限制，通常小于100pF。
传送晶体管的跨导增益Gmp及寄生电容RDS可随着增加负载电流而改变，使其对于负载状态敏感。大的负载电流能推动第二极点P2到更高的频率，远超过第一极点P1。在低电流时，有效的负载电阻显著的增加，第二极点P2可被推向较低的频率。随着极点位置的变化，无法保证回路的稳定性。除此之外，寄生电容CGD的副作用是减少回路相位裕度的右半部平面(RHP)零点的形成，因此，设计无电容稳压器电路必须更加小心以确保回路的稳定性。
图3A是根据本发明实施例示出具有波形的线性稳压电路在上电期间输出回应的简化示意图。线性稳压器300的组件与图1中所示的类似，因此，在此不在详细描述。
如前所述，关于无电容稳压器的问题，当不使用外部电容，其稳定性更具有挑战性。因此，我们交换反馈响应的速度以达到足够的相位裕度。其结果是，当芯片上电时，在开始控制输出晶体管MP的栅极电压Vg之前，需要一些时间将误差放大器从截止区域带到线性操作。这个输出的传送晶体管非常大，且输出晶体管MP的栅极上的突波(glitch)，如图3B的波形310所示，在上电状态能使得全轨的输入电压VIN，例如3.6V，出现在输出电压Vout上，如波形320所示。这在稳压器设计来驱动1.8V的逻辑电路时可能会有问题。如果输出电压达到1.8V+200mV，1.8V的逻辑电路在晶体管的栅极氧化层将接收过压的应力。其结果是电路的性能将随时间而降低。
图3B示出输出晶体管MP的栅极电压Vg的状态在芯片上电期间的仿真波形图。图3B标出供应电压VDDMIC、VDDB分别迅速上升至3.6V及3.3V。图3B还示出于公知没有压摆率控制的无电容稳压器电路的输出晶体管的栅极电压Vg的波形310及输出电压Vout的波形320。在此范例中，在输出晶体管MP的栅极电压Vg上有个负向的突波311，导致输出电压Vout的突波322达到全轨电压的3.6V。
在本发明的一些实施例中，放大器电路可包括增加至放大器的反馈电路以解决上电突波的问题。放大器电路可包括放大器及输出晶体管。放大器耦接于输出晶体管的输出节点以提供输出电压至负载装置。放大器电路还包括压摆率控制电路，耦接于输出晶体管的栅极节点，设置以控制输出晶体管的栅极节点在上电期间的电压上升，减少输出电压过冲或突波。
压摆率(slew-rate)通常定义为波形的变化率，其相同于斜率。在本文中所使用的“压摆率控制电路”指的是控制电路节点的电压上升比率的电路。使用的线性稳压器于以下图4的范例示出。
图4是根据本发明实施例示出线性稳压器电路的示意图。如图4所示，放大器电路400包括线性稳压器410，其包括放大器A1及输出晶体管MP，并与电阻R1、R2形成的反馈电阻分压器形成反馈回路。放大器A1设置以接收参考电压Vref及来自反馈回路的反馈电压Vfb。输出晶体管MP具有输出节点411以提供输出电压Vout至负载装置(图4中未示出)。放大器电路400还包括压摆率控制电路420，耦接于输出晶体管MP的栅极节点412，且设置以控制栅极节点412在上电期间的电压上升，降低输出电压过冲。
压摆率控制电路420包括切换晶体管MS及二极管连接晶体管MD，串联耦接于供应电压VIN(亦可称为输入电压)与输出晶体管MP的栅极节点412之间。二极管连接晶体管MD的栅极节点耦接于输出晶体管MP的栅极节点412以形成电流镜。二极管连接晶体管MD的栅极节点耦接于二极管连接晶体管MD的漏极节点，且两者均连接至输出晶体管MP的栅极节点412。供应电压VIN是由外部电源供应所导入的电源供应电压，且用于放大器的电路的电源供应。在这实施例中，二极管连接晶体管MD及切换晶体管MS是P型金属氧化物半导体(PMOS)晶体管。
在一些实施例中，压摆率是通过在二极管连接晶体管的偏压电流及二极管连接晶体管的尺寸来决定。在这范例中，电流镜通过二极管连接晶体管MD行程而输出晶体管MP可作为电流源。在输出晶体管MP中的电流可通过改变二极管连接晶体管的尺寸而有所不同。
放大器电路400设置当输出电压达到预设电压准位时始压摆率控制电路失效。在图4的范例中，放大器电路400还包括输出电压准位检测电路430，耦接于输出晶体管MP的输出节点411。输出电压准位检测电路430设置当输出电压达到预设电压准位时关闭切换晶体管MS，使压摆率控制电路420失效。
在图4的范例中，输出电压准位检测电路430包括第一电流源431、第一晶体管M1以及偏压电阻Rb，串联耦接于第一晶体管M1的源极与接地节点GND之间。第一晶体管M1的栅极节点耦接于输出晶体管MP输出节点411。第二晶体管M2作为第一晶体管M1的分流路径。第三晶体管M3耦接于第二电流源432。第三晶体管M3具有栅极节点433，耦接于第一晶体管M1的漏极节点，而第三晶体管M3的漏极节点434耦接于第二晶体管M2。第三晶体管M3的漏极节点434也耦接于压摆率控制电路420的切换晶体管MS的栅极节点422。
输出电压准位检测电路430设置当输出电压Vout达到预设电压准位时使压摆率控制电路420失效。预设电压准位是依据第一电流源431的偏压电流Ib、偏压电阻Rb的电阻值以及第一晶体管M1的阈值电压来决定。在图4的范例中，第一晶体管M1、第二晶体管M2以及第三晶体管M3是n型金属氧化物半导体(NMOS)晶体管。
如图4所示，放大器电路400是线性稳压器。放大器电路400可设置当输入电压VIN耦接于输出电晶MP时，作为低压降稳压器(LDO)稳压器，如同图1至图3B的范例所示。
在图4中，放大器A1可作为误差放大器，耦接于电源供应与接地端之间。举例来说，误差放大器可作为差分放大器，设置以提供根据参考电压与调整的输出电压之间差分的栅极电压。差分放大器可包括一对输入晶体管、一对偏压晶体管以及一对电流镜晶体管。输出晶体管MP包括栅极节点，耦接于差分放大器的输出节点，接收栅极电压及提供调整的输出电压至输出晶体管的输出节点。
放大器电路400的操作，作为线性稳压器的操作说明如下。首先，所有节点电压为零。当电源开启，供应电压VIN开始迅速上升。在输出电压准位检测电路430中的第一晶体管M1的漏极节点上的电压V1也迅速上升，且通过第一晶体管M1的漏极上的偏压电流Ib来设定。当电压V1迅速上升且连接至第三晶体管M3的栅极，第三晶体管M3的漏极上的电压V0仍保持低准位。随着电压V0保持低准位，压摆率控制电路420通过切换晶体管MS开启。这允许了源极电压V3传送到二极管连接晶体管MD的漏极，而二极管连接晶体管MD耦接于输出晶体管MP的栅极节点412。此时，二极管连接晶体管MD与输出晶体管MP相连，作为电流镜，因此限制及控制流过大的传送晶体管MP的电流。另外，二极管连接晶体管MD作为箝制以将输出晶体管MP的栅极节点412的电压限制到VIN-Vthp，其中Vthp是P型金属氧化物半导体的二极管连接晶体管MD的阈值电压。这使得稳压器电路平稳地提高电压Vout，不会在第一晶体管M1的栅极上造成突波。
如果在输出节点411，也就是第一晶体管M1的栅极节点的输出电压Vout，达到预设电压准位Vt+IR，第一晶体管M1开启。这里的Vt是第一晶体管的M1的阈值电压，I是第一电流源431的偏压电流Ib，而R是偏压电阻Rb的电阻值。当第一晶体管M1开启，栅极节点433的电压V1变低，关闭第三晶体管M3。第三晶体管M3的漏极节点434的电压V0变高，关闭切换晶体管MS，使得压摆率控制电路420失效。与此同时，第二晶体管M2开启，将第一晶体管M1的源极电压V2拉至接地。同时，反馈回路开始追踪输出电压Vout，且误差放大器A1进入线性区域。
上述的放大器电路也可包括放大器偏压电流选择电路，设置以选择在上电时期用于放大器的第一偏压电流，以及在正常操作时期用于放大器的第二偏压电流，其中第一偏压电流大于第二偏压电流。
图5是根据本发明实施例示出放大器具有放大器偏压电流选择的简化示意图。如图5所示，放大器A1与图4中的放大器A1类似，且可被用于线性稳压器当中，如图4的线性稳压器410。放大器A1设置以接收偏压电流510。图5还示出放大器偏压电流选择电路520，在本实施例中为2:1的多任务器电路，具有两个偏压电流ibias0、ibias1的输入端，以及选择控制信号的电压V0。电压V0是用在关闭图4中压摆率控制电路420的信号。
在电路上电阶段的期间，控制信号电压的电压V0也被用作为2:1多任务器的选择输入。V0＝0，用于放大器A1的偏压电流可选择为偏压电流ibias1，其中ibias1>ibias0，偏压电流ibias0是用于放大器A1的正常操作的偏压电流。随着在上电阶段期间较高的偏压电流ibias1，放大器A1可以较快的反应以改变反馈回路及追踪输出电压。
图6是根据本发明实施例示出在上电期间放大器操作的波形图。图6示出在输出晶体管MP上栅极电压Vg的特性在芯片上电期间的仿真波形。上图示出公知无电容稳压器电路在没有压摆率(Slew-rate,SR)控制下的输出晶体管栅极电压Vg的波形610及输出电压Vout的波形620。在此范例中，输出晶体管MP的栅极电压Vg的波形610上有一个负向突波611，导致输出电压Vout的波形620的突波622达到全轨电压(3.6V)。下图示出如前所述的无电容稳压器电路在具有压摆率(SR)控制下的输出晶体管栅极电压Vg的波形630及输出电压Vout的波形640。压摆率及阈值准位控制避免突波产生。因此，如上所述的电路允许放大器，例如稳压器，平稳地提升在输出晶体管上的电压至正确的准位而不会过冲。
在上述的放大器电路实施例中，例如图4的放大器电路400，输出晶体管MP栅极节点412的栅极电压Vg在上电期间的压摆率，可通过改变二极管连接晶体管MD与输出晶体管MP的面积比例来改变。用来关闭压摆率控制电路420的预设电压准位，可通过改变串联耦接于输出电压准位检测电路430当中第一晶体管M1的电阻Rb的电阻值来调整。进一步将上述结合图5，第一偏压电流ibias1可被选为放大器A1在上电期间的偏压电流，而第二偏压电流ibias0可被选为放大器A1在正常操作期间的偏压电流。第二偏压电流ibias0低于第一偏压电流ibias1。通过选择较高的第二偏压电流ibias1，放大器可更快的响应在反馈回路中的改变及追踪输出电压。
图7是根据本发明实施例示出在放大器电路中减少输出电压过冲的方法的简化流程图。如图7所示，此方法700是用于在包括放大器及输出晶体管的放大器电路当中减少输出电压过冲的方法。放大器耦接于输出晶体管的输出节点以提供输出电压至负载装置。方法700包括步骤710：使用压摆率控制电路耦接于输出晶体管的栅极节点，控制输出晶体管的栅极节点的电压上升以降低输出电压过冲。方法700还包括步骤720：当输出电压达到预设电压准位时，使压摆率控制电路失效。方法700还包括步骤730：使用串联二极管连接晶体管与切换晶体管的压摆率控制电路，二极管连接晶体管与输出晶体管形成电流镜；以及步骤740：当输出电压达到预设电压准位，关闭切换晶体管。在步骤750中，方法可包括通过改变二极管连接晶体管与输出晶体管的面积比率，改变输出晶体管的栅极电压在上电期间的压摆率。在步骤760中，用来关闭压摆率控制电路的预设电压准位可通过改变串联耦接于输出电压准位检测电路的晶体管的电阻的电阻值来调整。此外，方法700也可包括步骤770：选择在上电期间用于放大器的偏压电流，以及选择在正常操作期间用于放大器的第二偏压电流。第一偏压电流大于第二偏压电流。通过选择较大的第一偏压电流，放大器可较快的响应在反馈回路中的改变及追踪输出电压。
本文中所描述的方法及步骤可部分或完全的以储存在计算机可读取储存媒体或装置当中的编码及/或数据来实现，当计算机系统读取及执行这些编码及/或数据时，计算机系统能施行相关的方法及步骤。方法及步骤也可部分或完全的在硬件模块或设备当中实现，当硬件模块或设备被启动，它们施行相关的方法及步骤。本文中所公开的方法及步骤可使用编码、数据、硬件模块或设备的组合来实现。
本发明已描述一些实施例。然而，对于这些实施例的各种修改是可能的，且本文中所提出的原则也可应用于其他实施例。另外，在不背离本发明申请的范围下，各种组件及/或方法步骤/区块可在不同于那些具体公开的配置下实现。本领域技术人员在这些教示下将易于想到其他实施例或修改。因此，当结合上述说明书与附图来看，本申请的权利要求旨在于涵盖所有的实施例及修改。

Claims (20)

1.一种放大器电路，其特征在于，包含：
线性稳压器，具有放大器及输出晶体管以形成反馈回路，所述放大器配置以接收参考电压及来自所述反馈回路的反馈电压，且所述输出晶体管具有输出节点以提供输出电压至负载装置；以及
压摆率控制电路，耦接于所述输出晶体管的栅极节点且设置以控制所述栅极节点的压摆率。
2.根据权利要求1所述的放大器电路，其特征在于，当所述输出电压达到预设电压准位时，所述放大器电路设置以使所述压摆率控制电路失效。
3.根据权利要求1所述的放大器电路，其特征在于，所述压摆率控制电路包含切换晶体管及二极管连接晶体管，所述二极管连接晶体管的栅极节点耦接于所述输出晶体管的所述栅极节点以形成电流镜，所述二极管连接晶体管的栅极节点耦接于所述二极管连接晶体管的漏极节点。
4.根据权利要求3所述的放大器电路，其特征在于，所述二极管连接晶体管及所述切换晶体管为P型金属氧化物半导体晶体管。
5.根据权利要求3所述的放大器电路，其特征在于，压摆率是通过所述二极管连接晶体管中的偏压电流及所述二极管连接晶体管的尺寸来决定。
6.根据权利要求3所述的放大器电路，其特征在于，进一步包含输出电压准位检测电路，耦接于所述输出晶体管的所述输出节点，当所述输出电压达到预设电压准位时，所述输出电压准位检测电路设置以关闭所述切换晶体管以使所述压摆率控制电路失效。
7.根据权利要求6所述的放大器电路，其特征在于，所述输出电压准位检测电路包含：
第一电流源、第一晶体管以及偏压电阻，串联耦接于电压供应及接地节点之间，所述第一晶体管的栅极节点耦接于所述输出晶体管的所述输出节点；
第二晶体管，耦接于所述第一晶体管的源极节点与所述接地节点之间；以及
第三晶体管，具有栅极节点耦接于所述第一晶体管的漏极节点，且具有漏极节点耦接于所述第二晶体管及所述压摆率控制电路的所述切换晶体管的栅极节点。
8.根据权利要求7所述的放大器电路，其特征在于，当所述输出电压达到所述预设电压准位时，所述输出电压准位检测电路设置以使所述压摆率控制电路失效，其中所述预设电压准位是依据所述第一电流源、所述偏压电阻及所述第一晶体管的阈值电压来决定。
9.根据权利要求7所述的放大器电路，其特征在于，所述第一晶体管、所述第二晶体管及所述第三晶体管为n型金属氧化物半导体晶体管。
10.根据权利要求1所述的放大器电路，其特征在于，进一步包含放大器偏压选择电路，设置以选择：
在上电期间所述放大器的第一偏压电流；以及
在正常操作期间所述放大器的第二偏压电流，其中所述第一偏压电流大于所述第二偏压电流。
11.一种放大器电路，其特征在于，包含：
放大器；
输出晶体管，所述放大器耦接于所述输出晶体管的输出节点，提供输出电压至负载装置；以及
压摆率控制电路，耦接于所述输出晶体管的栅极节点，且设置以控制所述输出晶体管的所述栅极节点的压摆率。
12.根据权利要求11所述的放大器电路，其特征在于，进一步包含输出电压准位检测电路，当所述输出电压达到预设电压准位时，所述输出电压准位检测电路设置以使所述压摆率控制电路失效。
13.根据权利要求12所述的放大器电路，其特征在于，所述压摆率控制电路包含切换晶体管及二极管连接晶体管，所述二极管连接晶体管的栅极节点耦接于所述输出晶体管的所述栅极节点以形成电流镜，所述二极管连接晶体管的栅极节点耦接于所述二极管连接晶体管的漏极节点。
14.根据权利要求13所述的放大器电路，其特征在于，所述输出电压准位检测电路耦接于所述输出晶体管的所述输出节点，当所述输出电压达到所述预设电压准位时，所述输出电压准位检测电路设置以关闭所述切换晶体管以使所述压摆率控制电路失效。
15.根据权利要求14所述的放大器电路，其特征在于，所述输出电压准位检测电路包含：
第一电流源、第一晶体管以及偏压电阻，串联耦接于电压供应及接地节点之间，所述第一晶体管的栅极节点耦接于所述输出晶体管的所述输出节点；
第二晶体管，耦接于所述第一晶体管的源极节点与所述接地节点之间；以及
第三晶体管，具有栅极节点耦接于所述第一晶体管的漏极节点，且具有漏极节点耦接于所述第二晶体管及所述压摆率控制电路的所述切换晶体管的栅极节点。
16.一种在一放大器电路中降低输出电压过冲的方法，其特征在于，所述放大器电路包含放大器及输出晶体管，所述放大器耦接于所述输出晶体管的输出节点以提供输出电压至负载装置，所述方法包含：
将所述输出晶体管的栅极节点耦接压摆率控制电路，以控制所述栅极节点上的压摆率。
17.根据权利要求16所述的方法，其特征在于，进一步包含当所述输出电压达到预设电压准位时，使所述压摆率控制电路失效。
18.根据权利要求17所述的方法，其特征在于，进一步包含使用所述压摆率控制电路，其包含二极管连接晶体管，串联于切换晶体管，所述二极管连接晶体管与所述输出晶体管形成电流镜。
19.根据权利要求18所述的方法，其特征在于，进一步包含当所述输出电压达到所述预设电压准位时，关闭所述切换晶体管。
20.根据权利要求19所述的方法，其特征在于，进一步包含：
在上电期间选择用于所述放大器的第一偏压电流；以及
在正常操作期间选择用于所述放大器的第二偏压电流；
其中所述第一偏压电流大于所述第二偏压电流。
CN202111067091.7A 2021-02-26 2021-09-13 放大器电路及在放大器电路中降低输出电压过冲的方法 Pending CN114978059A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/186,021 US11599132B2 (en) 2021-02-26 2021-02-26 Method and apparatus for reducing power-up overstress of capacitor-less regulating circuits
US17/186,021 2021-02-26

Publications (1)

Publication Number Publication Date
CN114978059A true CN114978059A (zh) 2022-08-30

Family

ID=82975179

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111067091.7A Pending CN114978059A (zh) 2021-02-26 2021-09-13 放大器电路及在放大器电路中降低输出电压过冲的方法

Country Status (4)

Country Link
US (1) US11599132B2 (zh)
KR (1) KR102605124B1 (zh)
CN (1) CN114978059A (zh)
TW (1) TWI774467B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3951551B1 (en) * 2020-08-07 2023-02-22 Scalinx Voltage regulator and method
US11906997B2 (en) * 2021-05-14 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Low-dropout (LDO) voltage regulator including amplifier and decoupling capacitor
KR102533075B1 (ko) * 2021-09-16 2023-05-15 고려대학교 산학협력단 이중 피드백 루프 구조를 이용한 캡리스 저전압 강하 레귤레이터
US20230198394A1 (en) * 2021-12-17 2023-06-22 Qualcomm Incorporated Nonlinear current mirror for fast transient and low power regulator
US11947373B2 (en) * 2022-01-13 2024-04-02 Taiwan Semiconductor Manufacturing Company Ltd. Electronic device including a low dropout (LDO) regulator

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7218082B2 (en) * 2005-01-21 2007-05-15 Linear Technology Corporation Compensation technique providing stability over broad range of output capacitor values
US7199565B1 (en) * 2006-04-18 2007-04-03 Atmel Corporation Low-dropout voltage regulator with a voltage slew rate efficient transient response boost circuit
TW200849803A (en) * 2007-06-14 2008-12-16 Sitronix Technology Corp Apparatus capable of increasing slew rate of operational amplifier (OPMP)
CN101359898B (zh) * 2007-07-31 2011-07-06 展讯通信（上海）有限公司 动态cmos运算放大器的压摆率增加器
US7683672B2 (en) * 2007-09-10 2010-03-23 Donald Bartlett Dynamically controlled output slew rate pad driver
JP5439694B2 (ja) * 2009-06-22 2014-03-12 ルネサスエレクトロニクス株式会社 パルス幅変調回路
US8471538B2 (en) * 2010-01-25 2013-06-25 Sandisk Technologies Inc. Controlled load regulation and improved response time of LDO with adaptive current distribution mechanism
US8265574B2 (en) * 2010-04-09 2012-09-11 Triquint Semiconductor, Inc. Voltage regulator with control loop for avoiding hard saturation
JP6042091B2 (ja) * 2011-05-13 2016-12-14 ローム株式会社 スイッチングレギュレータの制御回路、スイッチングレギュレータおよび電子機器、スイッチング電源装置、テレビ
JP2012257070A (ja) * 2011-06-09 2012-12-27 Nippon Telegr & Teleph Corp <Ntt> トランスインピーダンスアンプ
CN103715998B (zh) * 2012-09-28 2017-06-30 联咏科技股份有限公司 运算放大器模块及提高运算放大器电路的回转率的方法
EP2961064B1 (en) * 2014-06-26 2018-12-19 Dialog Semiconductor (UK) Limited Robust sink/source output stage and control circuit
CN106125810B (zh) * 2015-05-08 2019-03-12 美国亚德诺半导体公司 包括过冲抑制的过流恢复
ITUB20150969A1 (it) * 2015-05-28 2016-11-28 Sk Hynix Inc Regolatore con migliorato Slew Rate
US9874889B1 (en) * 2015-07-07 2018-01-23 Marvell International Ltd. Voltage regulator
KR101899922B1 (ko) * 2016-04-19 2018-09-18 한국전자통신연구원 저전력 고주파 증폭기
US9846445B2 (en) * 2016-04-21 2017-12-19 Nxp Usa, Inc. Voltage supply regulator with overshoot protection
US9791874B1 (en) * 2016-11-04 2017-10-17 Nxp B.V. NMOS-based voltage regulator
US20190050012A1 (en) * 2017-08-10 2019-02-14 Macronix International Co., Ltd. Voltage regulator with improved slew rate
TWI666538B (zh) * 2018-04-24 2019-07-21 瑞昱半導體股份有限公司 穩壓器與穩壓方法
US20200125126A1 (en) * 2018-10-19 2020-04-23 Stmicroelectronics International N.V. Voltage regulator circuit with high power supply rejection ratio
US10545523B1 (en) * 2018-10-25 2020-01-28 Qualcomm Incorporated Adaptive gate-biased field effect transistor for low-dropout regulator
JP7304729B2 (ja) * 2019-04-12 2023-07-07 ローム株式会社 電源回路、電源装置及び車両
US10996700B1 (en) * 2019-12-07 2021-05-04 Pixart Imaging Incorporation Fast response linear regulator with bias current control and overshoot and undershoot suppression

Also Published As

Publication number Publication date
US11599132B2 (en) 2023-03-07
US20220276666A1 (en) 2022-09-01
KR20220122462A (ko) 2022-09-02
KR102605124B1 (ko) 2023-11-23
TW202234193A (zh) 2022-09-01
TWI774467B (zh) 2022-08-11

Similar Documents

Publication Publication Date Title
TWI774467B (zh) 放大器電路及在放大器電路中降低輸出電壓過衝的方法
EP2846213B1 (en) Method and apparatus for limiting startup inrush current for low dropout regulator
US7602162B2 (en) Voltage regulator with over-current protection
US7482790B2 (en) Voltage regulator output stage with low voltage MOS devices
US7656139B2 (en) Creating additional phase margin in the open loop gain of a negative feedback amplifier system using a boost zero compensating resistor
US7602161B2 (en) Voltage regulator with inherent voltage clamping
US10541677B2 (en) Low output impedance, high speed and high voltage generator for use in driving a capacitive load
US6703816B2 (en) Composite loop compensation for low drop-out regulator
CN111033431B (zh) 用于高速微控制器的片上nmos无电容ldo
US7362081B1 (en) Low-dropout regulator
US10025334B1 (en) Reduction of output undershoot in low-current voltage regulators
US8129962B2 (en) Low dropout voltage regulator with clamping
US9927828B2 (en) System and method for a linear voltage regulator
US11347249B2 (en) Current limit through reference modulation in linear regulators
KR101432494B1 (ko) 로우드랍아웃 전압레귤레이터
TWI672572B (zh) 電壓調節器
US6437638B1 (en) Linear two quadrant voltage regulator
US8253479B2 (en) Output driver circuits for voltage regulators
CN116578150A (zh) 一种线性稳压器
US20230063492A1 (en) LDO/Band Gap Reference Circuit
WO2023084948A1 (ja) 過電流保護回路、電源装置
KR20240095042A (ko) 저 드롭아웃 레귤레이터
CN117348658A (zh) 驱动级电路、线性稳压器及电源装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination