ITUB20150969A1

ITUB20150969A1 - Regolatore con migliorato Slew Rate

Info

Publication number: ITUB20150969A1
Application number: ITUB2015A000969A
Authority: IT
Inventors: Herve' Caracciolo
Original assignee: Sk Hynix Inc
Priority date: 2015-05-28
Filing date: 2015-05-28
Publication date: 2016-11-28
Also published as: US9857815B2; KR102470562B1; KR20160140365A; US20160349777A1

Description

DESCRIZIONE

CAMPO DELL'INVENZIONE

La presente descrizione si riferisce a un regolatore con migliorato slew rate.

La descrizione particolarmente, ma non esclusivamente, si riferisce a un regolatore con migliorato slew rate, implementando un?altra rete di retroazione nel regolatore.

BACKGROUND DELL?INVENZIONE

Un regolatore low-dropout o LDO ? un regolatore lineare di tensione continua, che pu? regolare la tensione di uscita anche quando la tensione di alimentazione ? effettivamente molto vicina alla tensione di uscita. I vantaggi di un regolatore di tensione low-dropout rispetto ad altri regolatori DC-DC includono minore rumore di commutazione, minore dimensione del dispositivo e maggiore semplicit? di progetto, ecc.

Figura 1 mostra schematicamente uno schema circuitale di un regolatore LDO convenzionale. Il regolatore LDO 100 comprende un amplificatore operazionale 10, un transistore PMOS PM, un primo resistore Ri e un secondo resistore R2. L?amplificatore operazionale 10 riceve una tensione di riferimento VCCI_REF al suo ingresso invertente ed una tensione di retroazione FEED al suo ingresso non invertente. La tensione di retroazione FEED ? una tensione a un nodo fra il primo resistore Ri e il secondo resistore R2? La gate del transistore PMOS PM ? accoppiata con il terminale di uscita dell?amplificatore operazionale 10. II source del transistore PMOS PM ? accoppiato alla tensione di alimentazione PWR. Il drain del transistore PMOS PM ? accoppiato con un terminale del primo resistore Ri. Un terminale del secondo resistere R2 ? accoppiato con l'altro terminale del primo resistore Ri e l'altro terminale del secondo resistore R2 ? accoppiato con la massa VSSI.

II regolatore LDO 100 adotta una rete di retroazione negativa per stabilizzare l'uscita VOUT. Il regolatore LDO 100 funziona come spiegato sotto.

Il nodo della tensione di uscita VOUT ? accoppiato a un carico. Quando ? richiesta istantaneamente dal carico una grande quantit? di corrente, la tensione di uscita VOUT pu? leggermente diminuire dalla sua tensione desiderata. La diminuzione della tensione di uscita VOUT causa una diminuzione della tensione di retroazione FEED. La tensione di retroazione FEED ? fornita all'ingresso non invertente dell' amplificatore operazionale 10, quindi la tensione di retroazione FEED diventa minore a causa della diminuzione della tensione di retroazione FEED. Allora, l?uscita DVRP dell'amplificatore operazionale 10 comincia a diminuire perch? la tensione DVRP di uscita ? proporzionale secondo un guadagno alla differenza tra tensione di retroazione FEED e tensione di riferimento VCCI_REF. La diminuzione della tensione DVRP di uscita dell'amplificatore operazionale 10 controlla il transistore PMOS PM in modo tale che il transistore PMOS PM pu? far fluire, dal suo source al drain, abbastanza corrente per riportare la tensione di retroazione FEED alla sua tensione desiderata.

Per una diminuzione improvvisa della tensione di uscita del regolatore, ? necessario recuperare rapidamente la sua tensione, per esempio, in un circuito di memoria, perch? la memoria di tecnologia pi? avanzata funziona con una larghezza di banda abbastanza elevata. Un recupero lento della tensione di uscita del regolatore pu? causare una disfunzione critica nel dispositivo di memoria durante diverse operazioni (lettura, programmazione, cancellazione, ingresso dati, uscita dati).

Per ottenere un recupero veloce nei LDO, ? richiesto che l'amplificatore operazionale abbia elevati slew rate e larghezza di banda. Tuttavia, elevati slew rate e larghezza di banda aumenteranno il consumo di corrente. Inoltre, vi ? un compromesso tra guadagno e larghezza di banda, quindi aumentare la larghezza di banda dell'amplificatore operazionale pu? ridurne il guadagno. Un elevato guadagno dell' amplificatore operazionale 10 ? necessario per rilevare un piccolo valore di diminuzione di tensione.

? necessario concepire una struttura di regolatore LDO nuova e originale capace di funzionare con elevato slew rate senza un elevato consumo di corrente.

SOMMARIO DELL'INVENZIONE

Le forme di realizzazione dell'invenzione sono dirette a un regolatore avente un'altra rete di retroazione negativa, che ? capace di migliorare lo slew rate e la larghezza di banda. Inoltre, il consumo di potenza e la corrente durante il recupero della tensione di uscita possono essere ridotti.

In una forma di realizzazione dell'invenzione, un regolatore comprende un amplificatore operazionale per ricevere una tensione di riferimento al suo ingresso invertente e una tensione di retroazione al suo ingresso non invertente; un transistore PMOS, la gate del transistore PMOS essendo accoppiata al terminale di uscita dell'amplificatore operazionale; un blocco di confronto per ricevere la tensione di riferimento e la tensione di retroazione come ingressi; un primo resistore, un terminale del quale essendo accoppiato con il drain del transistore PMOS; un secondo resistore, un terminale del secondo resistore essendo accoppiato con l'altro terminale del primo resistore e l'altro terminale del secondo resistore essendo accoppiato con la massa, la tensione di retroazione essendo la tensione a un nodo fra il primo resistore e il secondo resistore. La gate del transistore PMOS ? scaricata in base alla tensione di uscita del blocco di confronto e la tensione di uscita del blocco di confronto ? determinata in base alla differenza di tensione di riferimento e tensione di retroazione.

II blocco di confronto pu? ulteriormente comprendere un secondo amplificatore operazionale per ricevere la tensione di riferimento al suo ingresso non invertente e la tensione di retroazione al suo ingresso invertente.

Il blocco di confronto pu? ulteriormente comprendere un traslatore verso il basso per traslare verso il basso la tensione di uscita del secondo amplificatore operazionale e fornire la tensione traslata verso il basso alla gate del primo transistore NMOS.

Il traslatore verso il basso pu? comprendere un secondo transistore NMOS e un resistore variabile, il source del secondo transistore NMOS essendo accoppiato con un terminale del resistore variabile, l'altro terminale del resistere essendo accoppiato con la massa. Il terminale di uscita del secondo amplificatore operazionale pu? essere accoppiato con la gate del secondo transistore NMOS e il nodo fra il secondo transistore NMOS e il resistere variabile pu? essere accoppiato con la gate del primo transistore NMOS. Il resistere variabile pu? comprendere un terzo transistore NMOS e la gate del terzo resistere pu? ricevere una tensione per polarizzare il traslatore verso il basso.

In una forma di realizzazione alternativa, l'uscita del secondo amplificatore operazionale pu? essere fornita alla gate del transistore NMOS.

BREVE DESCRIZIONE DEI DISEGNI

Le caratteristiche e i vantaggi della descrizione saranno chiari dalla seguente descrizione delle forme di realizzazione della stessa date a titolo di esempio indicativo e non limitativo in riferimento ai disegni annessi, in cui

Figura 1 mostra schematicamente uno schema circuitale di un regolatore LDO convenzionale.

Figura 2 mostra schematicamente uno schema circuitale del regolatore secondo una forma di realizzazione, essendo un regolatore LDO.

Figura 3 mostra schematicamente uno schema circuitale del regolatore LDO con un esempio di traslatore verso il basso.

Figura 4 mostra schematicamente uno schema circuitale del regolatore LDO con un esempio di configurazione circuitale del primo amplificatore operazionale.

Figura 5 mostra schematicamente un diagramma temporale del regolatore LDO con un esempio di configurazione circuitale del primo amplificatore operazionale in figura 4.

DESCRIZIONE DETTAGLIATA DELLE FORME DI REALIZZAZIONE

Esempi di forme di realizzazione della presente invenzione saranno descritte dettagliatamente qui sotto in riferimento ai disegni accompagnatori. Anche la presente invenzione ? illustrata e descritta in relazione a esempi di forme di realizzazione della stessa, sar? evidente all'esperto della tecnica che possono essere apportate varie modifiche senza allontanarsi dallo spirito e dalla portata dell'invenzione . I termini e le parole utilizzate nella descrizione e nelle rivendicazioni non devono essere interpretati con il loro significato ordinario o da dizionario. In base al principio che l'inventore pu? definire il concetto di un termine adatto a descrivere la propria invenzione nel modo migliore, esso deve essere interpretato come un significato e concetti che sono conformi all'idea tecnica della presente invenzione. Inoltre, le descrizioni dettagliate delle costruzioni ben note nella tecnica possono essere omesse per evitare di mettere in ombra inutilmente la sostanza della presente invenzione.

Nei disegni, caratteristiche corrispondenti sono identificate dagli stessi numeri di riferimento.

Figura 2 mostra schematicamente uno schema circuitale del regolatore secondo una forma di realizzazione. In particolare, il regolatore mostrato in Figura 2 ? un regolatore LDO (low-dropout).

Il regolatore LDO 200 comprende un amplificatore operazionale 10, un transistore PMOS PM, un primo resistere Ri e un secondo resistere R2. L'amplificatore operazionale 10 riceve una tensione di riferimento VCCI_REF al suo ingresso invertente e una tensione di retroazione FEED al suo ingresso non invertente. La tensione di retroazione FEED ? una tensione a un nodo fra il primo resistere Ri e il secondo resistere R2. La gate del transistore PMOS PM ? accoppiata con il terminale di uscita dell' amplificatore operazionale 10. Il source del transistore PMOS PM ? accoppiato alla tensione di alimentazione PWR. Il drain del transistore PMOS PM ? accoppiato con un terminale del primo resistere Ri. Un terminale del secondo resistere R2 ? accoppiato con l'altro terminale del primo resistere Ri e l'altro terminale del secondo resistere R2 ? accoppiato con la massa VSSI.

Il regolatore LDO 200 ulteriormente comprende un transistore NMOS Mi. Il drain del transistore NMOS Mi ? accoppiato con la gate del transistore PMOS PM. Il source del transistore NMOS Mi ? accoppiato con la massa VSSI.

Il regolatore LDO 200 ulteriormente comprende un blocco 50 di confronto. Il blocco 50 di confronto riceve la tensione di riferimento VCCI_REF e la tensione di retroazione FEED come ingressi. Poi, la tensione di uscita del blocco 50 di confronto ? fornita alla gate del transistore NMOS e la tensione di uscita del blocco 50 di confronto ? generata in base alla differenza tra tensione di riferimento VCCI_REF e tensione di retroazione FEED. In questo modo, il blocco 50 di confronto realizza una rilevazione della diminuzione di tensione all'uscita del regolatore LDO 200. La tensione di gate del transistore NMOS Mi ? controllata in modo tale che una piccola variazione della differenza fra tensione di riferimento VCCI_REF e tensione di retroazione FEED pu? accendere il transistore NMOS Mi per scaricare la gate del transistore PMOS PM.

Il blocco 50 di confronto pu? comprendere un secondo amplificatore operazionale 20 e un traslatore verso il basso 30. Un secondo amplificatore operazionale 20 pu? ricevere la tensione di riferimento VCCI_REF al suo ingresso non invertente e una tensione di retroazione FEED al suo ingresso invertente. Il traslatore verso il basso 30 pu? traslare verso il basso la tensione di uscita del secondo amplificatore operazionale 20 e fornire la tensione traslata verso il basso alla gate del primo transistore NMOS Mi.

Quando vi ? una diminuzione della tensione di uscita VOUT dovuta a un elevato carico di corrente, anche la tensione di retroazione FEED a un nodo fra il primo resistere Ri e il secondo resistere R2 diminuisce. La diminuzione della tensione di retroazione FEED causa l'aumento della differenza fra la tensione di riferimento e la tensione di retroazione, vale a dire VCCI_REF - FEED. L'uscita del secondo amplificatore operazionale 20 ? proporzionale a questa differenza. Poi, una tensione di uscita pi? alta ? fornita al traslatore verso il basso 30, che, a sua volta, aumenta la tensione di gate VA del primo transistore NMOS Mi. Quando la tensione di gate VA supera la tensione di soglia Vth del primo transistore NMOS Mi, il transistore NMOS Mi si accende e comincia a scaricare una corrente dalla gate del transistore PMOS PM.

Grazie alla scarica, la tensione di gate del transistore PMOS PM diminuisce rapidamente, il che causa l'aumento della tensione sourcegate del transistore PMOS PM. L'aumentata tensione source-gate del transistore PMOS PM risulta nell'aumento della corrente drain-source del transistore PMOS PM, che a sua volta compensa la diminuzione della tensione di uscita VOUT, come desiderato.

Nella forma di realizzazione, il blocco 50 di confronto e il primo transistore NMOS Mi fungono da circuiti di commutazione rapida per tirare gi? la tensione della gate del transistore PMOS PM. Solitamente, il primo amplificatore operazionale 10 richiede alto guadagno, perch? dovrebbe essere in grado di rilevare una piccola fluttuazione di tensione fra la tensione di riferimento VCCIJREF e la tensione di retroazione FEED e l'uscita del primo amplificatore operazionale 10 lavora abbastanza vicino alla tensione di alimentazione PWR che ? abbastanza alta. A causa del compromesso tra guadagno e larghezza di banda, il primo amplificatore operazionale 10 diventerebbe pi? complicato e occuperebbe pi? area se il primo amplificatore operazionale 10 fosse progettato per avere una maggiore larghezza di banda. Inoltre, questo progetto complicato potrebbe aumentare ulteriormente il consumo di corrente.

Invece di modificare il primo amplificatore operazionale 10 gi? pesante, la forma di realizzazione sfrutta un'altra rete di retroazione comprendente il blocco 50 di confronto e il primo transistore NMOS Mi. Il secondo amplificatore operazionale 20 non ha bisogno di alto guadagno perch? accende e spegne il primo transistore NMOS Mi facendo superare la tensione di soglia \? alla tensione di gate VA. La tensione di soglia Vth solitamente ? piccola. Di conseguenza, la larghezza di banda del secondo amplificatore operazionale 20 pu? essere aumentata fino ad un dato prodotto banda guadagno, grazie al suo guadagno basso. Il primo transistore NMOS Mi pu? funzionare, cio? accendersi e spegnersi, pi? velocemente di un amplificatore operazionale usuale. La rete addizionale di retroazione pu? cos? aumentare lo slew rate del regolatore LDO. Inoltre, la rete addizionale di retroazione non richiede una configurazione, complicata e l'area occupata dalla rete addizionale di retroazione pu? essere minimizzata. Questo pu? essere vantaggioso per un dispositivo di memoria di ultima generazione dove le linee conduttive sono densamente popolate.

In un esempio alternativo, l'uscita del secondo amplificatore operazionale 20 pu? essere fornita alla gate del transistore NMOS direttamente senza utilizzare un traslatore verso il basso 30 (non disegnato).

Il traslatore verso il basso 30 comprende un secondo transistore NMOS M2 e un terzo transistore NMOS M3. Il source del secondo transistore NMOS M2 ? accoppiato con un drain del terzo transistore NMOS M3. Il source del terzo transistore NMOS M3 ? accoppiato alla massa VSSI. Il terminale di uscita del secondo amplificatore operazionale 20 ? accoppiato con la gate del secondo transistore NMOS M2. Il nodo fra il secondo transistore NMOS M2 e il terzo transistore NMOS M3 ? accoppiato con la gate del primo transistore NMOS Mi. La gate del terzo transistore NMOS M3 ? dotato di una tensione di polarizzazione BIAS.

Il terzo transistore NMOS M3 funge da transistore di polarizzazione. La tensione di polarizzazione BIAS pu? essere controllata in modo tale che la tensione VA di uscita si muova all'interno di un intervallo di tensione desiderato. Il traslatore verso il basso 30 pu? essere considerato come un amplificatore a drain comune con un guadagno minore di 1.

Poich? la tensione della soglia del primo transistore NMOS Mi ? solitamente bassa se confrontata alla pi? alta tensione di uscita del secondo amplificatore operazionale 20, la tensione di uscita del secondo amplificatore operazionale 20 deve essere adattata alla tensione di soglia Vth. Se il secondo amplificatore operazionale 20 ? accoppiato con il primo transistore NMOS Mi direttamente, Mi pu? anche essere acceso da una leggera fluttuazione delle tensioni di uscita del secondo amplificatore operazionale 20 causata da un rumore agli ingressi. Il traslatore verso il basso 30 previene questa situazione e quella del regolatore LDO 200 che diventa instabile a causa dell'azione del transistore Mi in caso non ci sia nessuna diminuzione al nodo di uscita. In assenza del traslatore verso il basso 30, il transistore Mi in effetti agirebbe sul nodo di uscita scaricandolo e quindi il transistore PMOS PM inietterebbe della carica sul nodo di uscita, portando il regolatore LDO 200 fuori dall?area di regolazione.

L'esempio di primo amplificatore operazionale 10 include uno specchio di corrente, uno stadio di ingresso differenziale e uno stadio di uscita. Lo stadio 11 di uscita include un secondo transistore PMOS PM2, un quarto transistore NMOS M4. Il drain del secondo transistore PMOS PM2 ? accoppiato con il drain del quarto transistore NMOS M4 al nodo B. Il nodo B ? accoppiato con il nodo A che, a sua volta, ? accoppiato con la gate del primo transistore PMOS PM. La gate del quarto transistore NMOS M4 ? accoppiata con le gate di altri transistore NMOS che fungono da specchio di corrente.

Se il regolatore LDO della forma di realizzazione non includesse il primo transistore NMOS Mi e il blocco 50 di confronto che forma un altro blocco di retroazione negativa, la tensione alla gate del primo transistore PMOS PM sarebbe scaricata a massa tramite il quarto transistore NMOS M4, qualora vi fosse una diminuzione di tensione nella tensione di retroazione FEED. La tensione della gate del quarto transistore NMOS M4 ? determinata in base al generatore di corrente Isource, perch? i tre transistore NMOS collegati assieme in corrispondenza delle loro gate sono in una configurazione di specchio di corrente. Di conseguenza, la tensione della gate del quarto transistore NMOS M4 non risponde in modo adattivo alla differenza di tensione tra la tensione di riferimento VCCI_REF e la tensione di retroazione FEED. La corrente del quarto transistore NMOS M4 ? costante e data dal rapporto dello specchio di corrente (a sinistra}. Per aumentare la corrente di scarica del nodo B, anche la corrente di polarizzazione del quarto transistore NMOS M4 dovrebbe essere aumentata; il quarto transistore NMOS M4 avrebbe cos? un consumo non nullo con o senza una diminuzione del nodo di uscita. Quando avviene una diminuzione, il secondo transistore PMOS PM2 si spegne e il quarto transistore NMOS M4 scarica il nodo B con una corrente che ? quasi costante.

Con la forma di realizzazione, la corrente di polarizzazione del quarto transistore NMOS M4 pu? essere ridotta, riducendo cos? il consumo in continua del regolatore LDO 200 nel suo complesso; in questo caso, la scarica del nodo DVRP ? assicurata dal primo transistore NMOS Mi, che agisce correttamente nel caso di una caduta di tensione; il consumo del primo transistore NMOS Mi invece ? nullo nel caso non ci sia nessuna diminuzione del nodo di uscita. Pi? particolarmente, il primo transistore NMOS Mi ? acceso soltanto quando vi ? una diminuzione, rimanendo altrimenti nello stato spento.

Figura 5 mostra schematicamente un diagramma temporale del regolatore LDO con un esempio di configurazione circuitale del primo amplificatore operazionale in figura 4. ? indicato anche un confronto con un regolatore LDO standard.

Al tempo tl, avviene la diminuzione di tensione alla tensione di uscita VOUT e il blocco 50 di confronto, dopo aver rilevato la differenza di tensione fra la tensione di retroazione FEED e la tensione di riferimento VCCI_REF, fornisce in uscita una tensione pi? alta alla gate VA del primo transistore NMOS Mi. Questo, quindi, accende il primo transistore NMOS Mi e fa diminuire la tensione DVRP della gate del transistore PMOS PM. Grazie alla diminuzione della tensione di gate DVRP, il transistore PMOS PM fa fluire pi? corrente al carico finch? la tensione di uscita VOUT pu? recuperare la sua tensione desiderata al tempo t2.

Lo slew rate e la larghezza di banda del suddetto regolatore LDO avente un'altra rete di retroazione negativa possono cos? essere migliorati. Inoltre, il consumo di potenza e la corrente durante il recupero della tensione di uscita possono essere ridotti.

Da quello che precede si apprezzer? che, sebbene qui siano state descritte forme di realizzazione specifiche dell'invenzione a scopo illustrativo, varie modifiche possono essere apportate senza allontanarsi dallo spirito e dalla portata dell'invenzione. Di conseguenza, l'invenzione non ? limitata se non dalle rivendicazioni allegate.

Claims

RIVENDICAZIONI 1. Regolatore comprendente: un amplificatore operazionale per ricevere una tensione di riferimento al suo ingresso invertente e una tensione di retroazione al suo ingresso non invertente; un transistore PMOS, la gate del transistore PMOS essendo accoppiata al terminale di uscita dell<1 >amplificatore operazionale; un blocco di confronto per ricevere la tensione di riferimento e la tensione di retroazione come ingressi; un primo resistore, un terminale del quale essendo accoppiato con il drain del transistore PMOS; e un secondo resistore, un terminale del secondo resistore essendo accoppiato con l'altro terminale del primo resistore e l'altro terminale del secondo resistore accoppiato con la massa, la tensione di retroazione essendo la tensione ad un nodo fra il primo resistore e il secondo resistore, in cui la gate del transistore PMOS ? scaricata in base alla tensione di uscita del blocco di confronto e la tensione di uscita del blocco di confronto ? determinata in base alla differenza tra tensione di riferimento e tensione di retroazione.
2. Regolatore secondo la rivendicazione 1, in cui il blocco di confronto comprende un secondo amplificatore operazionale per ricevere la tensione di riferimento al suo ingresso non invertente e una tensione di retroazione al suo ingresso invertente.
3. Regolatore secondo la rivendicazione 2 ulteriormente comprendente un primo transistore NMOS, il drain del primo transistore NMOS essendo accoppiato con la gate del transistore PMOS e il source del primo transistore NMOS essendo accoppiato con la massa, in cui l'uscita del secondo amplificatore operazionale ? fornita alla gate del primo transistore NMOS.
4. Regolatore secondo la rivendicazione 2, ulteriormente comprendente un primo transistore NMOS, il drain del primo transistore NMOS essendo accoppiato con la gate del transistore PMOS e il source del primo transistore NMOS essendo accoppiato con la massa, in cui il blocco di confronto comprende un traslatore verso il basso per traslare verso il basso la tensione di uscita del secondo amplificatore operazionale e fornire la tensione traslata verso il basso alla gate del primo transistore NMOS.
5. Regolatore secondo la rivendicazione 4, in cui il traslatore verso il basso ? un amplificatore a drain comune.
6. Regolatore secondo la rivendicazione 4, in cui il traslatore verso il basso comprende un secondo transistore NMOS e un resistore variabile, il source del secondo transistore NMOS ? accoppiato con un terminale del resistore variabile, l'altro terminale del resistore ? accoppiato con la massa e in cui il terminale di uscita del secondo amplificatore operazionale ? accoppiato con la gate del secondo transistore NMOS e il nodo fra il secondo transistore NMOS e il resistore variabile ? accoppiato con la gate del primo transistore NMOS.
7. Regolatore secondo la rivendicazione 6, in cui il resistore variabile comprende un terzo transistore NMOS e la gate del terzo resistore riceve una tensione per polarizzare il traslatore verso il basso.