KR101774059B1 - 과도 부하 전압 조정기 - Google Patents

과도 부하 전압 조정기 Download PDF

Info

Publication number
KR101774059B1
KR101774059B1 KR1020117028490A KR20117028490A KR101774059B1 KR 101774059 B1 KR101774059 B1 KR 101774059B1 KR 1020117028490 A KR1020117028490 A KR 1020117028490A KR 20117028490 A KR20117028490 A KR 20117028490A KR 101774059 B1 KR101774059 B1 KR 101774059B1
Authority
KR
South Korea
Prior art keywords
current
voltage
load
transistor
circuit
Prior art date
Application number
KR1020117028490A
Other languages
English (en)
Other versions
KR20120024676A (ko
Inventor
토머 샤울 엘란
Original Assignee
샌디스크 아이엘 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샌디스크 아이엘 엘티디 filed Critical 샌디스크 아이엘 엘티디
Publication of KR20120024676A publication Critical patent/KR20120024676A/ko
Application granted granted Critical
Publication of KR101774059B1 publication Critical patent/KR101774059B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

집적 회로를 위한 공급 전압의 개선된 전압 조정을 위해 제공하는 시스템과 방법이 본 명세서에 기술되어 있다. 전압 조정기 회로는, 제 1 전류 경로에 결합되고 피드백 트랜지스터의 게이트 전압을 실질적으로 일정하게 유지하도록 구성된 피드백 회로를 포함한다. 패스 디바이스는 제 2 전류 경로에 결합되고, 제 1 및 제 2 전류원에 의해 제 2 전류 경로에 공급되는 제 1 및 제 2 전류에 기초한 크기를 갖는 신호를 수신하도록 구성된다. 실시예에서, 제 1 전류는 실질적으로 일정한 전류이고, 제 2 전류는 피드백 트랜지스터 게이트의 전압의 크기 및 패스 디바이스에 결합된 전압 조정기 회로의 출력에서 전압의 크기를 갖는다.

Description

과도 부하 전압 조정기{TRANSIENT LOAD VOLTAGE REGULATOR}
본 발명은 일반적으로 집적 회로에 관한 것이고, 보다 구체적으로는 가변하는 출력 부하를 고려하여 소스 전압을 안정화하는데 적합한 전기 회로에 관한 것이다.
전력 사용은 많은 소비자 전자 디바이스에서 주요 관심사이다. 해결책으로서, 많은 공지된 디바이스는 배터리 자원이 가능한 한 절약하여 이용되도록 어떤 회로를 선택적으로 동작시키도록 구성된다. 예를 들면, 모바일 전화는 사용자가 통화하는 동안엔 카메라 회로를 턴 오프 할 수도 있다. 이렇게 하기 위해서, 카메라 회로는 배터리로부터 전류를 인출하는 것을 중단하기 위해서 배터리로부터 전기적으로 분리될 수 있다.
이 수법은 전원을 기준으로 하는 회로의 선택적 턴 온 및 오프가 공급 전압에서 변동을 야기하기 때문에, 전자 디바이스를 동작시키는 집적 회로(IC)의 설계에서 문제를 일으킨다. 대부분의 전기 회로가 적합하게 동작하게 하기 위해서, 이들은 안정된 공급 전압을 기준으로 하여야 한다.
많은 해결책은 전압 조정기가 가변하는 부하 상태 하에 전원 전압을 안정화시킬 것이 제안되었다. 한 가지 알려진 수법은, NMOS 소스 팔로어(source follower)와 같은 소스 팔로어(공통-드레인 증폭기 또는 전압 팔로어라고도 알려져 있다)이다. 고전적인 NMOS 소스 팔로어는 N-채널 트랜지스터(패스(pass) 트랜지스터로서 알려진)를 포함한다. 패스 트랜지스터의 드레인은 파워를 공급하기 위해 부하에 결합된다. 부하에 걸린 전압은 패스 트랜지스터의 게이트에서 제어 전압을 공급하는 차동 증폭기에 피드백된다.
소스 팔로어 해결책은 1 Mhz 및 그 이상과 같은 주파수에서 동작하는 회로를 위한 공급 전압을 안정화하게 비교적 잘 동작한다. 그러나, 소스 팔로어는 전형적으로 10OkHz 미만과 같은 낮은 주파수에서 동작하는 회로에 대해선 불충분하게 동작한다. 많은 집적 회로가 모든 주파수 범위에서 조정된 공급 전압을 요구하기 때문에, 소스 팔로어는 많은 용도에서 바람직하지 못할 수도 있다.
또한, 파워 공급을 효과적으로 조정하기 위해서, 소스 팔로어는 전형적으로 조정기에 의해 파워를 공급받는 부하 내 변화를 보상하기에 충분한 전하가 가용할 수 있게 하기 위해 비교적 큰 출력 커패시터를 요구한다. 이러한 커패시터는 흔히 집적 회로 상에 상당 량의 공간을 차지하거나, 아니면 IC 패키지 내 커패시터에 칩 밖에서 연결되어야 한다.
Hazucha 등의 미국 특허 6,653,891에 개시된 바와 같은 파워 조정에 대한 다른 수법은 가변하는 부하 상태를 고려하여 부하에 공급되는 전압 및 전류를 조정하는 소스 팔로어 전압 조정기의 능력을 개선하기 위해 어떤 형태의 추가의 피드백 루프를 포함한다. 예를 들면, Maheshwari 등의 미국 특허 7,319,314는 공급 전압을 더 잘 안정화시키기 위해 이중 차이 증폭기 스테이지 피드백 회로 및 전압 복제기의 사용을 개시한다. 유사하게, Wang의 미국 특허 7,446,515, Tang 등의 미국 특허 6,809,504, Tang 등의 미국 특허 6,975,494, Runcon-Mora 등의 미국 특허 6,188,211, 및 Corsi 등의 미국 특허 5,867,015는 다른 각종의 이중 스테이지 조정기를 기술한다. Kleveland의 미국 특허공개번호 2009/0033298와 같은 그외 다른 수법은 가변하는 부하 상태를 고려하여 추가 피드백을 제공하기 위해 디지털 제어기 및 하나 이상의 감지 회로에 아날로그 피드백 회로를 결합한다.
위에 언급된 수법의 공통된 결점은, 집적 회로 내 상당한 공간을 요할 뿐만 아니라 설계 및 IC 구현 비용을 증가시키기도 하는 트랜지스터 및 다른 회로 성분의 비교적 복잡한 구성을 각각이 수반한다는 것이다. 또한, 많은 공지된 해결책에서는 비교적 큰 커패시터에 대한 필요성에 기인하여 IC, 또는 회로 보드 상에, 또는 IC 패키지 내에 추가의 공간이 요구된다. 또한, 위에 언급된 조정기가 하나의 범위의 주파수에서 개선된 안정성을 제공할 수 있을지라도, 이들은 조정기 자체의 비교적 큰 전류를 인출하는 대가로 그와 같이 동작하나, 이것은 배터리 수명을 보존하는 목적으론 비효율적이다.
따라서, IC 기술에서는 회로 동작의 저 및 고 주파수 둘 다에서 개선된 안정성을 갖는 집적 회로를 위한 개선된 가변 부하 전압 조정기를 제공할 필요성이 존재한다. 또한, 큰 커패시터를 요구하지 않는 이러한 전압 조정기를 제공할 필요성 또한 존재한다. 또한, 가변 부하 집적 회로를 위한 전압 조정기를 간단하고, 저렴하고 용이하게 설계할 필요성이 존재한다.
여러 실시예에서, 집적 회로(IC)에서 집적되고 가변하는 부하 조건에서 전원으로부터 부하에 전압을 제공하도록 구성된 전압 조정기 회로가 여기에 기술된다. 전압 조정기 회로는 전원으로부터 전압을 수신하도록 구성된 입력 및 부하에 결합되도록 구성된 출력을 포함한다. 조정기는 제 1 전류 경로에 결합된 피드백 회로를 더 포함한다. 피드백 회로는 피드백 트랜지스터를 포함하고 피드백 트랜지스터의 게이트에서 전압을 실질적으로 일정하게 유지하도록 구성된다.
전압 조정기 회로는 제 2 전류 경로에 실질적으로 일정한 제 1 전류를 공급하도록 구성된 제 1 전류 공급 회로를 더 포함한다. 조정기는 제 1 전류 공급 회로, 피드백 트랜지스터의 게이트, 전압 조정기 회로의 출력에 결합된 제 2 전류 공급 회로를 더 포함한다. 제 2 전류 공급 회로는 피드백 트랜지스터의 게이트에서 전압 및 전압 조정기 회로의 출력에서 전압에 기초한 크기를 갖는 제 2 전류를 제 2 전류 경로에 공급하도록 구성된다.
제 2 전류 경로에 결합된 게이트를 포함하는 패스 디바이스는 제 2 전류 경로의 전류의 크기에 기초한 크기를 갖는 신호를 수신하고 신호의 크기에 기초한 크기를 갖는 부하 전류를 전압 조정기 회로의 출력을 통해 부하에 공급하도록 구성된다. 실시예에서, 제 2 전류원은, 패스 디바이스를 통해, 출력에서 전압이 감소하면 출력에 공급되는 부하 전류의 크기가 증가하도록 하고 출력에서 전압이 증가하면 출력에 공급되는 부하 전류의 크기가 감소하도록 하도록 구성된다. 피드백 회로, 제 1 전류 공급 회로, 제 2 전류 공급 회로, 및 패스 디바이스는 집적 회로에서 집적되고 전압 조정기 회로의 입력을 기준으로 한다.
여러 실시예에서, 집적 회로(IC)에서 집적되고 가변하는 부하 조건에서 전원으로부터 전압을 부하에 제공하도록 구성된 전압 조정기 회로가 여기에 기술된다. 조정기는 전원으로부터 전압을 수신하도록 구성된 입력, 및 부하에 결하되도록 구성된 출력을 포함한다. 조정기는 입력을 기준으로 하는 제 1 전류 경로; 및 피드백 트랜지스터의 게이트에서 전압을 실질적으로 일정하게 유지하기 위한 피드백 수단을 더 포함한다. 또한, 조정기는 입력을 기준으로 하는 제 2 전류 경로에 실질적으로 일정한 제 1 전류를 공급하기 위한 제 1 전류 공급 수단; 및 제 1 전류 공급 수단, 피드백 트랜지스터의 게이트, 및 전압 조정기 회로의 출력에 결합되어, 제 1 전압 기준 및 제 2 전압 기준을 수신하고, 제 1 전압 기준 및 제 2 전압 기준에 기초한 크기를 갖는 제 2 전류를 제 2 전류 경로에 공급하기 위한 제 2 전류 공급 수단을 포함한다.
또한, 조정기는 전류를 부하에 공급하기 위한 것으로, 제 1 전류의 크기 및 제 2 전류에 기초한 크기를 갖는 신호를 수신하여 신호의 크기에 기초한 크기를 갖는 부하 전류를 전압 조정기 회로의 출력을 통해 부하에 공급하기 위한 수단을 포함한다. 실시예에서, 제 1 전류 공급 수단, 제 2 전류 공급 수단, 및 전류를 부하에 공급하기 위한 상기 수단은 부하에 전압이 감소하면, 부하에 공급되는 부하 전류의 크기가 증가하고 부하에 전압이 증가하면, 부하에 공급되는 부하 전류의 크기가 감소하도록 배열된다. 피드백 수단, 제 1 전류 공급 수단, 제 2 전류 공급 수단, 및 전류를 부하에 공급하기 위한 상기 수단은 집적 회로에서 집적된다.
여기에 기술된 발명의 여러 면에 따른 다른 실시예에서, 집적 회로의 선택적으로 동작 가능한 부하 회로를 위한 공급 전압을 조정하는 방법이 기술된다. 일 실시예에서, 방법은 전원으로부터 전원 전압을 수신하는 단계; 및 전원 전압을 기준으로 하는 제 1 전류 경로에 마스터 전류를 공급하는 단계를 포함한다. 마스터 전류는 피드백 회로에서 수신된다. 피드백 트랜지스터의 게이트에서 전압이 피드백 회로를 통해 실질적으로 일정하게 유지된다.
패스 트랜지스터에 결합된 제 2 전류 경로에 실질적으로 일정한 크기를 갖는 제 1 전류가 공급된다. 제 2 전류는 피드백 트랜지스터의 게이트에서 전압 및 가변 부하에 전압에 기초한 크기를 갖는다. 제 2 전류의 크기 및 제 1 전류의 크기에 기초한 제어 신호가 패스 트랜지스터의 게이트에서 수신된다. 가변 부하에 걸리는 전압이 증가할 때, 부하 전류의 크기가 감소하고, 가변 부하에 걸리는 전압이 감소할 때, 부하 전류의 크기가 증가하게 제어 신호에 기초한 크기를 갖는 부하 전류가 패스 트랜지스터를 통해 부하에 공급된다.
다른 여러 실시예에서, 집적 회로의 선택적으로 동작 가능한 부하 회로를 위한 공급 전압을 조정하는 방법이 기술된다. 방법은 집적 회로에서 집적된 제 1 전류 경로에서, 실질적으로 일정한 마스터 전류를 생성하는 단계를 포함한다. 방법은 집적 회로에서 집적된 제 1 전류원을 통해 제 2 전류 경로에 제 1 전류를 공급하는 단계; 집적 회로에서 집적되고 제 2 전류 경로에 결합된 제 2 전류원을 통해, 가변 부하에 전압에 부분적으로 기초한 크기를 갖는 제 2 전류를 공급하는 단계를 포함한다. 또한, 방법은 집적 회로에서 집적된 패스 트랜지스터에서 제 2 전류 경로로부터 제어 신호를 수신하는 단계로서, 제어 신호는 제 1 전류 및 제 2 전류에 기초한 크기를 갖는다. 또한, 방법은 제어 신호에 응하여 부하 전류를 패스 트랜지스터를 통해 부하 회로에 공급하는 단계를 포함하고, 제 1 전류의 크기 및 제 2 전류의 크기는 적어도 부분적으로 마스터 전류의 크기에 따른다.
여기에 기술된 발명의 실시예는 집적 회로를 위한 공급 전압의 개선된 조정을 제공하는 것이 유리하다. 여기에 기술된 전압 조정을 위한 시스템 및 방법은 저 및 고 주파수 둘 다에서 동작하는 회로를 위한 공급 전압을 조정할 수 있으면서 최소 성분을 이용하며 IC 상에 최소 공간량을 차지하는 전압 조정기의 간단하고 용이한 설계를 제공한다. 또한, 여기에 기술된 전압 조정기는 전압 조정기 회로에 의해 인출되는 전류량을 최소화하여 배터리 수명을 최대화하면서 공급 전압을 조정할 수 있다. 또한, 여기에 기술된 전압 조정기는 큰 출력 커패시터 배열에 의존함이 없이 효과적인 전원 전압 조정을 할 수 있게 한다.
발명은 동반된 도면에 관련하여 발명의 여러 실시예의 다음 상세한 설명을 고찰하여 더 완전하게 이해될 수 있다.
도 1은, 집적 회로(IC) 레이아웃의 전체적인 블록도 예를 도시한 도면.
도 2는, 공지된 NMOS 소스 팔로어 회로의 전체적으로 예시 목적을 위한 개략도.
도 3은, 여기에 기술된 발명의 여러 면에 따라 조정기의 일 실시예의 전체적인 개략적인 기능도.
도 4는, 여기에 기술된 발명의 여러 면에 따라 조정기 대안적 실시예의 전체적인 개략적인 기능도.
도 5는, 여기에 기술된 발명의 여러 면에 따라 조정기의 일 실시예의 전체적인 개략도.
도 6은, 여기에 기술된 발명의 여러 면에 따라 조정기의 대안적 실시예의 전체적인 개략도.
도 7은, 여기에 기술된 발명의 여러 면에 따라 가변 부하 조건에서 공급 전압을 조정하는 방법의 전체적인 일 실시예를 도시한 도면.
도 8은, 여기에 기술된 발명의 여러 면에 따라 가변 부하 상태 하에 공급 전압을 조정하는 방법의 전체적인 일 실시예를 도시한 도면.
본 발명은 다양한 수정 및 대안적 형태를 취할 수 있고, 이들의 상세는 도면에 예로 도시되었으며 상세히 기술될 것이다. 그러나, 발명을 기술된 특정한 실시예로 한정하려는 것은 아님을 알 것이다. 반대로, 의도는 첨부된 청구항에 의해 정의된 발명의 정신 및 범위 내에 속하는 모든 수정, 등가물, 및 대안을 포함하기 위한 것이다.
도 1은 집적 회로(IC)(195)의 기능을 독립적으로 수행하게 동작하는 IC 부분 내 다양한 다수 그룹의 회로를 포함하는 전형적인 IC(195)의 여러 면을 을 전체적으로 도시한 것이다. 예를 들면, IC(195)가 최신의 모바일 전화를 동작시키게 구성되었다면, IC 부분(165)은 메모리 디바이스와 인터페이스를 할 수도 있을 것이며, IC 부분(166)은 디지털 미디어 플레이어와 동작할 수도 있을 것이며, IC 부분(167)은 카메라를 동작시킬 수도 있을 것이며, IC 부분(168)은 Wi-Fi 또는 블루투스와 같은 무선 접속성을 가능하게 할 수도 있다.
IC 부분(165 ~ 168) 각각은 고유한 파워 요건이 있을 수도 있을 것이다. 이들은 서로 다른 레벨들의 전류(예를 들면, 다수의 트랜지스터에 기초)를 인출하거나, 서로 다른 전압 레벨을 요구하거나 서로 다른 주파수에서 동작할 수도 있다. 앞에서 언급된 바와 같이, 다수 그룹의 회로는 파워가 공급된 상태에서 파워가 전혀 없거나 낮은 파워 상태로 빈번하게 천이할 수도 있다. IC(195)의 회로가 적합하게 동작하기 위해서, 전원으로부터 인출된 가변하는 레벨의 전류를 고려하여 안정된 전원이 유지되어야 한다. 따라서, IC(195)는 전압 조정기 회로(192)를 더 포함하며, 이것은 배터리와 같은 전원으로부터 공급 전압(181)을 수신하도록 구성되며 가변하는 부하 조건에서 IC(195)의 회로에 안정된 공급 전압을 제공한다.
도 2는 NMOS 소스 팔로어(100)의 회로도를 도시한 것이다. 소스 팔로어(100)는 차동 증폭기(101) 및 전압 분할기(103)를 포함하는 피드백 회로에 결합된 패스 트랜지스터(102)를 포함한다. 피드백 회로는 출력 노드(107)의 전압과 차동 증폭기(101)의 노드(111)에 기준 전압의 비교에 응하여 차동 증폭기(101)의 출력(113)이 패스 트랜지스터(102)의 게이트(112)를 구동하도록 배열된다. 이 피드백 배열에 기인하여, 소스 팔로어(100)는 출력 노드(107)에 전압이 일정 레벨로 유지되도록 부하(106)에 전류를 구동하게 동작한다.
이 피드백 배열 때문에, 소스 팔로어(100)는 변하는 부하 상태에 기인한 출력 전압에 스윙에 응하여 부하(106)에 안정된 전압을 제공하게 동작한다. 그러나, 전압을 추적하는 소스 팔로어(100)의 능력은 부하(106)에 걸친 커패시터(105)의 크기에 좌우된다. 많은 IC에 대해서, 출력(107)에 전압을 효과적으로 추적하기 위한 충분한 전하가 있을 수 있게 하기 위해서 큰 커패시터가 요구된다. 본 발명의 목적을 위해서, 큰 커패시터는 전형적으로 적어도 30 피코 파라드의 유효한 정전용량을 갖는 커패시터 또는 커패시터 배열이다. 이러한 큰 커패시터는 크기 및 구현의 복잡성의 이유에 기인하여 특히 바람직하지 못하다. 예를 들면, 큰 커패시터는 IC에서 집적된 통상적인 전압 조정기에 의해 소비되는 면적에 20 ~ 30%을 추가할 수 있다. 또한, 소스 팔로어(100)는 100kHz 미만같은 어떤 주파수에서 동작하는 회로를 위한 전압을 조정함에 있어 비효율적이다.
위에 논의된 바와 같이, 전원 전압을 조정하기 위한 많은 해결책이 제공되었다. 본 발명자는 넓은 범위의 주파수에서 가변하는 부하 조건에서 효과적인 전원 조정을 할 수 있게 하고 아울러 IC 상에 최소 공간량을 차지하게 하는 개선에 대한 필요성을 인식하였다. 또한, 본 발명자는 큰 출력 커패시터에 대한 필요성을 최소화하면서 전원을 효과적으로 조정하는 조정기 회로에 대한 필요성을 인식하였다.
도 3은 일반적으로, 여기에 기술된 발명의 여러 면에 따라, 전원 조정기 회로(301)의 일 실시예의 회로도이다. 조정기(301)는 일반적으로, 포지티브 단자(311) 및 네거티브 단자(접지)(312)를 포함하는 전원을 입력으로서 수신하도록 구성되고, 출력 노드(360)에서 부하에 조정된 전압을 공급하도록 구성된다.
조정기(301)는 제 1 전류 경로(375)에 결합된 피드백 회로(331)를 포함한다. 피드백 회로(331)는 차동 증폭기(333) 및 피드백 트랜지스터(332)를 포함한다. 도시된 실시예에서, 피드백 트랜지스터(332)는 Pmos 트랜지스터이다. 피드백 회로(331)는 게이트(337)에 전압이 실질적으로 일정하게 유지되도록 구성된다.
또한, 조정기(301)는 패스 트랜지스터(350)를 포함한다. 도시된 바와 같이, 패스 트랜지스터(350)는 제 2 전류 경로(376)에 결합된 게이트(351)를 포함한다. 또한, 조정기(301)는 제 1 전류원(322) 및 제 2 전류원(340)을 포함한다. 실시예에서, 제 1 전류원(322)은 제 1 전류(I1)를 제 2 전류 경로(376)에 공급하도록 구성되며, 제 2 전류원(340)는 제 2 전류(I2)를 제 2 전류 경로(376)에 공급하도록 구성된다. 패스 트랜지스터(350)는 제 2 전류 경로(376)의 전류에 기초하여 신호를 패스 트랜지스터 게이트(351)에서 수신하도록 구성된다.
일 실시예에서, 제 2 전류 경로(376)의 전류의 크기는 제 1 전류(I1) 및 제 2 전류(I2)의 크기에 기초한다. 패스 트랜지스터(350)는 패스 트랜지스터 게이트(351)에서 수신된 신호에 기초한 크기를 갖는 부하 전류를 출력(360)에 결합된 부하에 공급하도록 구성될 수 있다.
일 실시예에서, 패스 트랜지스터 게이트(351)에 수신되는 신호는 적어도 부분적으로제 2 전류 경로(376)의 전류에 기초하여 변할 수 있다. 패스 트랜지스터 게이트(351)에 수신되는 신호는 전압일 수 있다. 제 1 전류(I1)와 제 2 전류(I2) 사이의 차이는 패스 트랜지스터 게이트(351)에 전압에 변화를 야기할 수 있다. 제 1 전류(I1)와 제 2 전류(I2) 사이의 차이는 패스 트랜지스터 게이트(351)에 전압의 충전 또는 방전을 야기할 수 있다.
패스 트랜지스터 게이트(351)에 전압은 부분적으로 제 2 전류 경로(376)의 전류 그리고 제 1 전류원(322) 및 제 2 전류원(340)의 기생 저항에 기초하여 변하는 크기를 가질 수 있다. 실시예에서, 제 1 전류원(322) 및 제 2 전류원(340)의 기생 저항은 제 1 전류원(322) 및/또는 제 2 전류원(340)의 적어도 하나의 트랜지스터의 드레인과 소스 간 기생 저항일 수 있다. 패스 트랜지스터 게이트(351)에서 전압의 변화는 출력(360)에 결합된 부하에 공급되는 전류의 크기에 변화를 야기할 수 있다.
도시된 실시예에서, 제 1 전류원(322)은 제 2 전류 경로(376)에 공급되는 전류를 풀 업하게 기능하며(제 2 전류 경로(376)에 공급된 전류의 레벨을 증가시킨다), 제 2 전류원(340)은 게이트(351)에 공급된 전류를 풀 다운하게(제 2 전류 경로(376)에 공급되는 전류 레벨을 감소시킨다) 동작한다. 도시된 바와 같이, 제 1 전류원(322) 및 제 2 전류원(340)은 전류를 단일 전류 경로, 즉 제 2 전류 경로(376)에 공급하게 배열된다.
도 3의 실시예에서, 제 1 전류원(322)은 제 1 전류 경로(375)의 전류에 기초하여 전류(I1)를 제 2 전류 경로(376)에 공급하기 위해 마스터 전류원(321)의 전류를 미러하도록 구성된 일정 전류원이다. 대안적 실시예에서, 제 1 전류원(322)은 바이어스 전압을 입력으로서 수신하고 바이어스 전압에 기초한 크기를 갖는 제 1 전류(I1)을 공급하도록 구성된 독립적인 전류이다.
도시된 실시예에서, 제 2 전류원(340)은 제 1 기준 신호(341) 및 제 2 기준 신호(342)에 기초한 크기를 갖는 전류를 제 2 전류 경로(376)에 공급하도록 구성된 가변 전류원이다. 일 실시예에서, 제 1 기준 신호(341)는 피드백 트랜지스터 게이트(337)에 전압에 기초하며, 제 2 기준 신호(341)는 출력 노드(360)에 전압에 기초한다.
일 실시예에서, 제 2 전류원(340)은 식 I = K(Vout - Vgate - Vt)2에 따라 제 2 전류를 공급하도록 구성되며, Vout는 출력 노드(360)에 전압이며, Vgate는 피드백 트랜지스터 게이트(337)에 전압이며, Vt는 제 2 전류원(340)의 적어도 하나의 트랜지스터의 임계 전압이며, K는 양의 상수이다. 실시예에서, 제 2 전류원(340)은 식 I = K(Vout- Vgate- Vt)2*(l + γ(Vdrain - Vsource))에 따라 제 2 전류를 공급하도록 구성되며, Vdrain은 드레인 전압이며, Vsource은 제 2 전류원(340)의 적어도 하나의 트랜지스터의 소스 전압이며, γ은 포지티브 파라미터이다. 실시예에서, γ은 적어도 부분적으로 채널 폭 및/또는 길이와 같은 트랜지스터 속성에 기초한 파라미터이다.
조정기(301)는 출력 노드(360)에 전압이 감소할 때(부하에 의해 인출된 전류가 증가하었음을, 또는 추가된 회로가 턴 온 되었음을 나타낸다), 제 2 전류원(340)이 제 2 전류 경로(376)에 공급되는 전류의 크기를 감소하도록 구성되어 패스 디바이스 게이트(351)에 전압이 증가하게 함으로써 출력 노드(360)에 결합된 부하에 공급되는 전류의 크기를 패스 디바이스(350)이 증가시키게 하도록 동작하도록 구성될 수 있다. 마찬가지로, 출력 노드(360)에 전압이 증가할 때, 제 2 전류원(340)이 제 2 전류 경로(376)에 공급되는 전류의 크기를 증가시키게 구성되어 패스 디바이스 게이트(351)에 전압이 감소하도록 함으로써 출력 노드(360)에 공급되는 전류의 크기를 패스 디바이스(350)가 감소시키게 된다.
조정기(301)의 회로 배열은 피드백 트랜지스터(331)에 안정된 전압과 출력(360)에 부하에 걸린 전압 사이에 정밀한 비교를 제공할 수 있기 때문에 잇점이 있다. 조정기(301)는 저 및 고 주파수 둘 다에서 동작하는 회로를 위한 공급 전압을 조정하도록 구성되기 때문에, 더 잇점이 있다.
도 4는 전원 조정기 회로(401)의 대안적 실시예의 회로도를 전체적으로 도시한 것이다. 도 4의 조정기는 피드백 트랜지스터(401)가 PMOS 트랜지스터가 아니라 NMOS 트랜지스터인 것을 제외하고, 도 3에 도시된 조정기 와 유사하다.
조정기(401)는 제 1 전류원(422) 및 제 2 전류원(440)를 포함한다. 실시예에서, 제 1 전류원(422)은 제 1 전류(I1)를 제 2 전류 경로(476)에 공급하도록 구성되며, 제 2 전류원(440)은 제 2 전류(I2)를 제 2 전류 경로(476)에 공급하도록 구성된다.
도시된 바와 같이, 조정기(401)는 패스 트랜지스터(450)를 더 포함한다. 패스 트랜지스터(450)는 제 2 전류 경로(476)의 전류에 기초한 신호를 패스 트랜지스터 게이트(451)에서 수신하도록 구성될 수 있다. 실시예에서, 제 2 전류 경로(476)의 전류의 크기는 제 1 전류(I1) 및 제 2 전류(I2)의 크기에 기초한다. 패스 트랜지스터(450)는 패스 트랜지스터 게이트(451)에서 수신된 신호에 기초한 크기를 갖는 부하 전류를 출력(460)에 결합된 부하에 공급하도록 구성될 수 있다.
일 실시예에서, 패스 트랜지스터 게이트(451)에서 수신된 신호는 적어도 부분적으로 제 2 전류 경로(476)의 전류에 기초하여 변할 수 있다. 패스 트랜지스터 게이트(451)에서 수신된 신호는 전압일 수 있다. 제 1 전류(I1)와 제 2 전류(I2) 사이의 차이는 패스 트랜지스터 게이트(451)에 전압에 변화를 야기할 수 있다. 제 1 전류(I1)와 제 2 전류(I2) 사이의 차이는 패스 트랜지스터 게이트(451)에 전압의 충전 또는 방전을 야기할 수 있다.
패스 트랜지스터 게이트(451)에 전압은 부분적으로 제 2 전류 경로(476)의 전류 그리고 제 1 전류원(422) 및 제 2 전류원(440)의 기생 저항에 기초하여 변하는 크기를 가질 수 있다. 실시예에서, 제 1 전류원(422) 및 제 2 전류원(440)의 기생 저항은 제 1 전류원(422) 및/또는 제 2 전류원(440) 중 적어도 하나의 트랜지스터의 드레인과 소스 사이에 기생 저항일 수 있다.
제 1 전류원(422)는 실질적으로 일정한 크기를 갖는 제 1 전류(I1)를 제 2 전류 경로(476)에 공급하도록 구성된 일정 전류원일 수 있다. 일 실시예에서, 제 1 전류원(422)은 전류 미러의 슬레이브이다. 이 실시예에 따라, 제 1 전류원(422)은 마스터 전류원(421)의 전류를 미러하도록 구성된다. 대안적 실시예에서, 제 1 전류원(422)은 바이어스 전압을 입력으로서 수신하고 바이어스 전압의 크기에 기초한 크기를 갖는 제 1 전류(I1)를 제 2 전류 경로(476)에 공급하도록 구성된다.
제 2 전류원(440)은 제 2 전류 경로(476)에 가변 전류를 공급하도록 구성될 수 있다. 실시예에서, 제 2 전류원(440)은 제 1 기준 신호(441) 및 제 2 기준 신호(442)를 수신하고, 제 1 기준 신호(441) 및 제 2 기준 신호(442)에 기초한 크기를 갖는 제 2 전류(I2)를 공급하도록 구성된다. 실시예에서, 제 1 기준 신호(441)는 피드백 트랜지스터(431)의 게이트(437)에 전압이며, 제 2 기준 신호(442)는 출력 노드(460)에 전압이다.
일 실시예에서, 제 2 전류원(440)는 식 I = K(Vgate - Vout - Vt)2에 따라 제 2 전류를 공급하도록 구성되며, Vout는 출력 노드(460)에 전압이며, Vgate는 피드백 트랜지스터 게이트(437)에 전압이며, Vt는 제 2 전류원(440)의 적어도 하나의 트랜지스터의 임계 전압이며, K는 양의 상수이다. 실시예에서, 제 2 전류원(340)는 식 I = K(Vgate - Vout- Vt)2*(1 + γ(Vdrain - Vsource))에 따른 제 2 전류를 공급하도록 구성되며, 제 2 전류원(340)의 적어도 하나의 트랜지스터의, 각각, Vdrain는 드레인 전압이며 Vsource는 소스 전압이며, γ는 포지티브 파라미터이다. 실시예에서, γ는 적어도 부분적으로 채널 폭 및/또는 길이와 같은 트랜지스터 속성에 기초한 파라미터이다.
도시된 실시예에 따라, 제 2 전류원(440)는 패스 트랜지스터(450)의 게이트(451)에 공급되는 전류를 풀업하게 동작하며, 제 1 전류원(422)는 패스 트랜지스터 게이트(451)에 공급되는 전류를 풀 다운하게 동작한다.
일 실시예에서, 조정기(401)는 출력 노드(460)에 전압이 감소할 때(아마도 턴 온 된 부하의 회로에 의해 야기되는 것으로 부하에 의해 인출된 전류가 증가하였음을 나타낸다), 제 2 전류원(440)이 제 2 전류 경로(476)에 공급된 전류의 크기를 증가시키게 구성되어 패스 디바이스 게이트(451)에 신호가 증가하게 함으로써, 출력 노드(460)에 공급되는 전류의 크기가 증가하도록 동작하도록 구성된다. 마찬가지로, 출력 노드(460)에 전압이 증가할 때, 제 2 전류원(440)은 제 2 전류 경로(476)에 공급되는 전류의 크기를 감소시켜 패스 디바이스 게이트(451)에 공급되는 신호가 감소하도록 함으로써 출력 노드(460)에 공급되는 전류의 크기가 감소하도록 하도록 구성된다.
도 3과 도 4에 도시된 실시예 모두는 이들이 비교적 작은 전류(예를 들면, micro-amps, 또는 1 milli-amp 미만)의 피드백 신호를 통해 비교적 큰 부하 소스 전류(예를 들면, milli-amps, 또는 1 amp 미만)의 공급을 제어하도록 구성된 점에서 다른 공지된 전압 조정기에 비해 잇점을 제공한다. 또한, 조정기(301, 401)는 이들이 각각 단일 전류 경로, 각각 전류 경로(377, 477)를 통해 부하 소스 전류를 공급하여 다른 공지된 조정기에 비해 파워 소비를 감소하기 때문에 잇점이 있다.
도 5는 조정기 회로(301)의 일 실시예의 회로도를 전체적으로 도시한 것이다. 도 3에 도시된 바와 같이, 조정기 회로(501)는 피드백 회로(531)를 포함한다. 피드백 회로(531)는 피드백 트랜지스터(532)의 게이트에서 전압을 실질적으로 일정하게 유지하게 동작한다. 이와 같이 행하기 위해서, 피드백 회로(531)는 차동 증폭기(533) 및 전압 분할기(536)를 포함한다. 차동 증폭기(533)는 피드백 트랜지스터(532)의 드레인 및 소스 단자에 걸친 전압에 비례하는 피드백 전압을 입력(535)에서 수신하고 입력 단자(534)에서 수신된 기준 전압에 피드백 전압을 비교하도록 구성된다. 일 실시예에서, 기준 전압은 밴드갭 전압이다. 동작에서, 차동 증폭기(533)는 피드백 트랜지스터 게이트(537)에 전압을 실질적으로 일정하게 유지하게 피드백 트랜지스터(532)의 게이트를 구동하게 동작한다.
또한, 도 5의 실시예는 제 1 전류원(522)의 일 실시예를 도시한다. 제 1 전류원(522)은 실질적으로 일정 전류를 공급하도록 구성될 수 있다. 도시된 실시예에서, 제 1 전류원(522)은 전류 미러의 슬레이브 트랜지스터(523)이다. 트랜지스터(523)의 게이트(524)는 마스터 트랜지스터(521)의 게이트(528)에 전기적으로 결합된다. 마스터 트랜지스터(521)는 게이트(528)에서 바이어스 전압을 수신하도록 구성된다. 배열된 바와 같이, 마스터 트랜지스터(521) 및 슬레이브 트랜지스터(522) 둘 다는 게이트(528)에 바이어스 전압의 크기에 기초하여 실질적으로 일정 전류를 공급하도록 구성된다. 실시예에서, 전류 미러로서 트랜지스터(521, 522)의 배열은 제 1 전류 경로(575)의 전류에 기초한 제 1 전류를 슬레이브 트랜지스터(522)를 통해 전류 경로(576)에 공급하게 동작한다. 실시예에서, 제 1 전류는 실질적으로 일정 전류이다.
도 5는 도 3에 도시된 전류원(340)과 같은 제 2 전류원의 일 실시예를 더욱 도시한 것이다. 여러 실시예에서, 제 2 전류원(540)은 제 2 전류를 제 2 전류 경로(576)에 공급하도록 구성된 가변 전류원이다. 도시된 바와 같이, 제 2 전류원(540)은 피드백 트랜지스터(532)의 게이트(537)에 결합된 게이트(547)를 포함하는 복제 트랜지스터(542)를 포함한다. 도시된 바와 같이, 복제 트랜지스터(542)는 출력 노드(560)에 결합된 드레인을 포함한다. 이 배열에 따라, 복제 트랜지스터(542)의 게이트와 소스 사이에 전압은 출력(560)에 전압에서 감한 피드백 트랜지스터 게이트(537)에 전압과 동등하다.
일 실시예에서, 복제 트랜지스터(542)는 포화 영역에서 동작된다. 포화에서 MOS 트랜지스터를 통과하는 전류에 대한 기본 식은 I = K(Vgs - Vt)2이다. 따라서, 복제 트랜지스터(542)는 Vout과 Vgate의 비교에 기초하여 전류를 공급하도록 구성되는데, I = K(Vout - Vgate - Vt)2이며, Vout은 출력(560)에서 전압이며, Vgate는 피드백 트랜지스터 게이트(537)에서 전압이며, Vt는 복제 트랜지스터(542)의 임계 전압이다. 여러 실시예에서, K는 양의 상수이다. 일부 실시예에서, K는 트랜지스터 공정 변수에 기초한 양의 상수이다. 한 이러한 실시예에서, K는 복제 트랜지스터(542)에 대한 트랜지스터 폭 및 길이에 기초한 양의 상수이다. 실시예에서, 복제 트랜지스터(542)는 식 I = K(Vout - Vgate - Vt)2*(l + γ(Vdrain - Vsource))에 따라 제 2 전류를 공급하도록 구성되는데, 복제 트랜지스터(542)의 Vdrain은 드레인 전압이며, Vsource는 소스 전압이며, γ는 포지티브 파라미터이다. 실시예에서, γ는 적어도 부분적으로 채널 폭 및/또는 길이와 같은 복제 트랜지스터(542) 속성에 기초한 파라미터이다.
도시된 실시예에서, 제 2 전류원(540)은 트랜지스터(581, 582)를 포함한다. 트랜지스터(581, 582)는 복제 트랜지스터(542)의 전류가 풀 다운 트랜지스터(581)에 미러되고, 이에 따라 제 2 전류 경로(576)를 통하는 전류를 풀 다운하도록 연결된다. 또한, 출력 전압 레벨에 변화에 응하여 복제 트랜지스터(542)가 전류를 신속하게 확실히 공급할 수 있게 하기 위해서 전하를 저장하도록 구성된 안정성 커패시터 배열(586)을 제 2 전류원(540)이 포함하는 실시예가 도시되었다. 여러 실시예에서, 안정성 커패시터 배열(586)은 5 ~ 30 피코 파라드 범위의 정전용량을 갖는다. 반대로, nmos 소스 팔로어(100)와 같은 공지된 공지된 전압 조정기는 전형적으로 큰 정전용량, 이를테면 30 피코 파라드보다 큰 정전용량을 채용한다.
여러 실시예에서, 패스 트랜지스터 게이트(551)에 신호, 이를테면 전압은 제 2 전류 경로(576)의 전류에 기초한 크기를 갖는다. 실시예에서, 제 2 전류 경로(576)의 전류는 제 1 전류원(522) 및 제 2 전류원(540)에 의해 공급되는 제 1 및 제 2 전류에 따른다. 패스 트랜지스터 게이트(551)에 전압은 제 1 및 제 2 전류 및 제 1 전류원(522) 및 제 2 전류원(540)의 기생 저항에 기초하여 변할 수 있다.
동작시, 제 1 전류원(522)은 일관된 레벨의 전류를 제 2 전류 경로(576)에 공급하게 동작한다. 이 전류는 제 2 전류원(540)에 의해 "풀 다운"되어 제 2 전류 경로(576)의 전류의 상대적 평형을 유지한다. 그러나, 출력 노드(560)에 결합된 부하가 크기가 증가하여 출력(560)에서 전압 강하를 초래하면, 이 강하에 의해 가변 전류원(540)에 의해 "풀링(pulled)"된 전류가 감소하게 될 것이며, 이에 따라 패스 트랜지스터 게이트(551)에 전압을 증가시키게 될 것이다. 마찬가지로, 출력(560)에 전압이 증가하면, 이것은 출력 부하에 감소를 나타내는 것으로, 제 2 전류원(540)를 통해 더 많은 전류가 "풀링(pulled)"하게 되며, 이에 따라 패스 트랜지스터 게이트(551)에 전압이 감소된다.
도 6은 도 3 및 도 5에 도시된 바와 같이 PMOS 대신 NMOS 복제 트랜지스터를 이용하는 도 4의 조정기 회로(401)의 일 실시예의 전체적 회로도이다. 조정기 회로(601)는 조정기 회로(501)와 유사한 원리에 따라 동작하여, 피드백 회로(631)는 피드백 트랜지스터(632)의 게이트(647)에 실질적으로 일정 전압을 공급한다. 도시된 바와 같이, 복제 트랜지스터 게이트(647)는 피드백 트랜지스터 게이트(631)에 결합된다. 이 배열에 따라, 복제 트랜지스터(642)의 게이트(647)에 전압은 피드백 회로(631)의 게이트(637)에 전압 및 출력(660)에 전압에 기초한다.
일 실시예에서, 복제 트랜지스터(642)는 포화 영역에서 일정하게 동작된다. 포화에서 MOS 트랜지스터를 통과하는 전류에 대한 기본 식은 I = K(Vgs - Vt)2이다. 따라서, 복제 트랜지스터는 Vout과 Vgate의 비교에 기초하여 전류를 공급하도록 구성되는데, I = K(Vgate - Vout - Vt)2이며, Vout은 출력(660)에서 전압이며, Vgate는 복제 트랜지스터 게이트(647)에서 전압이며, Vt는 복제 트랜지스터(642)의 임계 전압이다. 여러 실시예에서, K는 양의 상수이다. 일부 실시예에서, K는 트랜지스터 공정 변수에 기초한 양의 상수이다. 한 이러한 실시예에서, K는 복제 트랜지스터(642)에 대한 트랜지스터 폭 및 길이에 기초한 양의 상수이다. 실시예에서, 복제 트랜지스터(642)는 식 I = K(Vgate- Vout- Vt)2*(l + γ(Vsource - Vdrain))에 따라 제 2 전류를 공급하도록 구성되는데, 복제 트랜지스터(642)의 Vdrain은 드레인 전압이며, Vsource는 소스 전압이며, γ는 포지티브 파라미터이다. 실시예에서, γ는 적어도 부분적으로 채널 폭 및/또는 길이와 같은 복제 트랜지스터(642) 속성에 기초한 파라미터이다.
도시된 실시예에서, 제 2 전류원(640)은 또한 트랜지스터(681, 682)를 포함한다. 이들 트랜지스터는 복제 트랜지스터(642)의 전류가 트랜지스터(681)에서 미러되어 전류를 제 2 전류 경로(676)에 공급하도록 구성된다. 실시예에서(도 6에 도시되지 않음), 제 2 전류원(640)은 출력 전압 레벨에 변화에 응하여 복제 트랜지스터(642)가 전류를 신속하게 확실히 공급할 수 있게 하기 위해서 전하를 저장하도록 구성된 안정성 커패시터를 더 포함한다. 여러 실시예에서, 안정성 커패시터 배열은 5 ~ 30 피코 파라드 범위의 정전용량을 갖는다. 반대로, nmos 소스 팔로어(100)와 같은 공지된 전압 조정기는 전형적으로 큰 정전용량, 이를테면 30 피코 파라드보다 큰 정전용량을 채용한다.
여러 실시예에서, 패스 트랜지스터 게이트(651)에 신호, 이를테면 전압은 제 2 전류 경로(676)의 전류에 기초한 크기를 갖는다. 실시예에서, 제 2 전류 경로(676)의 전류는 제 1 전류원(622) 및 제 2 전류원(640)에 의해 공급되는 제 1 및 제 2 전류에 따른다. 패스 트랜지스터 게이트(651)에 전압은 제 1 및 제 2 전류 및 제 1 전류원(622) 및 제 2 전류원(640)의 기생 저항에 기초하여 변할 수 있다.
동작시, 제 1 전류원(622)는 일관된 레벨의 풀 다운 전류를 제 2 전류 경로(676)에 공급하게 동작한다. 도시된 실시예에서, 바이어스 전압은 트랜지스터(672)의 게이트(671)에 인가되어, 바이어스 전압에 따른 일정한 전류를 공급하게 기능한다. 도 6에 도시되지 않은 대안적 실시예에서, 제 2 전류원(622)는 전류 미러의 슬레이브 트랜지스터이며, 제 1 전류 경로(675)의 전류를 미러하도록 구성된다.
도시된 실시예에서, 제 1 전류원(622)에 의해 공급된 제 1 전류는 제 2 전류원(640)에 의해 "풀업"되어 제 2 전류 경로(676)의 전류의 상대적 평형을 유지한다. 그러나, 출력 노드(660)에 결합된 부하에 의해 인출된 전류가 크기가 증가하여 출력(660)에서 전압 강하를 초래하면, 이 강하에 의해 복제 트랜지스터(642)에 의해 공급되는 전류가 증가하게 될 것이며, 이에 따라 패스 트랜지스터 게이트(651)에 전압을 증가시키게 될 것이다. 마찬가지로, 출력(660)에 전압이 증가하면, 이것은 출력 부하에 감소를 나타내는 것으로, 제 2 전류 경로(676)에 전류가 덜 공급됨으로써 패스 트랜지스터 게이트(651)에 전압이 감소하게 된다.
도 7은 공급 전압을 조정하는 방법의 일 실시예의 흐름도를 전체적으로 도시한 것이다. 701에서, 전원 전압이 전원으로부터 수신된다. 702에서, 마스터 전류가 전원 전압을 기준으로 하는 제 1 전류 경로에 공급된다. 703에서, 마스터 전류는 피드백 트랜지스터에서 수신된다. 704에서, 피드백 트랜지스터의 게이트에서 전압은 피드백 트랜지스터에 결합된 피드백 회로를 통해 실질적으로 일정하게 유지된다. 705에서, 실질적으로 일정한 크기를 갖는 제 1 전류는 패스 트랜지스터에 결합된 제 2 전류 경로에 공급된다. 706에서, 상기 피드백 트랜지스터의 게이트에서 전압 및 가변 부하에 전압에 기초한 크기를 갖는 가변 전류인 제 2 전류가 공급된다. 707에서, 제 2 전류 경로의 전류에 기초한 신호가 상기 패스 트랜지스터의 게이트에서 수신된다. 708에서, 부하 전류는 패스 트랜지스터를 통해 부하에 공급된다. 실시예에서, 가변 부하에 걸리는 전압이 증가할 때, 부하 전류의 크기가 감소하고, 상기 가변 부하에 걸리는 전압이 감소할 때, 부하 전류의 크기가 증가하게 부하 전류가 공급된다.
도 8은 집적 회로의 선택적으로 동작 가능한 부하 회로를 위한 공급 전압을 조정하는 방법의 일 실시예를 전체적으로 도시한 것이다. 801에서, 실질적으로 일정 마스터 전류가 제 1 전류 경로에서 발생된다. 802에서, 제 1 전류원을 통해 제 2 전류 경로에 제 1 전류가 공급된다. 803에서, 제 2 전류원을 통해 제 2 전류 경로에 제 2 전류가 공급된다. 실시예에서, 제 2 전류는 선택적으로 동작 가능한 부하 회로에 전압에 부분적으로 기초한 크기를 갖는다. 실시예에서, 제 1 전류의 크기 및 제 2 전류의 크기는 마스터 전류의 크기에 따른다. 804에서, 제 1 및 제 2 전류에 기초한 크기를 갖는 제어 신호가 패스 트랜지스터 게이트에서 수신된다. 805에서, 제어 신호의 크기에 기초하여 부하 회로에 부하 전류가 공급된다.
시스템, 디바이스, 및 방법의 여러 실시예가 본 명세서에 기술되었다. 이들 실시예는 단지 예로서 주어진 것이며 본 발명의 범위를 한정하려는 것이 아니다. 또한, 기술된 실시예의 여러 특징은 다양한 방식으로 결합되어 많은 추가의 실시예를 얻을 수 있음을 알 것이다. 또한, 다양한 재료, 치수, 형상, 주입 위치 등이 개시된 실시예에 사용하기 위해 기술되었지만, 이들 개시된 것 외에 다른 것은 발명의 범위를 초과함이 없이 이용될 수 있다.
관련 기술에 당업자는 발명이 위에 기술된 임의의 개개의 실시예에 예시된 것보다 적은 특징을 포함할 수 있음을 알 것이다. 여기 기술된 실시예는 발명의 여러 특징이 결합될 수 있는 방식을 전부 제시하고자 하는 것은 아니다. 따라서, 실시예는 특징의 상호 배타적 조합이 아니며, 그보다는 발명은 이 기술에 당업자가 아는 바와 같이, 서로 다른 개개의 실시예로부터 선택된 서로 다른 개별적 특징의 조합을 포함할 수 있다.
위에 문서를 참조로 포함하는 것은 본 명세서에 분명히 개시된 바와는 다른 어떠한 주제도 포함되지 않도록 제한된다. 위에 문서를 참조로 포함하는 것은 문서에 포함된 어떠한 청구항도 본 명세서에 참조로 포함되지 않도록 추가 제한된다. 위에 문서를 참조로 포함하는 것은 본 명세서에 분명하게 포함되지 않는 한 문서에 제공된 어떠한 정의도 본 명세서에 참조로 포함되지 않도록 추가 제한된다.
본 발명에 대한 청구항을 해석하기 위해, "하기 위한 수단" 또는 "하기 위한 단계"라는 특정한 용어가 청구항에 인용되지 않는 한, 35 U.S.C.의 112조 6항은 적용되지 않는다.

Claims (20)

  1. 집적 회로(IC)에서 집적되고 가변하는 부하 조건에서 전원으로부터 부하에 전압을 제공하도록 구성된 전압 조정기 회로(voltage regulator circuit)에 있어서,
    상기 전원으로부터 전압을 수신하도록 구성된 입력과,
    상기 부하에 결합되도록 구성된 출력과,
    제 1 전류 경로에 결합되고 피드백 트랜지스터를 포함하며, 상기 피드백 트랜지스터의 게이트에서 전압을 실질적으로 일정하게 유지하도록 구성된, 피드백 회로와,
    제 2 전류 경로에 실질적으로 일정한 제 1 전류를 공급하도록 구성된 제 1 전류 공급 회로와,
    상기 제 1 전류 공급 회로, 상기 피드백 트랜지스터의 상기 게이트, 상기 전압 조정기 회로의 상기 출력에 결합되고, 상기 피드백 트랜지스터의 상기 게이트에서 상기 전압 및 상기 전압 조정기 회로의 상기 출력에서 전압에 기초한 크기를 갖는 제 2 전류를 상기 제 2 전류 경로에 공급하도록 구성된, 제 2 전류 공급 회로와,
    상기 제 2 전류 경로에 결합된 게이트를 포함하고, 상기 제 2 전류 경로의 상기 전류에 기초한 신호를 수신하고 상기 신호에 기초한 크기를 갖는 부하 전류를 상기 전압 조정기 회로의 상기 출력을 통해 상기 부하에 공급하도록 구성된 패스 디바이스(pass device)를
    포함하고,
    상기 제 2 전류 공급 회로는, 상기 패스 디바이스를 통해, 상기 출력에서 전압이 감소하면 상기 출력에 공급되는 상기 부하 전류의 크기가 증가하도록 하고 상기 출력에서 전압이 증가하면 상기 출력에 공급되는 상기 부하 전류의 크기가 감소하도록 하도록 구성되고,
    상기 피드백 회로, 상기 제 1 전류 공급 회로, 상기 제 2 전류 공급 회로, 및 상기 패스 디바이스는 집적 회로에서 집적되고 상기 전압 조정기 회로의 상기 입력을 기준으로 하는, 전압 조정기 회로.
  2. 제 1항에 있어서, 상기 제 2 전류 공급 회로는 상기 피드백 트랜지스터의 상기 게이트에 결합된 게이트를 포함하는 복제 트랜지스터를 포함하고, 상기 복제(replica) 트랜지스터의 상기 게이트에서 전압은 상기 피드백 트랜지스터의 상기 게이트에서 전압과 상기 전압 조정기 회로의 상기 출력에서 전압 사이의 차이에 기초하며, 상기 제 2 전류 공급 회로는 상기 복제 트랜지스터의 상기 게이트에서 상기 전압에 기초한 크기를 갖는 상기 제 2 전류를 공급하도록 구성된, 전압 조정기 회로.
  3. 제 2항에 있어서, 상기 복제 트랜지스터는 nmos 트랜지스터인, 전압 조정기 회로.
  4. 제 2항에 있어서, 상기 제 2 전류 공급 회로는 K(Vgate - Vout - Vth)2에 기초하여 상기 제 2 전류를 공급하도록 구성되며, Vout은 상기 전압 조정기 회로의 상기 출력에서 전압이며, Vgate는 상기 피드백 트랜지스터의 상기 게이트에서 전압이며, Vth는 상기 복제 트랜지스터의 임계 전압이며, K는 양의 상수인, 전압 조정기 회로.
  5. 제 2항에 있어서, 상기 복제 트랜지스터는 pmos 트랜지스터인, 전압 조정기 회로.
  6. 제 2항에 있어서, 상기 제 2 전류 공급 회로는 K(Vout - Vgate -Vth)2에 기초하여 상기 제 2 전류를 공급하도록 구성되며, Vout은 상기 전압 조정기 회로의 상기 출력에서 상기 전압이며, Vgate는 상기 피드백 트랜지스터의 상기 게이트에서 전압이며, Vth는 상기 복제 트랜지스터의 임계 전압이며, K는 양의 상수인, 전압 조정기 회로.
  7. 제 1항에 있어서, 상기 제 2 전류 공급 회로는 적어도 하나의 안정성 커패시터 배열을 더 포함하는, 전압 조정기 회로.
  8. 제 7항에 있어서, 상기 적어도 하나의 안정성 커패시터 배열은 30 피코 파라드 미만의 정전용량(capacitance)을 갖는, 전압 조정기 회로.
  9. 제 1항에 있어서, 상기 부하 전류는 상기 제 2 전류 경로의 전류의 크기보다 적어도 1 자리수가 더 큰 크기를 갖는, 전압 조정기 회로.
  10. 제 1항에 있어서, 상기 부하 전류는 1 amp 미만의 크기를 갖고, 상기 제 2 전류 경로의 상기 전류는 1 milli-amp 미만의 크기를 갖는, 전압 조정기 회로.
  11. 제 1항에 있어서, 상기 패스 디바이스 게이트에서 수신된 상기 신호는 전압인, 전압 조정기 회로.
  12. 집적 회로(IC)에서 집적되고 가변하는 부하 조건에서 부하에 전원으로부터 전압을 제공하도록 구성된 전압 조정기 회로(voltage regulator circuit)에 있어서,
    상기 전원으로부터 전압을 수신하도록 구성되고, 포지티브 노드와 네거티브 노드를 포함하는, 입력과,
    상기 부하에 결합되도록 구성된 출력과,
    전류 미러(current mirror)로서,
    제 1 전류 경로에 결합되고 바이어스 전압을 수신하도록 구성된 게이트 및 상기 포지티브 노드에 결합된 제 1 단부(end)를 포함하는 제 1 트랜지스터와,
    제 2 전류 경로에 결합되고 상기 제 1 트랜지스터의 상기 게이트에 결합된 게이트를 포함하는 제 2 트랜지스터를
    포함하고,
    상기 제 1 전류 경로의 전류를 상기 제 2 전류 경로에 미러(mirror)가 되도록 동작하는, 상기 전류 미러와,
    상기 제 1 전류 경로에 결합된 피드백 회로로서,
    제 1 입력, 제 2 입력, 및 출력을 포함하고, 상기 제 1 입력에서 전압과 상기 제 2 입력에서 전압 사이의 차이에 기초한 출력 전압을 상기 출력에서 제공하도록 구성되며, 상기 제 1 입력이 기준 전압을 수신하도록 구성된, 차동 증폭기와,
    게이트, 제 1 단부, 및 제 2 단부를 포함하고, 상기 제 1 단부는 상기 전류 미러의 상기 제 1 트랜지스터의 제 2 단부에 결합되고, 상기 제 2 단부는 상기 네거티브 노드에 결합된, 피드백 트랜지스터와,
    상기 전류 미러의 상기 제 1 트랜지스터의 상기 제 2 단부에 결합된 제 1 단부와 상기 네거티브 노드에 결합된 제 2 단부를 포함하는, 전압 분할기를
    포함하며,
    상기 차동 증폭기의 상기 제 2 입력은 상기 제 2 입력에 전압이 상기 피드백 트랜지스터의 상기 제 1 단부 및 상기 제 2 단부에 걸리는 전압에 기초하도록 상기 전압 분할기에 결합되고, 상기 피드백 트랜지스터의 상기 게이트는 상기 차동 증폭기의 상기 출력에 결합되며,
    상기 차동 증폭기, 상기 피드백 트랜지스터, 및 상기 전압 분할기는 상기 피드백 트랜지스터의 상기 게이트에서 전압이 실질적으로 일정한 크기로 유지되도록 구성되고 배열된, 상기 피드백 회로와,
    상기 전류 미러의 상기 제 2 트랜지스터의 제 2 단부에 결합된 제 1 단부 및 상기 네거티브 노드에 결합된 제 2 단부를 포함하는 전류원으로서, 상기 전류원은 상기 피드백 트랜지스터의 상기 게이트에서 전압에 기초한 제 1 전압 기준 및 상기 전압 조정기 회로의 상기 출력에서 전압에 기초한 제 2 전압 기준을 수신하며, 상기 제 1 전압 기준 및 상기 제 2 전압 기준에 기초한 크기를 갖는 제 2 전류를 상기 제 2 전류 경로에 공급하도록 구성된, 상기 전류원과,
    상기 포지티브 노드에 결합된 제 1 단부, 상기 전압 조정기 회로의 상기 출력에서 상기 부하에 결합되도록 구성된 제 2 단부, 및 상기 전류 미러의 상기 제 2 트랜지스터의 상기 제 2 단부 및 상기 전류원의 상기 제 1 단부에 결합된 게이트를 포함하는 패스 디바이스로서, 상기 게이트는 상기 제 2 전류 경로의 전류의 크기에 기초한 신호를 수신하도록 구성된, 상기 패스 디바이스를
    포함하고,
    상기 전류원은 상기 제 2 전압 기준이 크기가 증가하면, 상기 패스 디바이스의 상기 게이트에서 수신된 상기 신호가 감소하도록 하고, 상기 제 2 전압 기준이 크기가 감소하면, 상기 패스 디바이스의 상기 게이트에서 수신된 상기 신호의 크기가 증가하게 하도록 구성되며,
    상기 패스 디바이스는 상기 패스 디바이스의 상기 게이트에서 수신된 상기 신호에 기초한 크기를 부하 전류를 상기 전압 조정기 회로의 상기 출력에 결합된 부하에 공급하도록 구성되고,
    상기 전류 미러, 상기 피드백 회로, 상기 전류원, 및 상기 패스 디바이스는 집적 회로에서 집적된, 전압 조정기 회로.
  13. 제 12항에 있어서, 상기 전류원은 상기 피드백 트랜지스터의 상기 게이트에 결합된 게이트를 포함하는 복제 트랜지스터를 포함하며, 상기 복제 트랜지스터의 상기 게이트에서 전압은 상기 피드백 트랜지스터의 상기 게이트의 전압과 상기 전압 조정기 회로의 상기 출력 사이의 차이에 기초하며, 상기 전류원은 상기 복제 트랜지스터의 상기 게이트에서 수신된 상기 신호에 기초한 크기를 갖는 전류를 공급하도록 구성된, 전압 조정기 회로.
  14. 집적 회로(IC)에서 집적되고 선택적으로 가변하는 부하 조건에서 상기 IC에 집적된 부하에 전원으로부터 전압을 제공하도록 구성된 전압 조정기 회로에 있어서,
    상기 전원으로부터 전압을 수신하도록 구성된 입력과,
    상기 부하에 결합되도록 구성된 출력과,
    상기 입력을 기준으로 하는 제 1 전류 경로와,
    피드백 트랜지스터의 게이트에서 전압을 실질적으로 일정하게 유지하기 위한 피드백 수단과,
    상기 입력을 기준으로 하는 제 2 전류 경로에 실질적으로 일정한 제 1 전류를 공급하기 위한 제 1 전류 공급 수단과,
    상기 제 1 전류 공급 수단, 상기 피드백 트랜지스터의 상기 게이트, 및 상기 전압 조정기 회로의 상기 출력에 결합되어, 제 1 전압 기준과 제 2 전압 기준을 수신하고, 상기 제 1 전압 기준과 상기 제 2 전압 기준에 기초한 크기를 갖는 제 2 전류를 상기 제 2 전류 경로에 공급하기 위한, 제 2 전류 공급 수단과,
    전류를 상기 부하에 공급하기 위한 수단으로서, 상기 제 1 전류의 크기와 상기 제 2 전류의 크기에 기초한 신호를 수신하고 상기 신호의 크기에 기초한 크기를 갖는 부하 전류를 상기 전압 조정기 회로의 상기 출력을 통해 상기 부하에 공급하기 위한, 상기 수단을
    포함하고,
    상기 제 1 전류 공급 수단, 상기 제 2 전류 공급 수단, 및 전류를 상기 부하에 공급하기 위한 상기 수단은, 상기 부하에서 전압이 감소하면, 상기 부하 전류의 크기가 증가하고 상기 부하에서 전압이 증가하면, 상기 부하 전류의 크기가 감소하도록 배열되고,
    상기 피드백 수단, 상기 제 1 전류 공급 수단, 상기 제 2 전류 공급 수단, 및 전류를 상기 부하에 공급하기 위한 상기 수단은 집적 회로에서 집적된, 전압 조정기 회로.
  15. 제 14항에 있어서, 상기 제 2 전류 공급 수단은 상기 피드백 트랜지스터 의 상기 게이트에 결합된 게이트를 포함하는 복제 트랜지스터를 포함하고, 상기 복제 트랜지스터의 상기 게이트에서 전압은 상기 피드백 트랜지스터의 상기 게이트에서 전압과 상기 전압 조정기 회로의 상기 출력에서 전압 사이의 차이에 기초하며, 상기 제 2 전류 공급 수단은 상기 복제 트랜지스터의 상기 게이트에서 전압에 기초한 크기를 갖는 상기 제 2 전류를 공급하기 위한, 전압 조정기 회로.
  16. 집적 회로의 선택적으로 동작 가능한 부하 회로를 위한 공급 전압을 조정하는 방법에 있어서,
    입력에 의해, 전원으로부터 전원 전압을 수신하는 단계와,
    마스터 전류원에 의해, 상기 집적 회로에서 집적되고 상기 전원 전압을 기준으로 하는 제 1 전류 경로에 마스터 전류를 공급하는 단계와,
    상기 집적 회로에서 집적된 피드백 트랜지스터에 의해 상기 마스터 전류를 수신하는 단계와,
    상기 집적 회로에서 집적되고 상기 피드백 트랜지스터에 결합된 피드백 회로에 의해, 상기 피드백 트랜지스터의 게이트에서 전압을 실질적으로 일정하게 유지하는 단계와,
    제1 전류 공급 회로에 의해, 상기 집적 회로에서 집적되고 패스 트랜지스터에 결합된 제 2 전류 경로에 실질적으로 일정한 크기를 갖는 제 1 전류를 공급하는 단계와,
    제2 전류 공급 회로에 의해, 상기 피드백 트랜지스터의 상기 게이트에서 상기 전압 및 가변 부하에서의 전압에 기초한 크기를 갖는 가변 전류인 제 2 전류를, 상기 제 2 전류 경로에 공급하는 단계와,
    상기 패스 트랜지스터에 의해, 상기 집적 회로에서 집적된 상기 패스 트랜지스터의 게이트에서 상기 제 2 전류 경로의 전류의 크기에 기초한 제어 신호를 수신하는 단계와,
    상기 가변 부하에 걸리는 전압이 증가할 때 부하 전류의 크기가 감소하고, 상기 가변 부하에 걸리는 전압이 감소할 때 상기 부하 전류의 크기가 증가하도록, 상기 제어 신호에 기초한 부하 전류를 상기 패스 트랜지스터에 의해 상기 부하에 공급하는 단계를
    포함하는, 공급 전압을 조정하는 방법.
  17. 집적 회로의 선택적으로 동작 가능한 부하 회로를 위한 공급 전압을 조정하는 방법에 있어서,
    상기 집적 회로에서 집적된 제 1 전류 경로에서, 실질적으로 일정 마스터 전류를 생성하는 단계와,
    상기 집적 회로에서 집적되고 제 2 전류 경로에 결합된 제 1 전류원을 통해, 제 1 전류를 공급하는 단계와,
    상기 집적 회로에서 집적되고 제 2 전류 경로에 결합된 제 2 전류원을 통해, 가변 부하에 전압에 부분적으로 기초한 크기를 갖는 제 2 전류를 공급하는 단계와,
    상기 집적 회로에서 집적된 패스 트랜지스터에서 상기 제 2 전류 경로로부터 제어 신호를 수신하는 단계로서, 상기 제어 신호는 상기 제 2 전류 경로의 전류에 기초한 크기를 갖는, 상기 수신 단계와,
    상기 제어 신호에 응하여 부하 전류를 상기 패스 트랜지스터를 통해 상기 부하 회로에 공급하는 단계를
    포함하고,
    상기 제 1 전류의 크기 및 상기 제 2 전류의 크기는 적어도 부분적으로 상기 마스터 전류의 크기에 따르는, 공급 전압을 조정하는 방법.
  18. 제 17항에 있어서, 상기 제 2 전류를 공급하는 단계는, 피드백 회로의 피드백 트랜지스터의 게이트에서 전압과 상기 부하 회로에서 전압 사이의 차이에 기초하여 전류를 공급하는 단계를 포함하는, 공급 전압을 조정하는 방법.
  19. 제 17항에 있어서, 상기 패스 트랜지스터를 통해 상기 부하 회로에 부하 전류를 공급하는 단계는, 상기 부하 회로의 출력에서 전압이 감소하면 상기 부하 전류의 크기를 증가시키고, 상기 부하 회로의 상기 출력에서 전압이 증가하면 상기 부하 전류의 크기를 감소시키는 단계를 포함하는, 공급 전압을 조정하는 방법.
  20. 제 17항에 있어서, 상기 부하 전류를 공급하는 단계는 1 amp 미만의 크기를 갖는 전류를 공급하는 단계를 포함하고, 제 1 전류를 공급하는 단계와 상기 제 2 전류를 공급하는 단계는, 1 milli-amp 미만의 크기를 갖는 전류를 공급하는 단계를 포함하는, 공급 전압을 조정하는 방법.
KR1020117028490A 2009-05-12 2010-05-12 과도 부하 전압 조정기 KR101774059B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/464,301 US8148962B2 (en) 2009-05-12 2009-05-12 Transient load voltage regulator
US12/464,301 2009-05-12
PCT/IL2010/000377 WO2010131248A1 (en) 2009-05-12 2010-05-12 Transient load voltage regulator

Publications (2)

Publication Number Publication Date
KR20120024676A KR20120024676A (ko) 2012-03-14
KR101774059B1 true KR101774059B1 (ko) 2017-09-12

Family

ID=43067973

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117028490A KR101774059B1 (ko) 2009-05-12 2010-05-12 과도 부하 전압 조정기

Country Status (5)

Country Link
US (1) US8148962B2 (ko)
EP (1) EP2430507A4 (ko)
KR (1) KR101774059B1 (ko)
TW (1) TWI475347B (ko)
WO (1) WO2010131248A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5266084B2 (ja) * 2009-02-17 2013-08-21 ルネサスエレクトロニクス株式会社 過電流保護回路
KR20130036554A (ko) * 2011-10-04 2013-04-12 에스케이하이닉스 주식회사 레귤레이터 및 고전압 발생기
US8779734B2 (en) * 2011-12-07 2014-07-15 Microchip Technology Incorporated Integrated circuit device with two voltage regulators
JP5989482B2 (ja) * 2012-09-24 2016-09-07 エスアイアイ・セミコンダクタ株式会社 電源切替え回路
RU2530263C1 (ru) * 2013-05-27 2014-10-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") Быстродействующий истоковый повторитель напряжения
EP2961064B1 (en) * 2014-06-26 2018-12-19 Dialog Semiconductor (UK) Limited Robust sink/source output stage and control circuit
US9330776B2 (en) * 2014-08-14 2016-05-03 Sandisk Technologies Inc. High voltage step down regulator with breakdown protection
DE102014226168B4 (de) * 2014-12-17 2018-04-19 Dialog Semiconductor (Uk) Limited Spannungsregler mit Senke/Quelle-Ausgangsstufe mit Betriebspunkt-Stromsteuerschaltung für schnelle transiente Lasten und entsprechendes Verfahren
US10218166B2 (en) 2015-03-03 2019-02-26 Sandisk Technologies Llc System and method for dynamic monitoring of controller current consumption
KR102398570B1 (ko) * 2017-12-14 2022-05-17 에스케이하이닉스 주식회사 레귤레이터, 이를 포함하는 메모리 시스템 및 이의 동작 방법
CN113746079B (zh) * 2021-11-04 2022-06-14 深圳市爱图仕影像器材有限公司 热插拔电路、控制装置及设备
US11616505B1 (en) * 2022-02-17 2023-03-28 Qualcomm Incorporated Temperature-compensated low-pass filter

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080174289A1 (en) 2006-11-13 2008-07-24 Decicon, Inc. (A California Corporation) Fast low dropout voltage regulator circuit

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4498058A (en) 1982-05-17 1985-02-05 Sperry Corporation Low input capacitance amplifier
US4446383A (en) 1982-10-29 1984-05-01 International Business Machines Reference voltage generating circuit
US4536699A (en) 1984-01-16 1985-08-20 Gould, Inc. Field effect regulator with stable feedback loop
US5162668A (en) 1990-12-14 1992-11-10 International Business Machines Corporation Small dropout on-chip voltage regulators with boosted power supply
US5202587A (en) 1990-12-20 1993-04-13 Micron Technology, Inc. MOSFET gate substrate bias sensor
DE69218647T2 (de) 1991-01-30 1997-07-10 Circuit Breaker Ind Stabilisierte Spannungsquelleschaltung
CA2050878C (en) 1991-09-06 1999-10-19 Gerald Molnar Power amplifier with quiescent current control
US5336986A (en) 1992-02-07 1994-08-09 Crosspoint Solutions, Inc. Voltage regulator for field programmable gate arrays
US5739681A (en) 1992-02-07 1998-04-14 Crosspoint Solutions, Inc. Voltage regulator with high gain cascode current mirror
EP0661717B1 (en) 1993-12-31 2000-03-29 STMicroelectronics S.r.l. Voltage regulator for programming non-volatile and electrically programmable memory cells
US5675241A (en) 1995-07-06 1997-10-07 Texas Instruments Incorporated Voltage regulator with low drop out voltage
US5631606A (en) 1995-08-01 1997-05-20 Information Storage Devices, Inc. Fully differential output CMOS power amplifier
KR19980064252A (ko) 1996-12-19 1998-10-07 윌리엄비.켐플러 Ｐｍｏｓ 패스 소자를 가진 저 드롭-아웃 전압 조절기
EP0864956A3 (en) * 1997-03-12 1999-03-31 Texas Instruments Incorporated Low dropout regulators
US5982226A (en) * 1997-04-07 1999-11-09 Texas Instruments Incorporated Optimized frequency shaping circuit topologies for LDOs
US5905399A (en) 1997-06-30 1999-05-18 Sun Microsystems, Inc. CMOS integrated circuit regulator for reducing power supply noise
IT1296486B1 (it) 1997-11-21 1999-06-25 Ses Thomson Microelectronics S Regolatore di tensione per circuiti di memoria a singola tensione di alimentazione, in particolare per memorie di tipo flash.
US5909109A (en) * 1997-12-15 1999-06-01 Cherry Semiconductor Corporation Voltage regulator predriver circuit
US6058488A (en) 1998-02-13 2000-05-02 International Business Machines Corporation Method of reducing computer module cycle time
JPH11231954A (ja) * 1998-02-16 1999-08-27 Mitsubishi Electric Corp 内部電源電圧発生回路
US6188211B1 (en) 1998-05-13 2001-02-13 Texas Instruments Incorporated Current-efficient low-drop-out voltage regulator with improved load regulation and frequency response
US6285246B1 (en) * 1998-09-15 2001-09-04 California Micro Devices, Inc. Low drop-out regulator capable of functioning in linear and saturated regions of output driver
US6140805A (en) 1999-05-18 2000-10-31 Kabushiki Kaisha Toshiba Source follower NMOS voltage regulator with PMOS switching element
US6175221B1 (en) 1999-08-31 2001-01-16 Micron Technology, Inc. Frequency sensing NMOS voltage regulator
US6118266A (en) 1999-09-09 2000-09-12 Mars Technology, Inc. Low voltage reference with power supply rejection ratio
US6304131B1 (en) 2000-02-22 2001-10-16 Texas Instruments Incorporated High power supply ripple rejection internally compensated low drop-out voltage regulator using PMOS pass device
US6201375B1 (en) * 2000-04-28 2001-03-13 Burr-Brown Corporation Overvoltage sensing and correction circuitry and method for low dropout voltage regulator
US6975494B2 (en) 2001-01-29 2005-12-13 Primarion, Inc. Method and apparatus for providing wideband power regulation to a microelectronic device
US6621675B2 (en) 2001-02-02 2003-09-16 Broadcom Corporation High bandwidth, high PSRR, low dropout voltage regulator
WO2002077741A1 (en) 2001-03-21 2002-10-03 Primarion, Inc. Dual loop regulator
US6573694B2 (en) 2001-06-27 2003-06-03 Texas Instruments Incorporated Stable low dropout, low impedance driver for linear regulators
JP3539940B2 (ja) 2001-07-30 2004-07-07 沖電気工業株式会社 電圧レギュレータ
WO2003034391A2 (en) 2001-10-19 2003-04-24 Clare Micronix Integrated Systems, Inc. Method and system for adjusting the voltage of a precharge circuit
US6739681B1 (en) * 2002-01-22 2004-05-25 Equator Corporation Ergonomically adjustable control panel and method
US6809557B2 (en) 2002-02-19 2004-10-26 Sun Microsystems, Inc. Increasing power supply noise rejection using linear voltage regulators in an on-chip temperature sensor
US6653891B1 (en) 2002-07-09 2003-11-25 Intel Corporation Voltage regulation
US6734716B2 (en) 2002-09-19 2004-05-11 Sun Microsystems, Inc. SSTL pull-down pre-driver design using regulated power supply
WO2004027995A2 (en) 2002-09-19 2004-04-01 Sun Microsystems, Inc. Integrated circuit comprising an sstl (stub series terminated logic) pre-driver stage using regulated power supply and method for performing an sstl operation
US6873503B2 (en) 2002-09-19 2005-03-29 Sun Microsystems, Inc. SSTL pull-up pre-driver design using regulated power supply
JP4029812B2 (ja) 2003-09-08 2008-01-09 ソニー株式会社 定電圧電源回路
US6924674B2 (en) 2003-10-27 2005-08-02 Agere Systems Inc. Composite source follower
US7151410B2 (en) 2003-12-17 2006-12-19 Agere Systems Inc. Class AB enhanced transconductance source follower
CN100428613C (zh) * 2004-09-16 2008-10-22 中芯国际集成电路制造(上海)有限公司 具有稳定快速响应和低待机电流的调压器用器件
US7319314B1 (en) 2004-12-22 2008-01-15 Cypress Semiconductor Corporation Replica regulator with continuous output correction
US7218082B2 (en) * 2005-01-21 2007-05-15 Linear Technology Corporation Compensation technique providing stability over broad range of output capacitor values
US7323853B2 (en) 2005-03-01 2008-01-29 02Micro International Ltd. Low drop-out voltage regulator with common-mode feedback
US7173482B2 (en) 2005-03-30 2007-02-06 International Business Machines Corporation CMOS regulator for low headroom applications
TWI309495B (en) 2006-01-16 2009-05-01 Ememory Technology Inc Regulator circuit
US7615977B2 (en) 2006-05-15 2009-11-10 Stmicroelectronics S.A. Linear voltage regulator and method of limiting the current in such a regulator
US7446515B2 (en) 2006-08-31 2008-11-04 Texas Instruments Incorporated Compensating NMOS LDO regulator using auxiliary amplifier
US7482791B2 (en) 2006-09-11 2009-01-27 Micrel, Inc. Constant on-time regulator with internal ripple generation and improved output voltage accuracy
US7741823B2 (en) 2007-01-29 2010-06-22 Agere Systems Inc. Linear voltage regulator with improved large transient response
US7570035B2 (en) 2007-08-01 2009-08-04 Zerog Wireless, Inc. Voltage regulator with a hybrid control loop

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080174289A1 (en) 2006-11-13 2008-07-24 Decicon, Inc. (A California Corporation) Fast low dropout voltage regulator circuit

Also Published As

Publication number Publication date
US8148962B2 (en) 2012-04-03
TW201109880A (en) 2011-03-16
EP2430507A1 (en) 2012-03-21
US20100289465A1 (en) 2010-11-18
EP2430507A4 (en) 2015-04-15
TWI475347B (zh) 2015-03-01
WO2010131248A1 (en) 2010-11-18
KR20120024676A (ko) 2012-03-14

Similar Documents

Publication Publication Date Title
KR101774059B1 (ko) 과도 부하 전압 조정기
CN103376816B (zh) 低压差调压器
US7764113B2 (en) Output circuit
US9239584B2 (en) Self-adjustable current source control circuit for linear regulators
US8981739B2 (en) Low power low dropout linear voltage regulator
US8207719B2 (en) Series regulator circuit and semiconductor integrated circuit
US20190258282A1 (en) Low dropout regulator (ldo) with frequency-dependent resistance device for pole tracking compensation
US7928708B2 (en) Constant-voltage power circuit
US20030117115A1 (en) Semiconductor integrated circuit device
CN108021177B (zh) 基于nmos的电压调节器
JP2013012000A (ja) レギュレータ用半導体集積回路
US20170220059A1 (en) Regulator circuit
US20230229182A1 (en) Low-dropout regulator for low voltage applications
CN109144157A (zh) 具有反馈路径的电压调节器
US20170160763A1 (en) Low-power pulsed bandgap reference
JP2002051537A (ja) Ｄｃ／ｄｃコンバータ回路
US9007035B2 (en) Charge control circuit
Kruiskamp et al. Low drop-out voltage regulator with full on-chip capacitance for slot-based operation
KR100969964B1 (ko) 저전력 특성을 갖는 저손실 전압 레귤레이터
CN106980336B (zh) 稳压器
EP0971280A1 (en) Voltage regulator and method of regulating voltage
US8416010B2 (en) Adaptive charge pump
US20150293547A1 (en) Voltage-current conversion circuit and power supply circuit
US20130249510A1 (en) Voltage regulator
CN116449904A (zh) 一种应用于ldo的缓启动电路及ldo电路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant