TW202234193A - 放大器電路及在放大器電路中降低輸出電壓過衝的方法 - Google Patents

放大器電路及在放大器電路中降低輸出電壓過衝的方法 Download PDF

Info

Publication number
TW202234193A
TW202234193A TW110125379A TW110125379A TW202234193A TW 202234193 A TW202234193 A TW 202234193A TW 110125379 A TW110125379 A TW 110125379A TW 110125379 A TW110125379 A TW 110125379A TW 202234193 A TW202234193 A TW 202234193A
Authority
TW
Taiwan
Prior art keywords
transistor
output
amplifier
node
circuit
Prior art date
Application number
TW110125379A
Other languages
English (en)
Other versions
TWI774467B (zh
Inventor
吳昌憲
巴爾 Ｓ 三德胡
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Application granted granted Critical
Publication of TWI774467B publication Critical patent/TWI774467B/zh
Publication of TW202234193A publication Critical patent/TW202234193A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/571—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overvoltage detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0233—Continuous control by using a signal derived from the output signal, e.g. bootstrapping the voltage supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/38—Positive-feedback circuit arrangements without negative feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/38—Dc amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
    • H03F3/387—Dc amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/151—A source follower being used in a feedback circuit of an amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45218—Diode clamping means are present at the output of a differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45248—Indexing scheme relating to differential amplifiers the dif amp being designed for improving the slew rate

Abstract

本發明揭露一種放大器電路，包括放大器及輸出電晶體。放大器電路耦接於輸出電晶體的輸出節點，用以提供輸出電壓至負載裝置。放大器電路也包括壓擺率控制電路，耦接於該輸出電晶體的閘極節點，且設置以控制輸出電晶體的閘極節點在上電期間的電壓上升，降低輸出電壓過衝。

Description

放大器電路及在放大器電路中降低輸出電壓過衝的方法
本發明是關於一種電子電路，更特別的是，本發明的實施例是關於無電容的線性穩壓電路。這裡所述的一些實施例是應用在無電容穩壓器電路當中以減少上電過載的問題。然而，這裡所述的電路及方法可涉及在其他放大電路當中減少上電過載的應用。
線性穩壓器做為輸入電源與輸出之間的可變電阻以降低施加於負載的電壓。所以，線性穩壓器的效率是低的。不同於切換電源供應的直流對直流(DC-DC)轉換器，線性穩壓器提供持續的操作，且更便宜及易於使用。
第1圖是習知的線性穩壓電路的簡單示意圖。如第1圖所示，線性穩壓器100是低壓降穩壓器(low drop-out, LDO)，其接收輸入電壓VIN及產生調節的輸出電壓VOUT。低壓降穩壓器是能調整輸出電壓的直流線性電壓穩壓器。低壓降穩壓器100包含放大器110及輸出電晶體MP，放大器110是作為誤差放大器的差分放大器，而輸出電晶體MP可為功率場效電晶體(field effect transistor, FET)。差分放大器110是配置以放大參考電壓Vref與反饋電壓Vfb之間的差分，其為藉由電阻R1、R2形成的電壓分壓器採樣的調節輸出電壓VOUT的一部分。差分放大器110的輸出耦接於輸出電晶體MP的閘極節點122。調節輸出電壓VOUT是由輸出電晶體MP的輸出節點124導出。在閘極節點124的閘極電壓是如第1圖中所指的Vmcg。第1圖也示出提供操作電源至低壓降穩壓器100的輸入電壓VIN。藉由汲取電流I load表示的負載裝置接收由低壓降穩壓器100提供的電壓。
對於理想的運算放大器增益而言，輸出電壓由以下公式給出：
Figure 02_image001
其中參考電壓VREF可為例如1.205V的帶隙參考電壓。
第1圖習知補償式的線性電壓穩壓器(LDO)需要相對大的外部電容C ext，通常在微法拉的範圍以控制穩定性。在這種情況下，積體電路晶片需要一個接腳來連接至外部電容C ext，增加了電路板的成本及面積。在第1圖中，等效串聯電阻ESR與外部電容C ext串聯。為避免在晶片上有額外的接腳及採用外部低等效串聯電阻ESR電容的問題，採用一種無電容線性穩壓器，但挑戰在於負載的穩定性及暫態回應。
因此，需要能解決上述限制的改善方法及系統。
根據本發明的實施例，提供電路及方法來減少在上電期間放大器電路的過載。在一些實施例中，電流源是耦接於輸出電晶體的閘極節點以控制閘極電流上升的壓擺率(slew rate)，防止輸出電壓穿透。偵測電路監控輸出電壓且使壓擺率控制失效以用於放大器電路的正常操作。
根據本發明的實施例，放大器電路包括線性穩壓器，其具有放大器及輸出電晶體以形成反饋迴路。放大器配置以接收參考電壓及來自反饋迴路的反饋電壓，且輸出電晶體具有輸出節點以提供輸出電壓至負載裝置。放大器電路也包括壓擺率控制電路，耦接於輸出電晶體的閘極節點且設置以控制閘極節點的壓擺率，控制在上電期間的電壓上升以減少輸出電壓過衝。
在一些實施例中，當輸出電壓達到預設電壓準位時，放大器電路設置以使壓擺率控制電路失效。
在一些實施例中，壓擺率控制電路包括切換電晶體及二極體連接電晶體，二極體連接電晶體的閘極節點耦接於輸出電晶體的閘極節點以形成電流鏡，二極體連接電晶體的閘極節點耦接於二極體連接電晶體的汲極節點。
在一些實施例中，二極體連接電晶體及切換電晶體為P型金屬氧化物半導體(PMOS)電晶體。
在一些實施例中，壓擺率是藉由二極體連接電晶體中的偏壓電流及二極體連接電晶體的尺寸來決定。
在一些實施例中，放大器電路還包括輸出電壓準位偵測電路，耦接於輸出電晶體的輸出節點。當輸出電壓達到預設電壓準位時，輸出電壓準位偵測電路設置以關閉切換電晶體以使壓擺率控制電路失效。
在一些實施例中，輸出電壓準位偵測電路包括第一電流源、第一電晶體以及偏壓電阻，串聯耦接於電壓供應及接地節點之間，第一電晶體的閘極節點耦接於輸出電晶體的輸出節點。輸出電壓準位偵測電路還包括第二電晶體，耦接於第一電晶體的源極節點與接地節點之間，以及第三電晶體，具有閘極節點耦接於第一電晶體的汲極節點，且具有汲極節點耦接於第二電晶體及壓擺率控制電路的切換電晶體的閘極節點。
在一些實施例中，當輸出電壓達到預設電壓準位時，輸出電壓準位偵測電路設置以使壓擺率控制電路失效，其中預設電壓準位是依據第一電流源、偏壓電阻及第一電晶體的閾值電壓來決定。
在一些實施例中，第一電晶體、第二電晶體及第三電晶體為n型金屬氧化物半導體(NMOS)電晶體。
在一些實施例中，放大器電路還包括放大器偏壓選擇電路，設置以選擇在上電期間放大器的第一偏壓電流，以及在正常操作期間放大器的第二偏壓電流，其中第一偏壓電流大於第二偏壓電流。
根據本發明的實施例，放大器電路包括放大器及輸出電晶體。放大器耦接於輸出電晶體的輸出節點，提供輸出電壓至負載裝置。放大器電路還包括壓擺率控制電路，耦接於輸出電晶體的閘極節點，且設置以控制輸出電晶體的閘極節點的壓擺率，控制在上電期間的電壓上升以減少輸出電壓過衝。
在一些實施例中，放大器電路還包括輸出電壓準位偵測電路，當輸出電壓達到預設電壓準位時，輸出電壓準位偵測電路設置以使壓擺率控制電路失效。
在一些實施例中，壓擺率控制電路包括切換電晶體及二極體連接電晶體。二極體連接電晶體的閘極節點耦接於輸出電晶體的閘極節點以形成電流鏡，二極體連接電晶體的閘極節點耦接於二極體連接電晶體的汲極節點。
在一些實施例中，輸出電壓準位偵測電路耦接於輸出電晶體的輸出節點，當輸出電壓達到預設電壓準位時，輸出電壓準位偵測電路設置以關閉切換電晶體以使壓擺率控制電路失效。
在一些實施例中，輸出電壓準位偵測電路包括第一電流源、第一電晶體以及偏壓電阻，串聯耦接於電壓供應及接地節點之間，第一電晶體的閘極節點耦接於輸出電晶體的輸出節點。輸出電壓準位偵測電路還包括第二電晶體，耦接於第一電晶體的源極節點與接地節點之間，以及第三電晶體，具有閘極節點耦接於第一電晶體的汲極節點，且具有汲極節點耦接於第二電晶體及壓擺率控制電路的切換電晶體的閘極節點。
根據本發明的實施例，提供一種在放大器電路中降低輸出電壓過衝的方法。放大器電路包括放大器及輸出電晶體，放大器耦接於輸出電晶體的輸出節點以提供輸出電壓至負載裝置。此方法包括將輸出電晶體的閘極節點耦接壓擺率控制電路，以控制閘極節點上的壓擺率，於上電期間降低輸出電壓過衝。
在一些實施例中，此方法還包括當輸出電壓達到預設電壓準位時，使壓擺率控制電路失效。
在一些實施例中，此方法還包括使用壓擺率控制電路，其包含二極體連接電晶體，串聯於切換電晶體，二極體連接電晶體與輸出電晶體形成電流鏡。
在一些實施例中，此方法還包括當輸出電壓達到預設電壓準位時，關閉切換電晶體。
在一些實施例中，此方法還包括在上電期間選擇用於放大器的第一偏壓電流，以及在正常操作期間選擇用於放大器的第二偏壓電流。第一偏壓電流大於第二偏壓電流。
本揭露的觀點將參考附圖於下文中更完整的描述，其形成本發明的一部份且藉由圖式方式示出示例性的特徵。然而，特徵可以許多不同形式來實施，不應被解釋為侷限在本文中所列的組合，相反地，提供這些組合將使本揭露更為徹底及完整，並傳達範圍。在其他方面，本揭露的特徵可通過方法、裝置來達成及/或體現於商品中。因此，以下的詳細說明不應被視為限制的意思。
第2A圖是示出無電容線性穩壓電路的等效電路的示意圖，第2B圖是示出第2A圖中線性穩壓器的極點位置的增益及頻率圖。如第2A圖所示，線性穩壓器200接收輸入電壓VIN，並產出調整的輸出電壓VOUT。線性穩壓器200包括誤差放大器Error Amp，其具有增益Gm 1、內部電阻R 1n及電容C 1。線性穩壓器200還包括輸出電晶體Mp，也可作為傳送電晶體，且反饋迴路的形成是由電阻R 11及電阻R 12的電壓分壓器的中點至誤差放大器Error Amp的輸入節點。輸出電晶體Mp具有相關的寄生電容C GS、C GD，以及寄生電阻R DS。外部負載裝置由電流I load表示。
線性穩壓器200是沒有補償的無電容穩壓器，其具有兩個主要極點，如第2B圖所示，第一極點P 1是誤差放大器輸出極點，第二極點P 2是負載相關輸出極點。主導的第一極點P 1如下所示：
Figure 02_image003
其中，A pass是輸出電晶體Mp的電壓增益。因此，第一極點P 1駐留於低頻，通常是在幾kHz，因為誤差放大器的輸出電阻是相對大到足以具有足夠的直流迴路增益。
第二極點P 2是位於輸出VOUT，如下公式所示：
Figure 02_image005
其中，G mp是輸出電晶體Mp的跨導增益，Rout是由電流負載效應產生的等效電阻，Cout是晶片上的負載電容，由於晶片面積限制，通常小於100pF。
傳送電晶體的跨導增益G mp及寄生電容R DS可隨著增加負載電流而改變，使其對於負載狀態敏感。大的負載電流能推動第二極點P 2到更高的頻率，遠超過第一極點P 1。在低電流時，有效的負載電阻顯著的增加，第二極點P 2可被推向較低的頻率。隨著極點位置的變化，無法保證迴路的穩定性。除此之外，寄生電容C GD的副作用是減少迴路相位裕度的右半部平面(RHP)零點的形成，因此，設計無電容穩壓器電路必須更加小心以確保迴路的穩定性。
第3A圖是根據本發明實施例示出具有波形的線性穩壓電路在上電期間輸出回應的簡化示意圖。線性穩壓器300的組件與第1圖中所示的類似，因此，在此不在詳細描述。
如前所述，關於無電容穩壓器的問題，當不使用外部電容，其穩定性更具有挑戰性。因此，我們交換反饋回應的速度以達到足夠的相位裕度。其結果是，當晶片上電時，在開始控制輸出電晶體MP的閘極電壓Vg之前，需要一些時間將誤差放大器從截止區域帶到線性操作。這個輸出的傳送電晶體非常大，且輸出電晶體MP的閘極上的突波(glitch)，如第3B圖的波形310所示，在上電狀態能使得全軌的輸入電壓VIN，例如3.6V，出現在輸出電壓Vout上，如波形320所示。這在穩壓器設計來驅動1.8V的邏輯電路時可能會有問題。如果輸出電壓達到1.8V+200mV，1.8V的邏輯電路在電晶體的閘極氧化層將接收過壓的應力。其結果是電路的性能將隨時間而降低。
第3B圖示出輸出電晶體MP的閘極電壓Vg的狀態在晶片上電期間的模擬波形圖。第3B圖示出供應電壓VDDMIC、VDDB分別迅速上升至3.6V及3.3V。第3B圖還示出於習知沒有壓擺率控制的無電容穩壓器電路的輸出電晶體的閘極電壓Vg的波形310及輸出電壓 Vout的波形320。在此範例中，在輸出電晶體MP的閘極電壓Vg上有個負向的突波311，導致輸出電壓Vout的突波322達到全軌電壓的3.6V。
在本發明的一些實施例中，放大器電路可包括增加至放大器的反饋電路以解決上電突波的問題。放大器電路可包括放大器及輸出電晶體。放大器耦接於輸出電晶體的輸出節點以提供輸出電壓至負載裝置。放大器電路還包括壓擺率控制電路，耦接於輸出電晶體的閘極節點，設置以控制輸出電晶體的閘極節點在上電期間的電壓上升，減少輸出電壓過衝或突波。
壓擺率(slew-rate)通常定義為波形的變化率，其相同於斜率。在本文中所使用的「壓擺率控制電路」指的是控制電路節點的電壓上升比率的電路。使用的線性穩壓器於以下第4圖的範例示出。
第4圖是根據本發明實施例示出線性穩壓器電路的示意圖。如第4圖所示，放大器電路400包括線性穩壓器410，其包括放大器A1及輸出電晶體MP，並與電阻R1、R2形成的反饋電阻分壓器形成反饋迴路。放大器A1設置以接收參考電壓Vref 及來自反饋迴路的反饋電壓Vfb。輸出電晶體MP具有輸出節點411以提供輸出電壓Vout至負載裝置(第4圖中未示出)。放大器電路400還包括壓擺率控制電路420，耦接於輸出電晶體MP的閘極節點412，且設置以控制閘極節點412在上電期間的電壓上升，降低輸出電壓過衝。
壓擺率控制電路420包括切換電晶體MS及二極體連接電晶體MD，串聯耦接於供應電壓VIN(亦可稱為輸入電壓)與輸出電晶體MP的閘極節點412之間。二極體連接電晶體MD的閘極節點耦接於輸出電晶體MP的閘極節點412以形成電流鏡。二極體連接電晶體MD的閘極節點耦接於二極體連接電晶體MD的汲極節點，且兩者均連接至輸出電晶體MP的閘極節點412。供應電壓VIN是由外部電源供應所導入的電源供應電壓，且用於放大器的電路的電源供應。在這實施例中，二極體連接電晶體MD及切換電晶體MS是P型金屬氧化物半導體(PMOS)電晶體。
在一些實施例中，壓擺率是藉由在二極體連接電晶體的偏壓電流及二極體連接電晶體的尺寸來決定。在這範例中，電流鏡藉由二極體連接電晶體MD行程而輸出電晶體MP可作為電流源。在輸出電晶體MP中的電流可藉由改變二極體連接電晶體的尺寸而有所不同。
放大器電路400設置當輸出電壓達到預設電壓準位時始壓擺率控制電路失效。在第4圖的範例中，放大器電路400還包括輸出電壓準位偵測電路430，耦接於輸出電晶體MP的輸出節點411。輸出電壓準位偵測電路430設置當輸出電壓達到預設電壓準位時關閉切換電晶體MS，使壓擺率控制電路420失效。
在第4圖的範例中，輸出電壓準位偵測電路430包括第一電流源431、第一電晶體M1以及偏壓電阻Rb，串聯耦接於第一電晶體M1的源極與接地節點GND之間。第一電晶體M1的閘極節點耦接於輸出電晶體MP輸出節點411。第二電晶體M2作為第一電晶體M1的分流路徑。第三電晶體M3耦接於第二電流源432。第三電晶體M3具有閘極節點433，耦接於第一電晶體M1的汲極節點，而第三電晶體M3的汲極節點434耦接於第二電晶體M2。第三電晶體M3的汲極節點434也耦接於壓擺率控制電路420的切換電晶體MS的閘極節點422。
輸出電壓準位偵測電路430設置當輸出電壓Vout達到預設電壓準位時使壓擺率控制電路420失效。預設電壓準位是依據第一電流源431的偏壓電流Ib、偏壓電阻Rb的電阻值以及第一電晶體M1的閾值電壓來決定。在第4圖的範例中，第一電晶體M1、第二電晶體M2以及第三電晶體M3是n型金屬氧化物半導體(NMOS)電晶體。
如第4圖所示，放大器電路400是線性穩壓器。放大器電路400可設置當輸入電壓VIN耦接於輸出電晶MP時，作為低壓降穩壓器(LDO)穩壓器，如同第1圖至第3圖的範例所示。
在第4圖中，放大器A1可作為誤差放大器，耦接於電源供應與接地端之間。舉例來說，誤差放大器可作為差分放大器，設置以提供根據參考電壓與調整的輸出電壓之間差分的閘極電壓。差分放大器可包括一對輸入電晶體、一對偏壓電晶體以及一對電流鏡電晶體。輸出電晶體MP包括閘極節點，耦接於差分放大器的輸出節點，接收閘極電壓及提供調整的輸出電壓至輸出電晶體的輸出節點。
放大器電路400的操作，作為線性穩壓器的操作說明如下。首先，所有節點電壓為零。當電源開啟，供應電壓VIN開始迅速上升。在輸出電壓準位偵測電路430中的第一電晶體M1的汲極節點上的電壓V1也迅速上升，且藉由第一電晶體M1的汲極上的偏壓電流Ib來設定。當電壓V1迅速上升且連接至第三電晶體M3的閘極，第三電晶體M3的汲極上的電壓V0仍保持低準位。隨著電壓V0保持低準位，壓擺率控制電路420通過切換電晶體MS開啟。這允許了源極電壓V3傳送到二極體連接電晶體MD的汲極，而二極體連接電晶體MD耦接於輸出電晶體MP的閘極節點412。此時，二極體連接電晶體MD與輸出電晶體MP相連，作為電流鏡，因此限制及控制流過大的傳送電晶體MP的電流。另外，二極體連接電晶體MD作為箝制以將輸出電晶體MP的閘極節點412的電壓限制到VIN-Vthp，其中Vthp是P型金屬氧化物半導體的二極體連接電晶體MD的閾值電壓。這使得穩壓器電路平穩地提高電壓Vout，不會在第一電晶體M1的閘極上造成突波。
如果在輸出節點411，也就是第一電晶體M1的閘極節點的輸出電壓Vout，達到預設電壓準位Vt+IR，第一電晶體M1開啟。這裡的Vt是第一電晶體的M1的閾值電壓，I是第一電流源431的偏壓電流Ib，而R是偏壓電阻Rb的電阻值。當第一電晶體M1開啟，閘極節點433的電壓V1變低，關閉第三電晶體M3。第三電晶體M3的汲極節點434的電壓V0變高，關閉切換電晶體MS，使得壓擺率控制電路420失效。與此同時，第二電晶體M2開啟，將第一電晶體M1的源極電壓V2拉至接地。同時，反饋迴路開始追蹤輸出電壓Vout，且誤差放大器A1進入線性區域。
上述的放大器電路也可包括放大器偏壓電流選擇電路，設置以選擇在上電時期用於放大器的第一偏壓電流，以及在正常操作時期用於放大器的第二偏壓電流，其中第一偏壓電流大於第二偏壓電流。
第5圖是根據本發明實施例示出放大器具有放大器偏壓電流選擇的簡化示意圖。如第5圖所示，放大器A1與第4圖中的放大器A1類似，且可被用於線性穩壓器當中，如第4圖的線性穩壓器410。放大器A1設置以接收偏壓電流510。第5圖還示出放大器偏壓電流選擇電路520，在本實施例中為2:1的多工器電路，具有兩個偏壓電流ibias0、ibias1的輸入端，以及選擇控制訊號的電壓V0。電壓V0是用在關閉第4圖中壓擺率控制電路420的訊號。
在電路上電階段的期間，控制訊號電壓的電壓V0也被用作為2:1多工器的選擇輸入。V0=0，用於放大器A1的偏壓電流可選擇為偏壓電流ibias1，其中ibias1＞ibias0，偏壓電流ibias0是用於放大器A1的正常操作的偏壓電流。隨著在上電階段期間較高的偏壓電流ibias1，放大器A1可以較快的反應以改變反饋迴路及追蹤輸出電壓。
第6圖是根據本發明實施例示出在上電期間放大器操作的波形圖。第6圖示出在輸出電晶體MP上閘極電壓Vg的特性在晶片上電期間的模擬波形。上圖示出習知無電容穩壓器電路在沒有壓擺率(Slew-rate, SR)控制下的輸出電晶體閘極電壓Vg的波形610及輸出電壓Vout的波形620。在此範例中，輸出電晶體MP的閘極電壓Vg的波形610上有一個負向突波611，導致輸出電壓Vout的波形620的突波622達到全軌電壓(3.6V)。下圖示出如前所述的無電容穩壓器電路在具有壓擺率(SR)控制下的輸出電晶體閘極電壓Vg的波形630及輸出電壓Vout的波形640。壓擺率及閾值準位控制避免突波產生。因此，如上所述的電路允許放大器，例如穩壓器，平穩地提升在輸出電晶體上的電壓至正確的準位而不會過衝。
在上述的放大器電路實施例中，例如第4圖的放大器電路400，輸出電晶體MP閘極節點412的閘極電壓Vg在上電期間的壓擺率，可藉由改變二極體連接電晶體MD與輸出電晶體MP的面積比例來改變。用來關閉壓擺率控制電路420的預設電壓準位，可藉由改變串聯耦接於輸出電壓準位偵測電路430當中第一電晶體M1的電阻Rb的電阻值來調整。進一步將上述結合第5圖，第一偏壓電流ibias1可被選為放大器A1在上電期間的偏壓電流，而第二偏壓電流ibias0可被選為放大器A1在正常操作期間的偏壓電流。第二偏壓電流ibias0低於第一偏壓電流ibias1。藉由選擇較高的第二偏壓電流ibias1，放大器可更快的回應在反饋迴路中的改變及追蹤輸出電壓。
第7圖是根據本發明實施例示出在放大器電路中減少輸出電壓過衝的方法的簡化流程圖。如第7圖所示，此方法700是用於在包括放大器及輸出電晶體的放大器電路當中減少輸出電壓過衝的方法。放大器耦接於輸出電晶體的輸出節點以提供輸出電壓至負載裝置。方法700包括步驟710：使用壓擺率控制電路耦接於輸出電晶體的閘極節點，控制輸出電晶體的閘極節點的電壓上升以降低輸出電壓過衝。方法700還包括步驟720：當輸出電壓達到預設電壓準位時，使壓擺率控制電路失效。方法700還包括步驟730：使用串聯二極體連接電晶體與切換電晶體的壓擺率控制電路，二極體連接電晶體與輸出電晶體形成電流鏡；以及步驟740：當輸出電壓達到預設電壓準位，關閉切換電晶體。在步驟750中，方法可包括藉由改變二極體連接電晶體與輸出電晶體的面積比率，改變輸出電晶體的閘極電壓在上電期間的壓擺率。在步驟760中，用來關閉壓擺率控制電路的預設電壓準位可藉由改變串聯耦接於輸出電壓準位偵測電路之電晶體的電阻的電阻值來調整。此外，方法700也可包括步驟770：選擇在上電期間用於放大器的偏壓電流，以及選擇在正常操作期間用於放大器的第二偏壓電流。第一偏壓電流大於第二偏壓電流。藉由選擇較大的第一偏壓電流，放大器可較快的回應在反饋迴路中的改變及追蹤輸出電壓。
本文中所描述的方法及步驟可部分或完全的以儲存在電腦可讀取儲存媒體或裝置當中的編碼及/或資料來實現，當電腦系統讀取及執行這些編碼及/或資料時，電腦系統能施行相關的方法及步驟。方法及步驟也可部分或完全的在硬體模組或設備當中實現，當硬體模組或設備被啟動，它們施行相關的方法及步驟。本文中所揭露的方法及步驟可使用編碼、資料、硬體模組或設備的組合來實現。
本揭露已描述一些實施例。然而，對於這些實施例的各種修改是可能的，且本文中所提出的原則也可應用於其他實施例。另外，在不背離本揭露申請的範圍下，各種組件及/或方法步驟/區塊可在不同於那些具體揭露的配置下實現。所屬技術領域中具有通常知識者在這些教示下將易於想到其他實施例或修改。因此，當結合上述說明書與附圖來看，下述的申請專利範圍旨在於涵蓋所有的實施例及修改。
100:低壓降穩壓器 110, A1:放大器 122, 412, 422, 433:閘極節點 124, 411:輸出節點 200, 300, 410:線性穩壓器 310, 320, 610, 620, 630, 640:波形 311, 322, 611, 622:突波 400:放大器電路 420:壓擺率控制電路 430:輸出電壓準位偵測電路 431:第一電流源 432:第二電流源 434:汲極節點 510, Ib, ibias0, ibias1:偏壓電流 520:放大器偏壓電流選擇電路 700:方法 710, 720, 730, 740, 750, 760, 770:步驟 C GS、C GD:寄生電容 C ext:外部電容 C 1:電容 ESR:等效串聯電阻 Error Amp:誤差放大器 GND:接地節點 Gm 1:增益 I load:電流 MD:二極體連接電晶體 MP, Mp:輸出電晶體 MS:切換電晶體 M1:第一電晶體 M2:第二電晶體 M3:第三電晶體 P 1:第一極點 P 2:第二極點 Rb:偏壓電阻 R DS:寄生電阻 R1, R2, R 11, R 12:電阻 R 1n:內部電阻 VIN, VDDMIC, VDDB:供應電壓 Vfb:反饋電壓 Vg, Vmcg:閘極電壓 Vout:輸出電壓 Vref:參考電壓 V0, V1:電壓 V2:源極電壓 V3:源極電壓
本發明的本質及優點可通過參考以下圖式而有更進一步的理解。在附圖當中，相似的組件或特徵可具有相同的元件符號。此外，相同類型的各種組件可以通過在元件符號後面加上能與相似組件區分的第二標號。如果在說明書中僅使用第一元件符號，其描述可適用於具有相同第一元件符號的任一相似元件，與第二元件符號無關。 第1圖是習知的線性穩壓電路的簡化示意圖； 第2A圖是示出無電容線性穩壓電路的等效電路的示意圖，第2B圖是示出第2A圖中線性穩壓器的極點位置的增益及頻率圖； 第3A圖是根據本發明實施例示出具有波形的線性穩壓電路在上電期間輸出回應的簡化示意圖； 第3B圖是根據本發明實施例示出在第3A圖中線性穩壓器的輸出電晶體MP的閘極電壓與輸出電壓狀態在晶片上電期間的模擬波形圖； 第4圖是根據本發明實施例示出線性穩壓器電路的示意圖； 第5圖是根據本發明實施例示出放大器偏壓電流選擇的簡化示意圖； 第6圖是根據本發明實施例示出在上電期間放大器操作的波形圖；以及 第7圖是根據本發明實施例示出在放大器電路中減少輸出電壓過衝的方法的簡化流程圖。
400:放大器電路
410:線性穩壓器
411:輸出節點
412,422,433:閘極節點
420:壓擺率控制電路
430:輸出電壓準位偵測電路
431:第一電流源
432:第二電流源
434:汲極節點
A1:放大器
GND:接地節點
Ib:偏壓電流
MD:二極體連接電晶體
MP:輸出電晶體
MS:切換電晶體
M1:第一電晶體
M2:第二電晶體
M3:第三電晶體
Rb:偏壓電阻
R1,R2:電阻
VIN:供應電壓
Vout:輸出電壓
Vref:參考電壓
V0,V1:電壓
V2:源極電壓
V3:源極電壓

Claims (20)

  1. 一種放大器電路，其包含： 一線性穩壓器，具有一放大器及一輸出電晶體以形成一反饋迴路，該放大器配置以接收一參考電壓及來自該反饋迴路的一反饋電壓，且該輸出電晶體具有一輸出節點以提供一輸出電壓至一負載裝置；以及 一壓擺率控制電路，耦接於該輸出電晶體的一閘極節點且設置以控制該閘極節點的壓擺率。
  2. 如請求項1所述之放大器電路，其中當該輸出電壓達到一預設電壓準位時，該放大器電路設置以使該壓擺率控制電路失效。
  3. 如請求項1所述之放大器電路，其中該壓擺率控制電路包含一切換電晶體及二極體連接電晶體，該二極體連接電晶體的閘極節點耦接於該輸出電晶體的該閘極節點以形成一電流鏡，該二極體連接電晶體的閘極節點耦接於該二極體連接電晶體的汲極節點。
  4. 如請求項3所述之放大器電路，其中該二極體連接電晶體及該切換電晶體為P型金屬氧化物半導體電晶體。
  5. 如請求項3所述之放大器電路，其中壓擺率是藉由該二極體連接電晶體中的一偏壓電流及該二極體連接電晶體的尺寸來決定。
  6. 如請求項3所述之放大器電路，進一步包含一輸出電壓準位偵測電路，耦接於該輸出電晶體的該輸出節點，當該輸出電壓達到一預設電壓準位時，該輸出電壓準位偵測電路設置以關閉該切換電晶體以使該壓擺率控制電路失效。
  7. 如請求項6所述之放大器電路，其中該輸出電壓準位偵測電路包含： 一第一電流源、一第一電晶體以及一偏壓電阻，串聯耦接於一電壓供應及一接地節點之間，該第一電晶體的一閘極節點耦接於該輸出電晶體的該輸出節點； 一第二電晶體，耦接於該第一電晶體的一源極節點與該接地節點之間；以及 一第三電晶體，具有一閘極節點耦接於該第一電晶體的一汲極節點，且具有一汲極節點耦接於該第二電晶體及該壓擺率控制電路的該切換電晶體的一閘極節點。
  8. 如請求項7所述之放大器電路，其中當該輸出電壓達到該預設電壓準位時，該輸出電壓準位偵測電路設置以使該壓擺率控制電路失效，其中該預設電壓準位是依據該第一電流源、該偏壓電阻及該第一電晶體的一閾值電壓來決定。
  9. 如請求項7所述之放大器電路，其中該第一電晶體、該第二電晶體及該第三電晶體為n型金屬氧化物半導體電晶體。
  10. 如請求項1所述之放大器電路，進一步包含一放大器偏壓選擇電路，設置以選擇： 在上電期間該放大器的一第一偏壓電流；以及 在正常操作期間該放大器的一第二偏壓電流，其中該第一偏壓電流大於該第二偏壓電流。
  11. 一種放大器電路，其包含： 一放大器； 一輸出電晶體，該放大器耦接於該輸出電晶體的一輸出節點，提供一輸出電壓至一負載裝置；以及 一壓擺率控制電路，耦接於該輸出電晶體的一閘極節點，且設置以控制該輸出電晶體的該閘極節點的壓擺率。
  12. 如請求項11所述之放大器電路，進一步包含一輸出電壓準位偵測電路，當該輸出電壓達到一預設電壓準位時，該輸出電壓準位偵測電路設置以使該壓擺率控制電路失效。
  13. 如請求項12所述之放大器電路，其中該壓擺率控制電路包含一切換電晶體及一二極體連接電晶體，該二極體連接電晶體的閘極節點耦接於該輸出電晶體的該閘極節點以形成一電流鏡，該二極體連接電晶體的閘極節點耦接於該二極體連接電晶體的汲極節點。
  14. 如請求項13所述之放大器電路，其中該輸出電壓準位偵測電路耦接於該輸出電晶體的該輸出節點，當該輸出電壓達到該預設電壓準位時，該輸出電壓準位偵測電路設置以關閉該切換電晶體以使該壓擺率控制電路失效。
  15. 如請求項14所述之放大器電路，其中該輸出電壓準位偵測電路包含： 一第一電流源、一第一電晶體以及一偏壓電阻，串聯耦接於一電壓供應及一接地節點之間，該第一電晶體的一閘極節點耦接於該輸出電晶體的該輸出節點； 一第二電晶體，耦接於該第一電晶體的一源極節點與該接地節點之間；以及 一第三電晶體，具有一閘極節點耦接於該第一電晶體的一汲極節點，且具有一汲極節點耦接於該第二電晶體及該壓擺率控制電路的該切換電晶體的一閘極節點。
  16. 一種在一放大器電路中降低輸出電壓過衝的方法，該放大器電路包含一放大器及一輸出電晶體，該放大器耦接於該輸出電晶體的一輸出節點以提供一輸出電壓至一負載裝置，該方法包含： 將該輸出電晶體的一閘極節點耦接一壓擺率控制電路，以控制該閘極節點上的壓擺率。
  17. 如請求項16所述之方法，進一步包含當該輸出電壓達到一預設電壓準位時，使該壓擺率控制電路失效。
  18. 如請求項17所述之方法，進一步包含使用該壓擺率控制電路，其包含一二極體連接電晶體，串聯於一切換電晶體，該二極體連接電晶體與該輸出電晶體形成一電流鏡。
  19. 如請求項18所述之方法，進一步包含當該輸出電壓達到該預設電壓準位時，關閉該切換電晶體。
  20. 如請求項19所述之方法，進一步包含： 在上電期間選擇用於該放大器的一第一偏壓電流；以及 在正常操作期間選擇用於該放大器的一第二偏壓電流； 其中該第一偏壓電流大於該第二偏壓電流。
TW110125379A 2021-02-26 2021-07-09 放大器電路及在放大器電路中降低輸出電壓過衝的方法 TWI774467B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/186,021 2021-02-26
US17/186,021 US11599132B2 (en) 2021-02-26 2021-02-26 Method and apparatus for reducing power-up overstress of capacitor-less regulating circuits

Publications (2)

Publication Number Publication Date
TWI774467B TWI774467B (zh) 2022-08-11
TW202234193A true TW202234193A (zh) 2022-09-01

Family

ID=82975179

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110125379A TWI774467B (zh) 2021-02-26 2021-07-09 放大器電路及在放大器電路中降低輸出電壓過衝的方法

Country Status (4)

Country Link
US (1) US11599132B2 (zh)
KR (1) KR102605124B1 (zh)
CN (1) CN114978059A (zh)
TW (1) TWI774467B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3951551B1 (en) * 2020-08-07 2023-02-22 Scalinx Voltage regulator and method
US11906997B2 (en) * 2021-05-14 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Low-dropout (LDO) voltage regulator including amplifier and decoupling capacitor
US20230198394A1 (en) * 2021-12-17 2023-06-22 Qualcomm Incorporated Nonlinear current mirror for fast transient and low power regulator
US11947373B2 (en) * 2022-01-13 2024-04-02 Taiwan Semiconductor Manufacturing Company Ltd. Electronic device including a low dropout (LDO) regulator

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7218082B2 (en) * 2005-01-21 2007-05-15 Linear Technology Corporation Compensation technique providing stability over broad range of output capacitor values
US7199565B1 (en) * 2006-04-18 2007-04-03 Atmel Corporation Low-dropout voltage regulator with a voltage slew rate efficient transient response boost circuit
TW200849803A (en) * 2007-06-14 2008-12-16 Sitronix Technology Corp Apparatus capable of increasing slew rate of operational amplifier (OPMP)
CN101359898B (zh) * 2007-07-31 2011-07-06 展讯通信（上海）有限公司 动态cmos运算放大器的压摆率增加器
US7683672B2 (en) * 2007-09-10 2010-03-23 Donald Bartlett Dynamically controlled output slew rate pad driver
JP5439694B2 (ja) * 2009-06-22 2014-03-12 ルネサスエレクトロニクス株式会社 パルス幅変調回路
US8471538B2 (en) * 2010-01-25 2013-06-25 Sandisk Technologies Inc. Controlled load regulation and improved response time of LDO with adaptive current distribution mechanism
US8265574B2 (en) * 2010-04-09 2012-09-11 Triquint Semiconductor, Inc. Voltage regulator with control loop for avoiding hard saturation
JP6042091B2 (ja) * 2011-05-13 2016-12-14 ローム株式会社 スイッチングレギュレータの制御回路、スイッチングレギュレータおよび電子機器、スイッチング電源装置、テレビ
JP2012257070A (ja) * 2011-06-09 2012-12-27 Nippon Telegr & Teleph Corp <Ntt> トランスインピーダンスアンプ
CN103715998B (zh) * 2012-09-28 2017-06-30 联咏科技股份有限公司 运算放大器模块及提高运算放大器电路的回转率的方法
EP2961064B1 (en) * 2014-06-26 2018-12-19 Dialog Semiconductor (UK) Limited Robust sink/source output stage and control circuit
CN106125810B (zh) * 2015-05-08 2019-03-12 美国亚德诺半导体公司 包括过冲抑制的过流恢复
ITUB20150969A1 (it) * 2015-05-28 2016-11-28 Sk Hynix Inc Regolatore con migliorato Slew Rate
US9874889B1 (en) * 2015-07-07 2018-01-23 Marvell International Ltd. Voltage regulator
KR101899922B1 (ko) * 2016-04-19 2018-09-18 한국전자통신연구원 저전력 고주파 증폭기
US9846445B2 (en) * 2016-04-21 2017-12-19 Nxp Usa, Inc. Voltage supply regulator with overshoot protection
US9791874B1 (en) * 2016-11-04 2017-10-17 Nxp B.V. NMOS-based voltage regulator
US20190050012A1 (en) * 2017-08-10 2019-02-14 Macronix International Co., Ltd. Voltage regulator with improved slew rate
TWI666538B (zh) * 2018-04-24 2019-07-21 瑞昱半導體股份有限公司 穩壓器與穩壓方法
US20200125126A1 (en) * 2018-10-19 2020-04-23 Stmicroelectronics International N.V. Voltage regulator circuit with high power supply rejection ratio
US10545523B1 (en) * 2018-10-25 2020-01-28 Qualcomm Incorporated Adaptive gate-biased field effect transistor for low-dropout regulator
JP7304729B2 (ja) * 2019-04-12 2023-07-07 ローム株式会社 電源回路、電源装置及び車両
US10996700B1 (en) * 2019-12-07 2021-05-04 Pixart Imaging Incorporation Fast response linear regulator with bias current control and overshoot and undershoot suppression

Also Published As

Publication number Publication date
KR20220122462A (ko) 2022-09-02
CN114978059A (zh) 2022-08-30
TWI774467B (zh) 2022-08-11
US20220276666A1 (en) 2022-09-01
KR102605124B1 (ko) 2023-11-23
US11599132B2 (en) 2023-03-07

Similar Documents

Publication Publication Date Title
TWI774467B (zh) 放大器電路及在放大器電路中降低輸出電壓過衝的方法
US7602162B2 (en) Voltage regulator with over-current protection
EP2846213B1 (en) Method and apparatus for limiting startup inrush current for low dropout regulator
US7602161B2 (en) Voltage regulator with inherent voltage clamping
US10775820B2 (en) On chip NMOS gapless LDO for high speed microcontrollers
US7362081B1 (en) Low-dropout regulator
US10541677B2 (en) Low output impedance, high speed and high voltage generator for use in driving a capacitive load
TWI402650B (zh) 改善電源供應斥拒之方法
TWI546642B (zh) 二級低壓降線性電源供應系統與方法
US9882558B1 (en) Power-on reset circuit
US20070188156A1 (en) Voltage regulator output stage with low voltage MOS devices
US9927828B2 (en) System and method for a linear voltage regulator
KR20040104924A (ko) 스위칭 레귤레이터
US20200125126A1 (en) Voltage regulator circuit with high power supply rejection ratio
US20150002110A1 (en) Voltage Regulator
JP2021528946A (ja) ドライバ及びスルーレート制御回路
US6437638B1 (en) Linear two quadrant voltage regulator
TW201643588A (zh) 電壓調節器
KR101432494B1 (ko) 로우드랍아웃 전압레귤레이터
CN113805630A (zh) 快速电压调节器
US7122996B1 (en) Voltage regulator circuit
US8013582B2 (en) Voltage control circuit
US8253479B2 (en) Output driver circuits for voltage regulators
EP2806329A2 (en) Circuit for voltage regulation
US20220382306A1 (en) Low dropout linear regulator with high power supply rejection ratio