JP2021528946A - ドライバ及びスルーレート制御回路 - Google Patents
ドライバ及びスルーレート制御回路 Download PDFInfo
- Publication number
- JP2021528946A JP2021528946A JP2020571380A JP2020571380A JP2021528946A JP 2021528946 A JP2021528946 A JP 2021528946A JP 2020571380 A JP2020571380 A JP 2020571380A JP 2020571380 A JP2020571380 A JP 2020571380A JP 2021528946 A JP2021528946 A JP 2021528946A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- coupled
- node
- slew rate
- rate control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 70
- 230000008878 coupling Effects 0.000 claims abstract description 27
- 238000010168 coupling process Methods 0.000 claims abstract description 27
- 238000005859 coupling reaction Methods 0.000 claims abstract description 27
- 238000001514 detection method Methods 0.000 claims abstract description 6
- 230000004044 response Effects 0.000 claims abstract description 6
- 230000005669 field effect Effects 0.000 claims description 8
- 230000000694 effects Effects 0.000 claims description 2
- 238000011084 recovery Methods 0.000 description 9
- 230000007423 decrease Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/001—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection limiting speed of change of electric quantities, e.g. soft switching on or off
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
- H03K17/163—Soft switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/02—Details
- H02H3/06—Details with automatic reconnection
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
- H02H9/025—Current limitation using field effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
- H03K17/166—Soft switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
Abstract
Description
Claims (18)
- ドライバ回路のための入力に結合されるスルーレート制御回路であって、前記スルーレート制御回路が、前記スルーレート制御回路が電源投入されたとき第1のバイナリ値を提供し、前記ドライバ回路によって制御されるパス要素がイネーブルにされたとき、前記第1のバイナリ値と第2のバイナリ値との間のスルーレートを制御するように結合され、前記スルーレート制御回路が、
外部コンデンサの第1の端子に結合するための第1のコンデンサノードであって、前記ドライバ回路のための前記入力に結合される、前記第1のコンデンサノードと、
前記ドライバ回路のための前記入力と前記スルーレートを規定するための第1の電圧源との間に結合されるスルーレート制御要素と、
前記ドライバ回路のための前記入力と第2の電圧源との間に結合されるリセット電界効果トランジスタ(FET)と、
を含み、
前記リセットFETが、低電位への短絡が検出されたときにバイナリ値を変化させる過電流保護信号によって制御されるゲートを有し、前記リセットFETが、短絡の検出に応答して前記ドライバ回路のための前記入力を前記第1のバイナリ値に戻すように結合されている、
スルーレート制御回路。 - 請求項1に記載のスルーレート制御回路であって、前記スルーレート制御要素が、電流源、電流シンク、及び抵抗器からなる群から選択される、スルーレート制御回路。
- 請求項1に記載のスルーレート制御回路であって、前記第1の電圧源及び前記第2の電圧源が各々、上側レール、下側レール、基準電圧、前記パス要素の出力電圧、及び、前記パス要素からのフィードバック電圧を含む群から選択される、スルーレート制御回路。
- 請求項1に記載のスルーレート制御回路であって、前記第2の電圧源と前記ドライバ回路のための前記入力との間で前記リセットFETと直列に結合されるフィードバックトランジスタをさらに含み、前記フィードバックトランジスタが、前記パス要素のゲートに結合されるゲートを有する、スルーレート制御回路。
- 集積回路チップ上に実装される負荷スイッチ回路であって、前記負荷スイッチが、
入力電圧に結合するための第1のノード、
外部負荷に結合するための第2のノード、
接地平面に結合するための第3のノード、
前記外部負荷への出力電圧を制御するために前記第1のノードと前記第2のノードとの間に結合される第1のP型電界効果トランジスタ(PFET)、
前記第1のPFETのゲートを制御するように結合されるドライバ回路であって、前記ドライバ回路が、前記第1のノードと前記第3のノードとの間に結合される第1のN型電界効果トランジスタ(NFET)を含み、前記第1のPFETの前記ゲートが、前記第1のNFETの前記ソースに結合される、前記ドライバ回路、及び
前記第1のNFETのゲートに結合されるスルーレート制御回路、
を含み、
前記スルーレート制御回路が、
外部コンデンサの第1の端子に結合するための第1のコンデンサノードであって、前記第1のNFETの前記ゲートに直列に結合される、前記第1のコンデンサノードと、
前記第1のノードと前記第3のノードとの間で第1の電流シンクに直列に結合される第2のPFETであって、前記第2のPFETのドレインと前記第1の電流シンクとの間のノードが前記第1のNFETの前記ゲートに結合され、前記第2のPFETのゲートが、前記負荷スイッチがオンされたときに高となるように結合されるパワーダウンバー信号を受け取るように結合されている、前記第2のPFETと、
前記第1のノードと前記第1のNFETの前記ゲートとの間でフィードバックNFETに直列に結合されるリセットPFETと、
を含み、
前記フィードバックNFETのゲートが、前記第1のPFETの前記ゲートに結合され、前記リセットPFETのゲートが、低電位への短絡が生じたときに低となるように結合される過電流保護信号を受け取るように結合されている、
負荷スイッチ回路。 - 請求項5に記載の負荷スイッチ回路であって、前記ドライバ回路が、
前記第1のNFETの前記ソースと前記第3のノードとの間に結合される第2の電流シンク、及び
前記第1のノードと前記第1のPFETの前記ゲートとの間に結合される第3のPFET、
をさらに含み、
前記第3のPFETのゲートが前記パワーダウンバー信号を受け取るように結合されている、
負荷スイッチ回路。 - 請求項6に記載の負荷スイッチであって、前記第1の電流シンクによって渡される第1の電流が、前記第2の電流シンクによって渡される第2の電流より小さい、負荷スイッチ。
- 請求項5に記載の負荷スイッチであって、前記外部コンデンサの第2の端子に結合するための第2のコンデンサノードをさらに含み、前記第2のコンデンサノードが前記第1のPFETのドレインに結合されている、負荷スイッチ。
- 外部負荷への出力電圧を制御するために集積回路チップ上に実装される回路であって、
入力電圧に結合するための第1のノードと前記外部負荷に結合するための第2のノードとの間に結合されるパス要素であって、前記外部負荷に提供される前記出力電圧を制御するように結合される、前記パス要素、
前記パス要素のゲートを制御するように結合されるドライバ回路、及び
前記ドライバ回路のための第1の入力に結合されるスルーレート制御回路であって、前記スルーレート制御回路が電源投入されたときに第1のバイナリ値を提供し、前記パス要素がイネーブルにされたときに第1のバイナリ値と第2のバイナリ値との間のスルーレートを制御するように結合されている、前記スルーレート制御回路、
を含み、
前記スルーレート制御回路が、
外部コンデンサの第1の端子に結合するための第1のコンデンサノードであって、前記ドライバ回路のための前記入力に結合されている、前記第1のコンデンサノードと、
前記ドライバ回路のための前記入力と前記スルーレートを規定するための第1の電圧源との間に結合されるスルーレート制御要素と、
前記ドライバ回路のための前記入力と第2の電圧源との間に結合されるリセット電界効果トランジスタ(FET)と、
を含み、
前記リセットFETが、低電位への短絡が検出されたときにバイナリ値を変化させる過電流保護信号を受け取るように結合されるゲートを有し、前記リセットFETが、短絡の検出に応答して前記ドライバ回路のための前記入力を前記第1のバイナリ値に戻すように結合されている、
回路。 - 請求項9に記載の回路であって、
前記リセットFETが、前記ドライバ回路のための前記第1の入力に結合されるドレインと、前記第1のノードに結合されるソースとを有するP型FET(PFET)であり、
前記過電流保護信号が、低電位への短絡が検出されるときを除いて高となるように結合されている、
回路。 - 請求項10に記載の回路であって、前記外部コンデンサの第2の端子が前記第1のノードに結合される、回路。
- 請求項11に記載の回路であって、前記スルーレート制御要素が、前記ドライバ回路のための前記第1の入力と接地平面に結合するための第3のノードとの間に結合される電流シンクを含む、回路。
- 請求項9に記載の回路であって、
前記リセットFETが、前記ドライバ回路のための前記第1の入力に結合されるドレインと、接地平面に結合するための第3のノードに結合されるソースとを有するN型FET(NFET)であり、
前記過電流保護信号が、低電位への短絡が検出されるときを除いて低となるように結合されている、
回路。 - 請求項13に記載の回路であって、前記スルーレート制御要素が、抵抗器及び電流源からなる群から選択される要素を含み、前記スルーレート制御要素が基準電圧と前記ドライバ回路のための前記第1の入力との間に結合される、回路。
- 請求項14に記載の回路であって、前記第2のノードと前記第3のノードとの間で第2の抵抗器と直列に結合される第1の抵抗器を含み、前記第1及び第2の抵抗器間の点が、前記ドライバ回路のための第2の入力を提供するように結合されるフィードバック回路をさらに含む、回路。
- 請求項13に記載の回路であって、前記リセットFETのソースが下側レールに結合される、回路。
- 請求項15に記載の回路であって、
前記リセットFETのソースが、前記第1及び第2の抵抗器間のノードに結合され、
前記スルーレート制御回路が、基準電圧と前記ドライバ回路のための前記第1の入力との間で電流源に直列に結合される基準電流イネーブルPFETと、前記ドライバ回路のための前記第1の回路と前記第3のノードとの間に結合される電流シンクとさらに含み、
前記基準電流イネーブルPFETが、前記過電流保護信号を受け取るように結合されるゲートを有する、
回路。 - 請求項9に記載の回路であって、前記回路が、負荷スイッチ及び低ドロップアウトレギュレータのうちの一つである、回路。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201862688131P | 2018-06-21 | 2018-06-21 | |
US62/688,131 | 2018-06-21 | ||
US16/132,790 | 2018-09-17 | ||
US16/132,790 US10763664B2 (en) | 2018-06-21 | 2018-09-17 | Driver and slew-rate-control circuit providing soft start after recovery from short |
PCT/US2019/037759 WO2019246117A1 (en) | 2018-06-21 | 2019-06-18 | Driver and slew-rate-control circuit |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2021528946A true JP2021528946A (ja) | 2021-10-21 |
JPWO2019246117A5 JPWO2019246117A5 (ja) | 2022-06-27 |
JP7421037B2 JP7421037B2 (ja) | 2024-01-24 |
Family
ID=68982296
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020571380A Active JP7421037B2 (ja) | 2018-06-21 | 2019-06-18 | ドライバ及びスルーレート制御回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10763664B2 (ja) |
EP (1) | EP3811508A4 (ja) |
JP (1) | JP7421037B2 (ja) |
KR (1) | KR20210022572A (ja) |
WO (1) | WO2019246117A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7304826B2 (ja) * | 2020-01-14 | 2023-07-07 | ローム株式会社 | 半導体装置 |
CN112583392B (zh) * | 2020-10-29 | 2023-11-03 | 南京蕴智科技有限公司 | 一种启动电路及启动装置 |
WO2022259746A1 (ja) * | 2021-06-07 | 2022-12-15 | 三菱電機株式会社 | アナログ電圧出力回路、及び、半導体装置 |
US11914409B2 (en) * | 2021-12-29 | 2024-02-27 | Silego Technology Inc. | Integrated user programmable slew-rate controlled soft-start for LDO |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012059050A (ja) * | 2010-09-09 | 2012-03-22 | Mitsumi Electric Co Ltd | レギュレータ及びdc/dcコンバータ |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU903838A1 (ru) | 1980-03-19 | 1982-02-07 | Киевский Ордена Трудового Красного Знамени Завод Вычислительных И Управляющих Машин | Стабилизатор напр жени с плавным запуском |
JP2669117B2 (ja) * | 1990-07-19 | 1997-10-27 | 富士電機株式会社 | 電圧駆動形半導体素子の駆動回路 |
US5397967A (en) * | 1992-06-30 | 1995-03-14 | Sgs-Thomson Microelectronics, Inc. | Slew rate circuit for high side driver for a polyphase DC motor |
US5886554A (en) * | 1996-03-08 | 1999-03-23 | Texas Instruments Incorporated | Slew-rate limited differential driver with improved skew control |
US5939909A (en) * | 1998-03-31 | 1999-08-17 | Stmicroelectronics, Inc. | Driver circuit having preslewing circuitry for improved slew rate control |
JP4823604B2 (ja) * | 2005-08-05 | 2011-11-24 | ローム株式会社 | ソフトスタート回路、電源装置、電気機器 |
JP2010015471A (ja) | 2008-07-04 | 2010-01-21 | Fujitsu Ten Ltd | レギュレータ装置およびそれを備える電子機器 |
JP5618733B2 (ja) | 2009-12-09 | 2014-11-05 | ローム株式会社 | 半導体装置及びこれを用いたスイッチングレギュレータ |
US8633736B2 (en) * | 2010-05-27 | 2014-01-21 | Standard Microsystems Corporation | Driver with accurately controlled slew rate and limited current |
EP2426820B1 (en) | 2010-09-07 | 2013-09-04 | Dialog Semiconductor GmbH | Circuit controlling HS-NMOS power switches with slew-rate limitation |
EP2637305B1 (en) | 2012-03-09 | 2021-11-10 | Aros Electronics AB | Control circuitry for controlling a semiconductor switch |
US8742803B2 (en) * | 2012-09-26 | 2014-06-03 | Broadcom Corporation | Output driver using low voltage transistors |
JP6582471B2 (ja) * | 2014-04-01 | 2019-10-02 | 富士電機株式会社 | 電圧駆動形パワー半導体素子のゲート駆動回路 |
WO2016084995A1 (ko) * | 2014-11-26 | 2016-06-02 | 주식회사 실리콘웍스 | 개선된 시간 응답 특성을 가지는 패스 스위치 회로 및 그 제어 방법 |
DE102015002501B3 (de) | 2015-02-27 | 2016-07-07 | Dialog Semiconductor (Uk) Limited | Anstiegsraten- und Einschaltstrom-Controller |
WO2018150789A1 (ja) * | 2017-02-17 | 2018-08-23 | パナソニックIpマネジメント株式会社 | スイッチ回路 |
-
2018
- 2018-09-17 US US16/132,790 patent/US10763664B2/en active Active
-
2019
- 2019-06-18 EP EP19821550.1A patent/EP3811508A4/en active Pending
- 2019-06-18 KR KR1020207036274A patent/KR20210022572A/ko not_active Application Discontinuation
- 2019-06-18 JP JP2020571380A patent/JP7421037B2/ja active Active
- 2019-06-18 WO PCT/US2019/037759 patent/WO2019246117A1/en unknown
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012059050A (ja) * | 2010-09-09 | 2012-03-22 | Mitsumi Electric Co Ltd | レギュレータ及びdc/dcコンバータ |
Also Published As
Publication number | Publication date |
---|---|
EP3811508A4 (en) | 2021-08-25 |
US10763664B2 (en) | 2020-09-01 |
WO2019246117A1 (en) | 2019-12-26 |
EP3811508A1 (en) | 2021-04-28 |
JP7421037B2 (ja) | 2024-01-24 |
US20190393697A1 (en) | 2019-12-26 |
KR20210022572A (ko) | 2021-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7602162B2 (en) | Voltage regulator with over-current protection | |
JP7421037B2 (ja) | ドライバ及びスルーレート制御回路 | |
EP2952996B1 (en) | A current sink stage for LDO | |
CN107305404B (zh) | 具有过冲保护的电压源调节器 | |
US10128821B2 (en) | Low output impedance, high speed and high voltage generator for use in driving a capacitive load | |
CN111033431B (zh) | 用于高速微控制器的片上nmos无电容ldo | |
US8704506B2 (en) | Voltage regulator soft-start circuit providing reference voltage ramp-up | |
JP2021518061A (ja) | 低静止電流負荷スイッチ | |
EP3202003A1 (en) | Short-circuit protection for voltage regulators | |
TWI774467B (zh) | 放大器電路及在放大器電路中降低輸出電壓過衝的方法 | |
TWI672572B (zh) | 電壓調節器 | |
EP3811518A1 (en) | Load switch having a controlled slew rate | |
US8582267B2 (en) | System and method to limit in-rush current | |
US20230168703A1 (en) | Techniques to limit overshoot after dropout condition in voltage regulators | |
WO2020028614A1 (en) | Dual input ldo voltage regulator | |
US9703307B2 (en) | Voltage dropping circuit and integrated circuit | |
JP5767855B2 (ja) | レギュレータ回路 | |
US9519303B2 (en) | Precision current sensing | |
CN108776501B (zh) | Ldo和por的复用电路 | |
US10691151B2 (en) | Devices and methods for dynamic overvoltage protection in regulators | |
JP5640441B2 (ja) | 直流電源装置およびレギュレータ用半導体集積回路 | |
JP5759787B2 (ja) | 温度検出回路 | |
JP2016080623A (ja) | 半導体集積回路 | |
JP5763970B2 (ja) | 電圧検出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210323 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20201221 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20210218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210602 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20220518 |
|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20220616 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220617 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230607 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20230906 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231010 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231214 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7421037 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |