WO2022259746A1 - アナログ電圧出力回路、及び、半導体装置 - Google Patents

アナログ電圧出力回路、及び、半導体装置 Download PDF

Info

Publication number
WO2022259746A1
WO2022259746A1 PCT/JP2022/016746 JP2022016746W WO2022259746A1 WO 2022259746 A1 WO2022259746 A1 WO 2022259746A1 JP 2022016746 W JP2022016746 W JP 2022016746W WO 2022259746 A1 WO2022259746 A1 WO 2022259746A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
voltage
analog
analog voltage
output
Prior art date
Application number
PCT/JP2022/016746
Other languages
English (en)
French (fr)
Inventor
友和 小島
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2023527543A priority Critical patent/JPWO2022259746A1/ja
Publication of WO2022259746A1 publication Critical patent/WO2022259746A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body

Definitions

  • the present disclosure relates to an analog voltage output circuit and a semiconductor device including the analog voltage output circuit.
  • analog circuit design technology it is common to have high input impedance and low output impedance. As a result, the analog circuit can receive the input signal with low loss and have a sufficient drive capability for the output signal. As a result, analog signals input/output between analog circuits can be easily handled on systems and applications.
  • the output impedance becomes high.
  • the circuit current for outputting an analog voltage is on the order of microamperes ( ⁇ A) to milliamperes (mA). Suppression to nanoampere (nA) order is required.
  • ⁇ A microamperes
  • mA milliamperes
  • nA nanoampere
  • G ⁇ gigaohms
  • the CR time constant of the output voltage fluctuation due to the connection of the parasitic capacitance is about 1 [ms].
  • the settling time for measuring and testing high-precision analog circuits requires about 3 to 5 times the CR time constant. It is understood that compatibility with test time becomes difficult.
  • the electrical resistance, parasitic capacitance, and contact resistance of the measuring instrument itself can be used as measurement errors. It has been practiced to measure the analog voltage so as not to include it.
  • Patent Document 1 describes a highly accurate method for measuring an analog voltage output by an IC (Integrated Circuit) internal output transistor.
  • a configuration is adopted in which a plurality of external terminals for voltage and current application and an external terminal for voltage monitoring are provided, and a plurality of switches are provided inside the chip. Furthermore, by forming a loop including a parasitic element inside by controlling the plurality of switches, it is possible to suppress a voltage error caused by the parasitic element by using a voltage monitor value at an external terminal when the loop is formed. Become.
  • the output impedance of the analog circuit itself is high, the output voltage of the analog circuit will be reduced until the settling time according to the time constant determined by the output impedance of the circuit and the parasitic capacitance of the surroundings including the measuring instrument elapses. is not stable.
  • the present disclosure has been made to solve such problems, and an object of the present disclosure is to measure the output voltage of an analog circuit with high output impedance from the outside of a semiconductor device with high precision and high speed. is to provide a circuit configuration of
  • An aspect of the present disclosure provides an analog voltage output circuit mounted on a semiconductor device.
  • the analog voltage output circuit has a first terminal, an input node, a drive transistor, and a drive transistor control circuit.
  • An analog voltage output from an analog circuit inside the semiconductor device is input to the input node.
  • the first terminal is configured to be electrically contactable from the outside of the semiconductor device.
  • the drive transistor has a drain connected to a power supply node that supplies a power supply voltage, a source connected to the first terminal, and a gate electrically connected to an input node to receive an analog voltage.
  • the drive transistor control circuit sets the operating state of the drive transistor such that the gate voltage and the source voltage are equal.
  • the analog voltage output circuit outputs an output voltage equivalent to the analog voltage to the first terminal in a state in which the driving transistor operates in the operating state set by the transistor control circuit and the analog voltage is input to the input node. It works as if it were generated.
  • a semiconductor device is provided in another aspect of the present disclosure.
  • a semiconductor device includes the analog circuit and the analog voltage output circuit, and has a test mode in which the analog voltage output from the analog circuit is measured by the output voltage generated at the first terminal.
  • the current of the drive transistor eliminates the influence of the threshold voltage of the drive transistor, and the output is equivalent to the analog voltage output from the analog circuit. Since the voltage can be generated at the first terminal, the output voltage of the analog circuit can be measured from the outside of the semiconductor device with high accuracy and high speed.
  • FIG. 1 is a circuit diagram illustrating a configuration example of a semiconductor device including an analog voltage output circuit according to Embodiment 1;
  • FIG. 2 is a timing chart for explaining the operation of switches in the analog voltage output circuit shown in FIG. 1;
  • 2 is a circuit diagram illustrating a configuration example of a switch control circuit that generates a switch control signal from a clock signal;
  • FIG. 3 is a circuit diagram illustrating a modification of the configuration of the semiconductor device including the analog voltage output circuit according to Embodiment 1;
  • FIG. 5 is a circuit diagram illustrating a configuration example of a semiconductor device including an analog voltage output circuit according to a modification of Embodiment 1;
  • 6 is a timing chart for explaining the operation of the analog voltage output circuit shown in
  • FIG. 1 shows a circuit diagram for explaining a configuration example of a semiconductor device including an analog voltage output circuit according to the first embodiment.
  • the semiconductor device 10A includes an analog circuit 100 that outputs an analog voltage, and an output voltage VOUT (analog voltage) of the analog circuit 100 that is measured from outside the semiconductor device 10A. and an analog voltage output circuit 200 for
  • the analog circuit 100 is a general term for circuits that output an analog voltage to be measured from the outside of the semiconductor device 10A when testing the semiconductor device 10A.
  • a gap reference is described as an example of analog circuit 100 .
  • the analog circuit 100 includes P-type transistors MP1 to MP3, N-type transistors MN1 and MN2, resistance elements R1 and Ro, and diodes D1 to D3.
  • the transistor MP1 is connected between the power node NP1 that supplies the power supply voltage AVDD1 and the node Ns1, and the transistor MP2 is connected between the power node NP1 and the node Ns2.
  • the gates of transistors MP1 and MP2 are connected to node Ns1.
  • the transistor MP1 is diode-connected.
  • the electrical resistance value of each resistance element is also indicated using the same reference numerals.
  • the electrical resistance value of the resistive element R0 is also written as R0.
  • the transistor MN1, the resistance element R1, and the diode D1 are connected between the node Ns1 and the reference voltage node NG that supplies the reference voltage AVSS.
  • the reference voltage AVSS is typically the ground voltage (GND), where AGND ⁇ AVDD1.
  • Transistor MN2 and diode D2 are connected in series between node Ns2 and reference voltage node NG.
  • Cathodes of diodes D1 and D2 are electrically connected to reference voltage node NG.
  • the gates of transistors MN1 and MN2 are connected to node Ns2. This diode-connects the transistor MN2.
  • the transistor MP3 is connected between the power supply node NP1 and the output node No.
  • Resistive element Ro and diode D3 are connected in series between output node No and reference voltage node NG.
  • the cathode of diode D3 is electrically connected to reference voltage node NG.
  • the “output stage” of the analog circuit 100 is composed of the transistor MP3, the resistance element Ro, and the diode D3, which are connected in series.
  • the gates of the transistors MP1 to MP3 are commonly connected to the node Ns1. Therefore, the currents of the transistors MP1 to MP3 are proportional to each other with reference to the current of the diode-connected transistor MP1. Also, the transistors MN1 and MN2 are configured with the same transistor size.
  • the diode D1 is configured to have a cathode area M times (M>1) that of the diode D2.
  • the diode D1 may be constructed by connecting in parallel M diodes of the same size as the diode D2.
  • M is an integer of 2 or greater.
  • the current Id of a diode in a state where it is sufficiently forward-biased and forward voltage Vd is generated is the reverse saturation current Is, the Boltzmann constant k, the temperature T [K], the elementary charge q, and , and the coupling coefficient n, it is known that the following equation (1) can be used for approximation.
  • the gate voltage Vg1 of the transistor MN1 is expressed by the following equation (3) using the gate-source voltage Vgs1 and the current I1.
  • Vg1 Vd1+I1 ⁇ R1+Vgs1 (3)
  • the gate voltage Vg2 of the transistor MN2 is expressed by the following equation (4) using the gate-source voltage Vgs2 and the current I2.
  • VOUT Vd3+VT.(Ro/R1).ln(M) (7)
  • the forward voltage Vd3 has a negative temperature coefficient (eg, ⁇ 2 [mV/deg]), while the thermal voltage VT has a positive temperature coefficient (eg, 0.085 [mV/deg]). It has been known. Therefore, by appropriately selecting the resistance elements R0 and Ro and the current ratio M, it is possible to cancel the temperature characteristics of the output voltage VOUT.
  • analog circuit 100 can operate as a bandgap reference that outputs a constant voltage that is invariant to temperature fluctuations.
  • the output voltage VOUT of the analog circuit 100 is supplied as a bias voltage to other circuits (not shown) inside the semiconductor device 10A.
  • the measurement terminal 11 (pad) that can be electrically contacted from the outside of the semiconductor device 10A is directly connected to the output node No, and the voltage of the measurement terminal 11 is measured by a tester. Normally, during measurement by a tester, the probe connected to the measurement terminal 11 and the parasitic capacitance of the measurement terminal 11 add about several [pF] in total.
  • the resistive element Ro in the output stage is designed on the order of 100 [k ⁇ ]. Therefore, the CR time constant during tester measurement is on the order of several hundred [ns]. Generally, a settling time of 3 to 5 times the time constant is required until the voltage measured by the tester stabilizes, so there is a waiting time from tester connection to voltage measurement. In this case, the waiting time is 1 to 2 ⁇ s. The time impact is small.
  • the current consumption of the bandgap reference, in which the resistance element Ro in the output stage is on the order of 100 [k ⁇ ], is on the order of ⁇ A. Therefore, the bias circuit is required to suppress current consumption to nA order (that is, three digits).
  • an analog voltage output for measuring the output voltage VOUT of the analog circuit 100 which has a high output impedance for extremely low power consumption, from the outside of the semiconductor device 10A with high precision and high speed.
  • a circuit 200 is provided for the analog circuit 100 .
  • Analog voltage output circuit 200 is arranged between analog circuit 100 and terminals 12 and 13 that can be electrically contacted from the outside of semiconductor device 10A. As will be apparent from the following description, in the present embodiment, the analog voltage output circuit 200 outputs an output voltage VOUTts equivalent to the output voltage VOUT of the analog circuit 100 to the terminal 12 from the outside of the semiconductor device 10A. Output for measurement. Terminal 12 is also referred to as output terminal 12 below. That is, by connecting a tester (not shown) to the output terminal 12, a test mode for measuring the output voltage VOUT of the analog circuit 100 from the outside of the semiconductor device 10A can be provided.
  • the terminal 13 receives the clock signal TCLK.
  • the analog voltage output circuit 200 includes switches SW0 to SW2, a capacitor 201, and a drive transistor 202A.
  • the driving transistor 202A has a drain connected to the power supply node NP2, a source connected to the node N4 connected to the output terminal 12, and a gate connected to the node N2.
  • Power supply node NP2 supplies power supply voltage AVDD2.
  • AVDD2 power node NP2
  • AVDD1 power node NP1
  • AVDD1 power node NP2
  • the drive transistor 202A is composed of a native NMOS transistor.
  • Capacitor 201 is connected between node N2 (ie, the gate of drive transistor 202A) and node N3.
  • the switch SW0 is connected between a node N1 connected to the output node No of the analog circuit 100 and a node N2 (the gate of the driving transistor 202A).
  • Switch SW1 is connected between node N1 and node N3.
  • Switch SW2 is connected between nodes N3 and N4.
  • the switches SW0 to SW2 are turned on and off in response to control signals ⁇ a and ⁇ b generated by the switch control circuit 208 according to the clock signal TCLK. Specifically, the switches SW0 and SW2 are turned on and off by the control signal ⁇ a, while the switch SW1 is turned on and off in response to the control signal ⁇ b having the opposite phase to the control signal ⁇ a.
  • FIG. 2 shows a timing chart for explaining the operations of the switches SW0-SW2 in the analog voltage output circuit 200.
  • control signals ⁇ a and ⁇ b are generated as non-overlapping clocks based on the clock signal TCLK input to the input terminal 13. That is, the control signals ⁇ a and ⁇ b are alternately between a logic high level (hereinafter simply referred to as "H level”) and a logic low level (hereinafter simply referred to as "L level”) according to the frequency of the clock signal TCLK. Repeat transitions.
  • H level logic high level
  • L level logic low level
  • control signals ⁇ a and ⁇ b are set to L level in non-overlap periods (time t0 to t1, time t2 to t3, time t4 to t5, time t6 to t7, etc. in FIG. 2). is provided.
  • FIG. 3 shows a configuration example of the switch control circuit 208 that generates the control signals ⁇ a and ⁇ b from the clock signal TCLK.
  • the switch control circuit 208 has NOR gates 211a, 211b and inverter stages 212a, 212b.
  • Each inverter stage 212a, 212b is formed by an even number of inverters connected in series.
  • Inverter stage 212a outputs control signal ⁇ a
  • inverter stage 212b outputs control signal ⁇ b.
  • the clock signal TCLK and the output signal of the inverter stage 212b are input to the NOR gate 211a.
  • the output signal of NOR gate 211a is input to inverter stage 212a.
  • the inverted signal of the clock signal TCLK and the output signal of the inverter stage 212a are input to the NOR gate 211b.
  • the output signal of NOR gate 211b is input to inverter stage 212b.
  • control signals ⁇ a and ⁇ b are alternately set to L level and H level in the same period as the clock signal TCLK after providing a non-overlapping period. Since the length of the non-overlap period corresponds to the transmission delay time of the inverter stages 212a and 212b, it can be adjusted by the number of inverters (even number).
  • the analog voltage output circuit 200 can be configured by providing two input terminals 13 and inputting a non-overlapping clock from the outside of the semiconductor device 10A. may be directly supplied with the control signals ⁇ a and ⁇ b.
  • VOUTts(1) and VOUTts(2) be the output voltages of the output terminal 12 in the first state and the second state, respectively, and Qc be the accumulated charge of the capacitor 201 in the first and second states, respectively.
  • (1) and Qc(2) the following equations (8) and (9) are established in the first state, and the following equations (10) and (11) are established in the second state.
  • voltage Vx in equations (10) and (11) represents the voltage of node N2 in the state of being disconnected from both nodes N1 and N4, that is, the gate voltage of drive transistor 202A.
  • VOUTts(1) VOUT-Vt (8)
  • Qc(1) Cs.(VOUT-VOUTts(1)) (9)
  • VOUTts(2) Vx-Vt (10)
  • Qc(2) Cs.(Vx-VOUT) (11) Since Qc(1) in Equation (9) is equal to Qc(2) in Equation (11) according to the law of conservation of electric charge, Equation (12) below is established.
  • VOUT-VOUTts(1) Vx-VOUT (12)
  • equation (12) for Vx yields equation (13) below.
  • the analog voltage output circuit 200 outputs to the capacitor 201 the voltage difference (either positive or negative) between the gate and source of the drive transistor 202A when the output voltage VOUT is input to the gate. Hold. Furthermore, in the second state, by inputting to the gate a voltage obtained by adding the voltage held in the capacitor 201 to the output voltage VOUT, the driving transistor 202A is in an operation state in which the gate voltage and the source voltage are equal. can be set.
  • the capacitor 201 and the switches SW0 to SW3 can constitute an example of the "drive transistor control circuit".
  • the node N1 corresponds to an example of an "input node”
  • the node N3 corresponds to an example of an “internal node”
  • the output terminal 12 corresponds to a "first terminal.” , corresponding to an embodiment.
  • the switch SW0, the switch SW1, and the switch SW2 correspond to one embodiment of the "first switch,” the “second switch,” and the "third switch,” respectively.
  • the analog voltage output circuit 200 outputs a voltage equivalent to the output voltage VOUT to the output terminal 12 by the current of the driving transistor 202A that is used only during testing. By doing so, it is possible to realize a test mode for externally measuring the output voltage VOUT.
  • the control using the switches SW0 to SW2 and the capacitor 201 eliminates the influence of the threshold voltage of the driving transistor 202A and outputs a voltage with a small error from the output voltage VOUT from the driving transistor 202A with high precision. be able to.
  • the following effects are produced by using the control signals ⁇ a and ⁇ b, which are non-overlapping clocks.
  • the control signals ⁇ a and ⁇ b which are non-overlapping clocks.
  • the influence of the leak current generated in the capacitor 201 can be suppressed, and the output voltage of the output terminal 12 can be stabilized.
  • a third state period non-overlap period
  • the first state and the charge Qc in each of the second periods is held without flowing out from the node N2. Accordingly, by tightening the law of conservation of charge, it is possible to suppress the difference between the output voltage VOUT and the output voltage VOUTts and improve the accuracy.
  • the frequency of the clock signal TCK can be determined by taking into consideration that the H level period of each of the control signals ⁇ a and ⁇ b is longer than the time required for charging the capacitor 201 .
  • the output impedance of the analog voltage output circuit 200 corresponds to the output impedance of the drive transistor 202A, and is usually several tens of [k ⁇ ]. It is equal to or lower than the electrical resistance value of Ro (order of 100 [k ⁇ ]). Therefore, when a parasitic capacitance of about several [pF] is added during tester measurement, the CR time constant is about several tens [ns]. As a result, the settling time can be shortened to the order of 100 [ns], so that the waiting time during measurement can be shortened to 1 [ ⁇ s] or less. As a result, the influence of the measurement time of the output voltage VOUT (analog voltage) of the analog circuit 100 on the overall test time of the semiconductor device can be significantly suppressed.
  • the output voltage VOUT of the analog circuit 100 with extremely low power consumption designed on the order of nA can be generated at high speed using the analog voltage output circuit 200 having the driving transistor 202A. Specifically, it can be measured with a settling time on the order of ns. At this time, the analog voltage output circuit 200 eliminates the influence of element variation (threshold voltage variation) of the driving transistor 202A and outputs an output voltage VOUTts equivalent to the output voltage VOUT of the analog circuit 100 with high accuracy. can do.
  • the analog voltage output circuit 200 operates when the clock signal TCLK is input to the input terminal 13 and the tester is connected to the output terminal 12 as described above during testing of the semiconductor device 10A.
  • the output terminal 12 is in an open state, so that no current is generated in the driving transistor 202A. stop working.
  • a voltage (ground voltage) corresponding to the reference voltage AVSS is fixedly input to the input terminal 13 .
  • the driving transistor of the analog voltage output circuit 200 is not limited to native NMOS.
  • FIG. 4 shows a circuit diagram for explaining a modification of the configuration of the semiconductor device including the analog voltage output circuit according to the first embodiment.
  • the drive transistor 202A (FIG. 1) of the analog voltage output circuit 200 can be replaced with a drive transistor 202B formed of an enhancement type NMOS transistor. It is possible.
  • the enhancement-type NMOS has a larger absolute value of the threshold voltage Vt including the variation ⁇ Vt, so that the amount of charge held in the capacitor 201 in the analog voltage output circuit 200 is large. Become. Therefore, it is necessary to delay the measurement timing of the output voltage VOUTts of the output terminal 12 in consideration of the time required for charging the charge amount in the capacitor 201 .
  • enhancement-mode NMOS has the advantage of higher driving capability than native NMOS transistors.
  • the native NMOS transistor has a smaller absolute value of the threshold voltage Vt than the enhancement NMOS transistor, the time required for charging the capacitor 201 described above is shortened, which is suitable for speeding up the measurement.
  • the drive capability is low, it is difficult to use applications and testers that require low impedance output, which is disadvantageous in terms of test flexibility.
  • the driving transistor 202 (generically referring to 202A and 202B) of the analog voltage output circuit 200
  • the characteristics of the analog voltage output circuit 200 can be intermediate.
  • the low Vt-NMOS requires the addition of a mask during manufacturing. Therefore, there is a concern that the cost will increase.
  • the capacitor 201 can hold both a positive gate voltage and a negative gate voltage. Therefore, since the drive transistors 202A and 202B can handle both positive and negative threshold voltages, the drive transistor 202 can be configured by a depletion type NMOS transistor.
  • the drive transistors 202A and 202B generate a voltage equivalent to the output voltage VOUT. reduces the amount of current supplied by the Thereby, the power consumption of the analog voltage output circuit 200 can be reduced.
  • FIG. 5 is a circuit diagram illustrating a configuration example of a semiconductor device including an analog voltage output circuit according to a modification of the first embodiment.
  • the semiconductor device 10B according to the modification of the first embodiment has an analog voltage output circuit 210 instead of the analog voltage output circuit 200, unlike the semiconductor device 10A according to the first embodiment. different in that it has Analog voltage output circuit 210 differs from analog voltage output circuit 200 in FIG. 1 in that replica circuit 300 is further provided.
  • the driving transistor 202A (FIG. 1) and the driving transistor 202B (FIG. 4) are collectively referred to as the driving transistor 202. As shown in FIG.
  • the replica circuit 300 is connected between the node N1 of the analog voltage output circuit 200 and the analog circuit 100 and operates to charge the capacitor 201 and the gate of the drive transistor 202 at high speed.
  • the replica circuit 300 has a P-type transistor MP5, switches SW3a, SW3b, SW4a, and SW4b, a resistance element R5, and a diode D5.
  • Transistor MP5 is connected between power supply node NP1 and node N5.
  • the transistor MP5 has a transistor size that is K times (K>1) that of the transistor MP3 in the output stage of the analog circuit 100 .
  • the transistor MP5 can be configured by connecting in parallel K (K: an integer equal to or greater than 2) PMOS transistors having the same transistor size as the transistor MP3.
  • a resistor element R5 and a diode D5 are connected in series between the node N5 and the reference voltage node NG.
  • the cathode of diode D5 is electrically connected to reference voltage node NG.
  • the diode D5 is configured such that K diodes equivalent to the diode D3 in the output stage of the analog circuit 100 are connected in parallel. Conversely, the electrical resistance value of the resistance element R5 is set to (1/K) times the electrical resistance value of the resistance element Ro in the output stage of the analog circuit 100.
  • the gate of the transistor MP5 is connected to the node Ns1 of the analog circuit 100 via the switch SW3a and to the power node NP1 via the switch SW3b.
  • Switch SW4a is connected between node N5 and node N1.
  • Switch SW4b is connected between output node No of analog circuit 100 and node N1.
  • the switches SW3a and SW4a are turned on and off according to the control signal SL1.
  • the switches SW3b and SW4b are turned on and off according to the control signal SL2, which is the inversion of the control signal SL1. Therefore, when the switches SW3a and SW4a are turned on, the switches SW3b and SW4b are turned off. Conversely, when the switches SW3b and SW4b are turned on, the switches SW3a and SW4a are turned off.
  • FIG. 1 A timing chart for explaining the operation of the analog voltage output circuit 210 is shown in FIG.
  • Control signal SL1 of replica circuit 300 is set to H level (power supply voltage AVDD1) until time tx when a predetermined time elapses from the start of the test, while after time tx, control signal SL1 is set to L level (reference voltage AVSS). Conversely, control signal SL2 is set to L level (reference voltage AVSS) until time tx, and is set to H level (power supply voltage AVDD1) after time tx.
  • control signals SL1 and SL2 can be generated using a trigger signal input at the start of testing of the semiconductor device 10A and a timer (not shown).
  • the replica circuit 300 generates at the node N5 a replica current Irp that is K times the current Io of the output stage of the analog circuit 100 during operation. Furthermore, since the electrical resistance value of the resistance element R5 is (1/K) times the electrical resistance value of the resistance element Ro, the replica voltage Vrp output to the node N5 is expressed by the expression ( 15).
  • the forward voltage Vd5 of the diode D5 is equivalent to the forward voltage Vd3 in the equation (7) because the diode D5 is formed by connecting the diode D3 in parallel.
  • the replica voltage Vrp can be made equivalent to the output voltage VOUT of the analog circuit 100.
  • a voltage difference of about 50 to 100 [mv] occurs between the output voltage VOUT and the replica voltage Vrp. , some voltage difference is allowed.
  • the node N5 is connected to the node N1 by turning on the switch SW4a. It is charged by the replica current Irp.
  • the time required for charging can be shortened to (1/K) compared to the case where the capacitance C is charged with the current I0.
  • the capacitance Csum can be charged in 10 [ ⁇ s].
  • the analog voltage output circuit 210 outputs a voltage equivalent to the output voltage VOUT of the analog circuit 100 from the output terminal 12, as in the first embodiment (FIG. 1). (output voltage VOUTts) can be output.
  • the capacitor 201 of the analog voltage output circuit 200 is charged to the replica voltage Vrp by the replica current Irp.
  • the analog circuit 100 converts the voltage difference between the voltage of the capacitor 201 at that time and the output voltage VOUT into the current of the output stage. Io can operate to charge or discharge.
  • output voltage VOUTts equivalent to output voltage VOUT can be generated at output terminal 12 with high accuracy.
  • the output voltage VOUTts equivalent to the output voltage VOUT of the analog circuit 100 can be obtained with high precision after the analog voltage output circuit starts operating. It is possible to shorten the time required until the output terminal 12 is generated, that is, the preparation time until the tester is connected to the output terminal 12 . Thereby, in addition to the effects of the first embodiment, voltage measurement can be further speeded up.
  • Embodiment 2 In a second embodiment, a configuration of an analog voltage output circuit that can operate without using a clock signal will be described.
  • FIG. 7 shows a circuit diagram for explaining a configuration example of a semiconductor device including an analog voltage output circuit according to the second embodiment.
  • the semiconductor device 10C according to the second embodiment includes an analog circuit 100 similar to that of the first embodiment, and the output voltage VOUT (analog voltage) of the analog circuit 100 is output from the outside of the semiconductor device 10C. and an analog voltage output circuit 250 for measuring. That is, the semiconductor device 10C according to the second embodiment differs in that an analog voltage output circuit 250 is provided instead of the analog voltage output circuit 200 (FIG. 1).
  • the analog voltage output circuit 250 is arranged between the output terminal 12 and the input terminal 13 and the analog circuit 100 in the same manner as the analog voltage output circuit 200 .
  • the input terminal 13 receives, as the test voltage VINts, a test analog voltage from, for example, a test circuit (not shown) from outside the semiconductor device 10C.
  • the test voltage VINts is determined to be equivalent to the design value of the output voltage VOUT of the analog circuit 100.
  • the input terminal 13 is connected to the node N1.
  • the output terminal 12 is connected to the node N4, that is, the source of the drive transistor 202A, as in the first embodiment.
  • the analog voltage output circuit 250 includes a drive transistor 202A composed of a native NMOS transistor and a variable resistance circuit 205.
  • the driving transistor 202A has a drain connected to the power supply node NP2, a source connected to the node N4 connected to the output terminal 12, and a gate connected to the node N1.
  • the gate of the driving transistor 202A is connected to the output node No of the analog circuit 100 and the input terminal 13.
  • the variable resistance circuit 205 includes a plurality of resistance elements R10 to R12 connected between the node N4 and the reference voltage node NG, and a control switch SW10 for adjusting an electrical resistance value Rs between the node N4 and the reference voltage node NG. to SW12. On/off of the control switches SW10 to SW12 are controlled by control signals SL10 to SL12, respectively.
  • the control signals SL10 to SL12 can be input from the outside of the semiconductor device 10C through paths (not shown).
  • the control signals SL10 to SL12 are set by a test circuit (not shown) that generates the test voltage VINts.
  • the electrical resistance value Rs is adjusted by switching the connection mode between the plurality of resistance elements R10 to R12 and the reference voltage node NG by the plurality of control switches SW10 to SW12.
  • Rs can also be set to ⁇ . That is, in one of the switching patterns of the control switches SW10 to SW12, the source of the drive transistor 202 and the reference voltage node NG are electrically disconnected.
  • FIG. 8 shows a conceptual waveform diagram for explaining the operation of the analog voltage output circuit 250.
  • the analog voltage output circuit 250 operates in the “first state” in which the test voltage VINts is input to the input terminal 13 until time ta. That is, in the first state, the gate voltage of the driving transistor 202A is equivalent to the test voltage VINts.
  • the analog voltage output circuit 250 operates in a “second state” in which the gate voltage of the drive transistor 202A is equal to the output voltage VOUT of the analog circuit 100.
  • Equation (16) the gain coefficient ⁇ in Equation (16) is determined by the surface average mobility ⁇ , the channel length L, the channel width W, and the gate capacitance Cox per unit area, as shown in Equation (17) below. It is an element constant.
  • Vgs ⁇ (2 ⁇ Ids/ ⁇ )+Vt (18)
  • the first term on the left side of equation (18) indicates the differential voltage between the gate-source voltage Vgs and the threshold voltage Vt, and it is understood that the differential voltage varies depending on the drain current Ids. be done.
  • the drain current Ids can be changed by changing the electrical resistance value Rs of the variable resistance circuit 205.
  • the electrical resistance value Rs for generating the drain current Ids at this time is stored.
  • the operating state of the driving transistor 202A is set such that the gate voltage and the source voltage are equal. That is, in the second embodiment, the variable resistance circuit 205 can constitute an example of a "drive transistor control circuit". Also, in the second embodiment, the input terminal 13 corresponds to an example of the "second terminal”.
  • variable resistance circuit 205 adjusts the drain current Ids so that the difference voltage (Vgs ⁇ Vt) becomes zero, thereby removing the influence of the threshold voltage of the drive transistor 202A and increasing the gate voltage and the source voltage.
  • the operating state of the drive transistor 202A can be set to be equal.
  • a voltage equivalent to the output voltage VOUT can be output to the output terminal 12 by the current of the driving transistor 202A.
  • the output terminal 12 and the input terminal 13 of the analog voltage output circuit 250 are in an open state except when the semiconductor device 10C is tested (during normal operation of the semiconductor device 10C), and all of the control switches SW10 to SW12 are closed. is turned off, that is, the variable resistance circuit 205 cuts off the current path between the node N4 and the reference voltage node NG. As a result, it is possible to prevent current consumption from occurring when the analog voltage output circuit 250 is stopped.
  • the semiconductor device 10C according to the second embodiment also uses the analog voltage output circuit 250 having the driving transistor 202A to output the output voltage VOUT of the analog circuit 100 designed on the order of nA with extremely low power consumption at high speed. can be measured to At this time, the analog voltage output circuit 200 eliminates the influence of element variation (threshold voltage variation) of the driving transistor 202A and outputs an output voltage VOUTts equivalent to the output voltage VOUT of the analog circuit 100 with high precision. can do. Moreover, since voltage measurement can be performed without using a clock signal, it is possible to prevent noise caused by the clock signal from becoming a measurement error. Also in the second embodiment, the power consumption of the analog voltage output circuit 250 can be reduced by setting the power supply voltage AVDD2 of the power supply node NP2 high (AVDD2>AVDD1).
  • analog voltage output circuit 250 of the second embodiment instead of the driving transistor 202A of the native NMOS transistor, it is possible to apply an enhancement type NMOS transistor (Vt>0). It is difficult to apply a type NMOS transistor.
  • FIG. 9 is a circuit diagram illustrating a configuration example of a semiconductor device including an analog voltage output circuit according to a modification of the second embodiment.
  • the semiconductor device 10D according to the modification of the second embodiment has an analog voltage output circuit 260 instead of the analog voltage output circuit 250, unlike the semiconductor device 10C according to the second embodiment. different in that it has Analog voltage output circuit 260 differs from analog voltage output circuit 250 in FIG. 7 in that replica circuit 300 similar to that in FIG. 5 is further provided.
  • the replica circuit 300 causes the node N1, that is, the drive transistor 202A to be driven by the replica current Irp that is K times the current Io of the output stage of the analog circuit 100. It operates to charge the gate capacitance to a replica voltage Vrp equivalent to the output voltage VOUT. Further, the replica circuit 300 is disconnected from the analog circuit 100 and the analog voltage output circuit 250 and stops operating during the period when the control signal SL2 is set to H level (AVDD1).
  • FIG. 10 shows a conceptual waveform diagram explaining the operation of the analog voltage output circuit 250 shown in FIG.
  • control signal SL1 of replica circuit 300 is set to H level (AVDD1).
  • the voltage of the node N1 that is, the gate voltage of the driving transistor 202A
  • changes to the output voltage VOUT that is, the input terminal 13 rises to a voltage level close to the test voltage VINts input from 13.
  • control signal SL2 is set to H level (AVDD1) and control signal SL1 is set to L level (AGND), so that replica circuit 300 is disconnected from analog circuit 100 and analog voltage output circuit 250.
  • analog voltage output circuit 250 similar to that of the second embodiment measures output voltage VOUT of analog circuit 100 .
  • the time required for charging the gate of the driving transistor 202A starting from the time ts is shortened. It is possible to shorten the time required to measure the output voltage VOUT. That is, in addition to the effects of the second embodiment, the voltage measurement can be further speeded up.
  • analog circuit 100 to be measured by the analog voltage output circuits 200, 210, 250, and 260 according to the first and second embodiments and their modifications is not limited to the exemplified bandgap reference.
  • the analog voltage output circuit according to the present embodiment can be mounted on any semiconductor device having an analog circuit, and can be appropriately used for DFT for measuring the output voltage of the analog circuit from the outside of the semiconductor device. is.
  • Embodiment 3 In Embodiments 1 and 2, configuration examples in which analog voltage output circuits are arranged in a one-to-one correspondence with analog circuits have been described, but in Embodiment 3, one analog voltage output circuit is efficiently shared. First, a configuration for measuring analog voltages from a plurality of analog circuits will be described.
  • FIG. 11 is a circuit diagram illustrating a configuration example of a semiconductor device 10E including an analog voltage output circuit 250X according to the third embodiment.
  • the semiconductor device 10E includes multiple analog circuits 100H and 100L, selection switches SWH and SWL, and an analog voltage output circuit 250X.
  • VOUTH is generated at the output node NoH of the analog circuit 100H
  • VOULL is generated at the output node NoL of the analog circuit 100L
  • the voltage ratio (VOUTH/VOUTL) Kv.
  • the configurations of the analog circuits 100H and 100L are arbitrary, like the analog circuit 100, but can be, for example, similar to the configuration of the analog circuit 100 illustrated in FIG.
  • the output voltages VOUT and VOUTL described above are generated by setting the amount of current through the diodes D1 to D3 to Kv:1 (for example, 2:1) between the analog circuits 100H and 100L. be able to.
  • the analog voltage output circuit 250X further includes a variable resistance circuit 206 in addition to the configuration of the analog voltage output circuit 200 of FIG. In the configuration of FIG. 11, variable resistance circuits 205 and 206 are connected in series to the source of drive transistor 202A, and variable resistance circuit 205 corresponds to an embodiment of the "first variable resistance circuit”. Resistor circuit 206 corresponds to an embodiment of the "second variable resistor circuit”.
  • the selection switch SWH is connected between the output node NoH of the analog circuit 100H and the node N1 of the analog voltage output circuit 250X. Also, the selection switch SWL is connected between the output node NoL of the analog circuit 100L and the node N1 of the analog voltage output circuit 250X. The selection switch SWH is turned on/off according to the control signal SLh, and the selection switch SWL is turned on/off according to the control signal SLl.
  • the resistance elements R10 to R12 of the variable resistance circuit 205 are connected in series between the node N4 and the node Nx. , the node N4 and the node Nx are variably set.
  • the variable resistance circuit 206 includes resistance elements R20 and R21 connected in series between the node Nx and the reference voltage node NG, and a control switch SW20 for adjusting an electrical resistance value Rx between the node Nx and the reference voltage node NG. have On/off of the control switch SW20 is controlled by a control signal SL1 common to the selection switch SWL.
  • control signals SLh and SLl added in FIG. 11 can also be input from the outside of the semiconductor device 10E through paths not shown.
  • the control signals SLh and SLl are set by a test circuit (not shown) that generates the test voltage VINts.
  • the electrical resistance values of the resistance elements R20 and R21 are determined so that the ratio of the electrical resistance value Rx when the control switch SW20 is off to the electrical resistance value Rx when the control switch SW20 is off is Kv:1. .
  • Kv the resistance elements R20 and R21 are determined to have equivalent electrical resistance values.
  • the selection switch SWL is turned on while the selection switch SWH is turned off.
  • the control switch SW20 is turned on in conjunction with turning on of the selection switch SWL.
  • the analog voltage output circuit 250X can keep the drain current Ids of the driving transistor 202A constant between the time of measuring the output voltage VOUTH and the time of measuring the output voltage VOUTL.
  • the variable resistance circuit 250X when the analog voltage input to the input node N1 changes between the output voltages VOULH and VOUTL whose voltage ratio is Kv, the variable resistance circuit The electric resistance value of the variable resistance circuit 206 is switched to Kv times or (1/Kv) times so as to keep the drain current Ids flowing through 205 constant. As a result, both the output voltages VOULH and VOUTL can be measured with high accuracy by using the adjustment result (electric resistance value Rs) of the variable resistance circuit 205 in common.
  • FIG. 12 is a circuit diagram illustrating a configuration example of a semiconductor device 10F including an analog voltage output circuit 250Y according to a modification of the third embodiment.
  • a semiconductor device 10F according to the modification of the third embodiment includes a plurality of analog circuits 100H and 100L, select switches SWH and SWL, and an analog voltage output circuit 250Y. That is, the semiconductor device 10F differs from the semiconductor device 10E (FIG. 11) in that it includes an analog voltage output circuit 250Y instead of the analog voltage output circuit 250X. Since the configuration of other portions of semiconductor device 10F is the same as that of semiconductor device 10E, detailed description thereof will not be repeated.
  • the analog voltage output circuit 250Y has a fixed resistance element R20 instead of the variable resistance circuit 206, and a plurality of voltages between the power supply node NP and the node N4. drive transistors are connected in parallel. Further, the analog voltage output circuit 250Y turns on and off the connection between the node N1 and the gates of the driving transistors instead of the control switch SW20 (FIG. 11) for adjusting the electrical resistance value Rs of the variable resistance circuit 206. 250X differs from the analog voltage output circuit 250X in that a control switch SW21 is provided.
  • the drive transistors 202A and 203A are connected in parallel between the power supply node NP and the node N4, and the control switch SW21 is connected between the node N1 and the gate of the drive transistor 203A.
  • the control switch SW21 is turned on and off according to the control signal SLh common to the selection switch SWH.
  • the configuration of other portions of analog voltage output circuit 250Y is similar to that of analog voltage output circuit 250X, and detailed description thereof will not be repeated.
  • the electrical resistance value between the node N4 and the reference voltage node NG is adjusted by the variable resistance circuit 205 (electrical resistance value Rs).
  • connection between the gates of the drive transistors 202A and 203A connected in parallel and the node N1 is controlled in conjunction with the on/off of the selection switches SWH and SWL.
  • the total current drivability to the node N4 by the drive transistor whose gate is connected to the node N1 is linked to the voltage ratio Kv of the analog voltages (output voltages VOUTH and VOULL) transmitted to the node N1.
  • On/off of the control switch SW21 is controlled so that the switch can be switched by The current driving force corresponds to the gain coefficient ⁇ in the above equations (16) and (17).
  • the current driving power to the node N4 is increased. It becomes possible to set the sum variably.
  • the operation of the analog voltage output circuit 250Y will be described in detail.
  • the selection switch SWH is turned on, the selection switch SWL is turned off, and the output voltage VOUTH of the analog circuit 100H is transmitted to the analog voltage output circuit 250Y.
  • the control switch SW21 is turned on in conjunction with turning on the selection switch SWH.
  • the drain current Ids to the node N4 is supplied by the current drivability of both the drive transistors 202A and 203A.
  • the selection switch SWL is turned on while the selection switch SWH is turned off.
  • the control switch SW20 is turned off in conjunction with the turning off of the selection switch SWH.
  • the drain current Ids to the node N4 is supplied by the current drivability of the drive transistor 202 alone.
  • the current driving power to the node N4 is set to (1/Kv) times that when measuring the output voltage VOUTH. This keeps the drain current Ids flowing between the node N4 and the reference voltage node NG the same between each measurement of the output voltages VOUTH and VOUTL. As a result, it becomes possible to measure the other of the output voltages VOUTH and VOUTL with the same accuracy under the electrical resistance value Rs (variable resistance circuit 205) adjusted when measuring one of the output voltages VOUTH and VOUTL. .
  • the parallel connection The ratio of the current driving capability to the node N4 using at least a part of the plurality of drive transistors is switched to Kv times or (1/Kv) times.
  • the drain current Ids flowing through the variable resistance circuit 205 is kept constant, so that both the output voltages VOULH and VOUTL can be adjusted with high accuracy by using the adjustment result (electrical resistance value Rs) of the variable resistance circuit 205 in common. It is possible to measure
  • one analog voltage output circuit 250Y is used in common for measuring two analog voltages (output voltage VOUT) is illustrated, but three or more N (N: natural number)
  • N natural number
  • N analog voltages (output voltages VOUT) can be commonly measured by one analog voltage output circuit 250Y.
  • analog voltage output circuits 250X and 250Y by providing the selection switch, when one analog voltage output circuit is shared by a plurality of analog circuits, Since the adjustment for measuring the output voltage (analog voltage) from one analog circuit with high accuracy can be used in common when measuring the output voltage from other analog circuits, one analog voltage output is possible. It is possible to speed up measurement of output voltages of a plurality of analog circuits by the circuits 250X and 250Y.
  • the output voltages can be configured to measure
  • adjustment for highly accurate measurement needs to be performed individually for each analog circuit (for each output voltage).
  • 10A, 10B, 10C, 10D semiconductor device 11 measurement terminal, 12 output terminal, 13 input terminal, 100 analog circuit, 200, 210, 250, 250X, 250Y, 260 analog voltage output circuit, 201 capacitor, 202, 202A, 202B , 203A drive transistor, 205 variable resistance circuit, 208 switch control circuit, 211, 212 delay circuit, 300 replica circuit, AVDD1, AVDD2 power supply voltage, AVSS reference voltage, TCLK clock signal, D1 to D3, D5 diode, Irp replica current, MN1, MN2, MP1 to MP3, MP5 transistors, NG reference voltage nodes, NP1, NP2 power supply nodes, No output nodes (analog circuits), SL1, SL2, SL10 to SL12, SLh, SLl, ⁇ a, ⁇ b control signals, SW0 to SW2, SW3a, SW3b, SW4a, SW4b Switches, SW10 to SW12, SW20, SW21, SWH, SWL

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

駆動トランジスタ（２０２Ａ）は、電源ノード（ＮＰ２）と接続されたドレイン、出力端子（１２）と接続されたソース、及び、ゲートを有する。キャパシタ（２０１）は、第１スイッチ（ＳＷ０）及び第３スイッチ（ＳＷ２）のオンにより、アナログ回路（１００）の出力電圧（ＶＯＵＴ）が駆動トランジスタ（２０２Ａ）のゲートに入力された第１の状態における、ゲート及びソースの電圧差を保持する。アナログ電圧出力回路（２００）は、第１の状態の後に設けられる、第２スイッチ（ＳＷ１）がオンされる第２の状態において、ノード（Ｎ１）に伝達された出力電圧（ＶＯＵＴ）に対して、キャパシタ（２０１）の保持電圧を加算した電圧を、駆動トランジスタ（２０２Ａ）のゲートに入力することで、ゲート及びソースの電圧が等しくなる様に駆動トランジスタ（２０２Ａ）を動作させる。

Description

アナログ電圧出力回路、及び、半導体装置
　本開示は、アナログ電圧出力回路、及び、当該アナログ電圧出力回路を備える半導体装置に関する。
　近年、ＩｏＴ（Internet　of　Things）の進展に伴って、高精度、かつ、極低消費電力のアナログ回路の技術ニーズが高まってきている。この様な、極低消費電力のアナログ回路は、高抵抗素子、及び、サブスレッシュホールド領域で動作するトランジスタを用いて、構成されている。
　従来のアナログ回路設計技術においては、入力インピーダンスを高く、出力インピーダンスを低くすることが一般的である。これにより、アナログ回路では、入力信号を低損失で入力するとともに、出力信号の十分な駆動能力を備えることができる。この結果、システム及びアプリケーション上において、アナログ回路間で入出力されるアナログ信号を容易に取り扱うことが可能となる。
　この様な、出力インピーダンスが低い回路設計では、出力信号のアナログ電圧測定時において、プローブ等の測定器に寄生素子（抵抗及び容量等）が存在しても、当該寄生素子の影響は比較的短時間で消滅するので、当該アナログ回路を搭載した半導体装置の試験時において、アナログ回路の出力電圧を、高精度に、かつ、短時間で測定できる。
　一方で、上述した、極低消費電力用のアナログ回路設計においては、出力インピーダンスが高くなってしまう。従来のアナログ回路では、アナログ電圧を出力するための回路電流が、マイクロアンペア（μＡ）オーダからミリアンペア（ｍＡ）オーダであるのに対して、極低消費電力用のアナログ回路では、当該回路電流をナノアンペア（ｎＡ）オーダに抑制することが求められる。出力インピーダンスは、アナログ電圧を出力するための回路電流に逆比例するので、ｎＡオーダの回路電流は、ギガオーム（ＧΩ）オーダの出力インピーダンスをもたらすことになる。
　このレベルの出力インピーダンスに対して、測定器の寄生容量が１［ｐＦ］付加されるとすると、寄生容量の接続に伴う出力電圧変動のＣＲ時定数は、１［ｍｓ］程度となる。一般的に、高精度なアナログ回路の測定及びテストのためのセトリング時間は、上記ＣＲ時定数の３～５倍程度は必要であるので、この様な条件下では、高精度な測定と、短いテスト時間との両立が困難となることが理解される。
　この様な課題に対して、外部端子を複数設けて、所謂、四端子測定法を適用することで、測定器（ケーブル及びプローブ）自身の電気抵抗、寄生容量、及び、接触抵抗を測定誤差として含まない様に、アナログ電圧を測定することが行われている。
　特開２００６－１７０８７８号公報（特許文献１）には、ＩＣ（Integrated　Circuit）内部出力トランジスタが出力するアナログ電圧の高精度測定方法が記載されている。特許文献１では、電圧及び電流印加用の複数の外部端子と、電圧モニタ用の外部端子とを設けるとともに、チップ内部に複数のスイッチを設ける構成が採用される。更に、当該複数のスイッチの制御によって内部に寄生素子を含むループを形成することにより、当該ループ形成時における外部端子での電圧モニタ値を用いて、寄生素子に起因する電圧誤差の抑制が可能となる。
特開２００６－１７０８７８号公報
　しかしながら、アナログ回路の出力インピーダンスそのものが高い場合には、当該回路の出力インピーダンスと、測定器を含む周辺の寄生容量とによって決まる時定数に従ったセトリング時間が経過するまでは、アナログ回路の出力電圧は安定しない。
　特許文献１の測定手法では、内部出力トランジスタと直接接続された外部端子の電圧を用いてアナログ電圧を測定するため、上述の様な高精度測定は可能である一方で、出力インピーダンスが高いアナログ回路の出力電圧の測定を高速化には寄与することができない。このため、ＤＦＴ（Design　For　Testability）の観点から改善の余地がある。
　本開示は、このような問題点を解決するためになされたものであって、本開示の目的は、高出力インピーダンスのアナログ回路の出力電圧を半導体装置の外部から高精度かつ高速に測定するための回路構成を提供することである。
　本開示のある局面では、半導体装置に搭載されたアナログ電圧出力回路が提供される。アナログ電圧出力回路は、第１の端子と、入力ノードと、駆動トランジスタと、駆動トランジスタ制御回路とを備える。入力ノードには、半導体装置の内部のアナログ回路から出力されたアナログ電圧が入力される。第１の端子は、半導体装置の外部から電気的にコンタクト可能に構成される。駆動トランジスタのドレインは、電源電圧を供給する電源ノードと接続され、ソースは、第１の端子と接続され、ゲートは、入力ノードと電気的に接続されることでアナログ電圧を入力される。駆動トランジスタ制御回路は、ゲートの電圧とソースの電圧とが等しくなる様な駆動トランジスタの動作状態を設定する。アナログ電圧出力回路は、駆動トランジスタがトランジスタ制御回路によって設定された動作状態で動作し、かつ、入力ノードにアナログ電圧が入力されている状態において、アナログ電圧と同等の出力電圧を第１の端子に生成する様に動作する。
　本開示の他のある局面では、半導体装置が提供される。半導体装置は、上記アナログ回路及び上記アナログ電圧出力回路を備え、アナログ回路から出力されたアナログ電圧を、第１の端子に生成された出力電圧によって測定する試験モードを有する。
　本開示によれば、アナログ回路が高出力インピーダンスであっても、駆動トランジスタの電流によって、駆動トランジスタのしきい値電圧の影響を排除した上で、アナログ回路から出力されたアナログ電圧と同等の出力電圧を第１の端子に生成することができるので、アナログ回路の出力電圧を半導体装置の外部から高精度かつ高速に測定することができる。
実施の形態１に係るアナログ電圧出力回路を備える半導体装置の構成例を説明する回路図である。 図１に示されたアナログ電圧出力回路内のスイッチの動作を説明するためのタイミングチャートである。 クロック信号からスイッチの制御信号を生成するスイッチ制御回路の構成例を説明する回路図である。 実施の形態１に係るアナログ電圧出力回路を備える半導体装置の構成の変形例を説明する回路図である。 実施の形態１の変形例に係るアナログ電圧出力回路を備える半導体装置の構成例を説明する回路図である。 図５に示されたアナログ電圧出力回路の動作を説明するタイミングチャートである。 実施の形態２に係るアナログ電圧出力回路を備える半導体装置の構成例を説明する回路図である。 図７に示されたアナログ電圧出力回路の動作を説明する概念的な波形図である。 実施の形態２の変形例に係るアナログ電圧出力回路を備える半導体装置の構成例を説明する回路図である。 図９に示されたアナログ電圧出力回路の動作を説明する概念的な波形図である。 実施の形態３に係るアナログ電圧出力回路を備える半導体装置の構成例を説明する回路図である。 実施の形態３の変形例に係るアナログ電圧出力回路を備える半導体装置の構成例を説明する回路図である。
　以下に、本開示の実施の形態について、図面を参照して詳細に説明する。なお、以下では、図中の同一又は相当部分には同一符号を付して、その説明は原則的に繰返さないものとする。
　以下に、本開示の実施の形態について、図面を参照して詳細に説明する。なお、以下では、図中の同一又は相当部分には同一符号を付して、その説明は原則的に繰返さないものとする。
　実施の形態１．
　図１には、実施の形態１に係るアナログ電圧出力回路を備える半導体装置の構成例を説明する回路図が示される。
　図１に示される様に、実施の形態１に係る半導体装置１０Ａは、アナログ電圧を出力するアナログ回路１００と、アナログ回路１００の出力電圧ＶＯＵＴ（アナログ電圧）を、半導体装置１０Ａの外部から測定するためのアナログ電圧出力回路２００とを備える。
　（アナログ回路について）
　まず、アナログ回路１００について説明する。アナログ回路１００は、半導体装置１０Ａの試験時に、半導体装置１０Ａの外部からの測定対象となるアナログ電圧を出力電圧とする回路を総称するものであり、本実施の形態では、一定電圧を出力するバンドギャップリファレンスが、アナログ回路１００の一例として記載される。
　具体的には、アナログ回路１００は、Ｐ型のトランジスタＭＰ１～ＭＰ３と、Ｎ型のトランジスタＭＮ１，ＭＮ２と、抵抗素子Ｒ１，Ｒｏと、ダイオードＤ１～Ｄ３とを含む。
　トランジスタＭＰ１は、電源電圧ＡＶＤＤ１を供給する電源ノードＮＰ１と、ノードＮｓ１との間に接続され、トランジスタＭＰ２は、電源ノードＮＰ１と、ノードＮｓ２との間に接続される。トランジスタＭＰ１及びＭＰ２のゲートは、ノードＮｓ１と接続される。これにより、トランジスタＭＰ１は、ダイオード接続される。以下、本明細書では、各抵抗素子の電気抵抗値についても同じ符号を用いて表記する。例えば、抵抗素子Ｒ０の電気抵抗値もＲ０と表記される。
　トランジスタＭＮ１、抵抗素子Ｒ１、及び、ダイオードＤ１は、ノードＮｓ１と、基準電圧ＡＶＳＳを供給する基準電圧ノードＮＧとの間に接続される。基準電圧ＡＶＳＳは、代表的には、接地電圧（ＧＮＤ）であり、ＡＧＮＤ＜ＡＶＤＤ１である。トランジスタＭＮ２及びダイオードＤ２は、ノードＮｓ２及び基準電圧ノードＮＧの間に直列に接続される。ダイオードＤ１及びＤ２のカソードは、基準電圧ノードＮＧと電気的に接続される。トランジスタＭＮ１及びＭＮ２のゲートは、ノードＮｓ２と接続される。これにより、トランジスタＭＮ２はダイオード接続される。
　トランジスタＭＰ３は、電源ノードＮＰ１及び出力ノードＮｏの間に接続される。抵抗素子Ｒｏ及びダイオードＤ３は、出力ノードＮｏ及び基準電圧ノードＮＧの間に直列に接続される。ダイオードＤ３のカソードは、基準電圧ノードＮＧと電気的に接続される。直列接続された、トランジスタＭＰ３、抵抗素子Ｒｏ、及び、ダイオードＤ３によって、アナログ回路１００の「出力段」が構成される。
　トランジスタＭＰ１～ＭＰ３のゲートは、ノードＮｓ１と共通に接続される。従って、トランジスタＭＰ１～ＭＰ３の電流は、ダイオード接続されたトランジスタＭＰ１の電流を基準として、互いに比例する。又、トランジスタＭＮ１及びＭＮ２は同じトランジスタサイズで構成される。
　ダイオードＤ１は、ダイオードＤ２のＭ倍（Ｍ＞１）のカソード面積を有する様に構成される。或いは、ダイオードＤ１は、ダイオードＤ２と同一サイズのダイオードをＭ個並列接続する様に構成してもよい。この場合には、Ｍは２以上の整数である。
　次に、図１のアナログ回路１００の動作を説明する。
　一般的に、十分に順バイアスされて順方向電圧Ｖｄが発生している状態でのダイオードの電流Ｉｄは、逆方向飽和電流Ｉｓ、ボルツマン定数ｋ、温度Ｔ［Ｋ］、電荷素量ｑ、及び、結合係数ｎを用いて、下記の式（１）で近似できることが知られている。
　Ｉｄ＝Ｉｓ・ｅｘｐ（ｑ・Ｖｄ／（ｎ・ｋ・Ｔ））　　…（１）
　結合係数ｎは、理論的には１．０であるので、熱電圧ＶＴ＝ｋ・Ｔ／ｑを用いて、式（１）を変形すると、導通時のダイオードの順方向電圧Ｖｄとして、下記の式（２）が得られる。
　Ｖｄ≒ＶＴ・ｌｎ（Ｉｄ／Ｉｓ）　　…（２）
　従って、図１のアナログ回路１００において、トランジスタＭＮ１を流れる電流をＩ１、トランジスタＭＮ２を流れる電流をＩ２とすると、ダイオードＤ２に生じる順方向電圧Ｖｄ２＝ＶＴ・ｌｎ（Ｉ２／Ｉｓ）、ダイオードＤ１に生じる順方向電圧Ｖｄ１＝ＶＴ・ｌｎ（Ｉ１／（Ｍ・Ｉｓ））と示すことができる。
　図１のアナログ回路において、トランジスタＭＮ１のゲート電圧Ｖｇ１は、ゲート・ソース間電圧Ｖｇｓ１、及び、電流Ｉ１を用いると、下記の式（３）で示される。
　Ｖｇ１＝Ｖｄ１＋Ｉ１・Ｒ１＋Ｖｇｓ１　　…（３）
　同様に、トランジスタＭＮ２のゲート電圧Ｖｇ２は、ゲート・ソース間電圧Ｖｇｓ２、及び、電流Ｉ２を用いると、下記の式（４）で示される。
　Ｖｇ２＝Ｖｄ２＋Ｖｇｓ２　　…（４）
　トランジスタＭＮ１及びＭＮ２のトランジスタサイズが同じであるため、Ｉ１＝Ｉ２（＝Ｉｃ）が成立し、Ｉ１＝Ｉ２から、更にトランジスタＭＮ１及びＭＮ２の間でＶｇｓ１＝Ｖｇｓ２も成立する。更に、トランジスタＭＮ１及びＭＮ２のゲート同士が接続されているため、Ｖｇ１＝Ｖｇ２である。
　Ｖｇ１＝Ｖｇ２、Ｖｇｓ１＝Ｖｇｓ２、かつ、Ｉ１＝Ｉ２＝Ｉｃの条件にて、式（３），（４）を整理すると、下記の式（５）が得られる。
　Ｉｃ・Ｒ１＋ＶＴ・ｌｎ（Ｉｃ／（Ｍ・Ｉｓ））＝ＶＴ・ｌｎ（Ｉｃ／Ｉｓ）…（５）
　式（５）の左辺第２項を右辺に移項して、Ｉｃ（Ｉｃ＝Ｉ１＝Ｉ２）を求めると、下記の式（６）が得られる。
　Ｉｃ＝（ＶＴ／Ｒ１）・ｌｎ（Ｍ）　　…（６）
　更に、トランジスタＭＰ１～ＭＰ３のトランジスタサイズを同等に設計すると、トランジスタＭＰ３を流れる電流Ｉｏは、Ｉｏ＝Ｉ１となる。従って、ダイオードＤ３の順方向電圧をＶｄ３とすると、出力ノードＮｏの出力電圧ＶＯＵＴ＝Ｖｄ３＋Ｉｃ・Ｒｏは、下記の式（７）で示すことができる。
　ＶＯＵＴ＝Ｖｄ３＋ＶＴ・（Ｒｏ／Ｒ１）・ｌｎ（Ｍ）　　…（７）
　順方向電圧Ｖｄ３が、負の温度係数（例えば、－２［ｍＶ／ｄｅｇ］）を有する一方で、熱電圧ＶＴは、正の温度係数（例えば、０．０８５［ｍＶ／ｄｅｇ］）を有することが知られている。従って、抵抗素子Ｒ０，Ｒｏ及び電流比Ｍの適切な選定によって、出力電圧ＶＯＵＴの温度特性をキャンセルすることが可能である。この結果、アナログ回路１００は、温度変動に対して不変の一定電圧を出力する、バンドギャップリファレンスとして動作することができる。例えば、アナログ回路１００の出力電圧ＶＯＵＴは、半導体装置１０Ａの内部の図示しない他の回路に対して、バイアス電圧として供給される。
　ここで、出力電圧ＶＯＵＴを半導体装置１０Ａの外部から試験のために測定する構成を考察する。
　比較例として、半導体装置１０Ａの外部から電気的にコンタクト可能な測定端子１１（パッド）と、出力ノードＮｏとを直接接続し、測定端子１１の電圧をテスタによって測定する試験モードを考える。通常、テスタによる測定時には、測定端子１１と接続されるプローブ、及び、測定端子１１の寄生容量が、合計で数［ｐＦ］程度付加される。
　従来のバッドギャップリファレンス回路では、出力段の抵抗素子Ｒｏは１００［ｋΩ］オーダで設計される。このため、テスタ測定時のＣＲ時定数は数百［ｎｓ］のオーダである。一般的には、テスタによる測定電圧が安定するまでには、上記時定数の３～５倍のセトリング時間を要するため、テスタ接続から電圧測定までの待ち時間が発生する。この場合には、待ち時間は、１～２［μｓ］となるが、近年の複雑なＩＣの試験時間にはトータルで１０［ｍｓ］程度を要する傾向にあることを考慮すると、試験全体の所要時間に当たれる影響は小さい。
　一方で、出力段の抵抗素子Ｒｏが１００［ｋΩ］オーダで構成されたバンドギャップリファレンスは、消費電流がμＡオーダであるのに対して、近年のＩｏＴの下では、低消費電力化に対応するために、バイアス用回路には、消費電流をｎＡオーダに（即ち、３桁）抑制することが求められる。
　この様な要求に応えるためには、図１中の抵抗素子Ｒ１，Ｒｏの電気抵抗値を３桁大きくして、１００［ＭΩ］オーダとすることが必要になる。しかしながら、出力段の抵抗素子Ｒｏが１００［ＭΩ］オーダと高インピーダンス化されることで、テスタ測定時のＣＲ時定数も１０００倍となり、上記待ち時間も１～２［ｍｓ］まで増加する。この結果、アナログ回路１００の出力電圧ＶＯＵＴ（アナログ電圧）の測定時間が、半導体装置の試験の全体所要時間に影響を及ぼすことが懸念される。
　従って、本実施の形態では、半導体装置１０Ａの外部から、極低消費電力化のために高出力インピーダンスとされたアナログ回路１００の出力電圧ＶＯＵＴを、高精度かつ高速に測定するためのアナログ電圧出力回路２００が、アナログ回路１００に対して設けられる。
　（アナログ電圧出力回路の説明）
　アナログ電圧出力回路２００は、半導体装置１０Ａの外部から電気的にコンタクト可能な端子１２，１３と、アナログ回路１００との間に配置される。以下の説明で明らかになる様に、本実施の形態では、端子１２には、アナログ電圧出力回路２００によって、アナログ回路１００の出力電圧ＶＯＵＴと同等の出力電圧ＶＯＵＴｔｓが、半導体装置１０Ａの外部からの測定用に出力される。以下では、端子１２については、出力端子１２とも称する。即ち、出力端子１２に図示しないテスタを接続することで、半導体装置１０Ａの外部から、アナログ回路１００の出力電圧ＶＯＵＴを測定する試験モードを設けることができる。
　一方で、端子１３に対しては、半導体装置１０Ａの外部から、アナログ電圧出力回路２００の動作に用いられる信号又は電圧が入力される。従って、以下では、端子１３は、入力端子１３とも称する。実施の形態１では、入力端子１３には、クロック信号ＴＣＬＫが入力される。
　アナログ電圧出力回路２００は、スイッチＳＷ０～ＳＷ２と、キャパシタ２０１と、駆動トランジスタ２０２Ａとを備える。駆動トランジスタ２０２Ａは、電源ノードＮＰ２と接続されるドレインと、出力端子１２と接続されるノードＮ４に接続されたソースと、ノードＮ２に接続されるゲートとを有する。電源ノードＮＰ２は、電源電圧ＡＶＤＤ２を供給する。好ましくは、ＡＶＤＤ２（電源ノードＮＰ２）は、ＡＶＤＤ１（電源ノードＮＰ１）よりも高く設定されるが、電源ノードＮＰ１及びＮＰ２を共通化（即ち、ＡＶＤＤ１＝ＡＶＤＤ２）とすることも可能である。
　駆動トランジスタ２０２Ａは、ネイティブＮＭＯＳトランジスタによって構成される。公知の通り、ネイティブＮＭＯＳトランジスタのしきい値電圧Ｖｔは、０［Ｖ］近傍であり、理想的には、Ｖｔ＝０である。
　キャパシタ２０１は、ノードＮ２（即ち、駆動トランジスタ２０２Ａのゲート）及びノードＮ３の間に接続される。スイッチＳＷ０は、アナログ回路１００の出力ノードＮｏと接続されたノードＮ１と、ノードＮ２（駆動トランジスタ２０２Ａのゲート）との間に接続される。スイッチＳＷ１は、ノードＮ１及びノードＮ３の間に接続される。スイッチＳＷ２は、ノードＮ３及びＮ４の間に接続される。
　スイッチＳＷ０～ＳＷ２は、クロック信号ＴＣＬＫに従ってスイッチ制御回路２０８が生成する制御信号φａ，φｂに応答してオンオフされる。具体的には、スイッチＳＷ０，ＳＷ２が制御信号φａにオンオフされる一方で、スイッチＳＷ１は、制御信号φａと逆相の制御信号φｂに応答してオンオフされる。
　図２には、アナログ電圧出力回路２００内のスイッチＳＷ０～ＳＷ２の動作を説明するためのタイミングチャートが示される。
　図２に示される様に、制御信号φａ及びφｂは、入力端子１３に入力されるクロック信号ＴＣＬＫに基づく、ノンオーバラッピングクロックとして生成される。即ち、制御信号φａ及びφｂは、クロック信号ＴＣＬＫの周波数に従って、交互に論理ハイレベル（以下、単に「Ｈレベル」と表記）及び論理ローレベル（以下、単に「Ｌレベル」と表記）の間の遷移を繰り返す。
　更に、制御信号φａ及びφｂには、両方がＬレベルに設定されるノンオーバラップ期間（図２中の時刻ｔ０～ｔ１、時刻ｔ２～ｔ３、時刻ｔ４～ｔ５、及び、時刻ｔ６～ｔ７等）が設けられる。
　図３には、クロック信号ＴＣＬＫから制御信号φａ，φｂを生成するスイッチ制御回路２０８の構成例が示される。
　図３に示される様に、スイッチ制御回路２０８は、ＮＯＲゲート２１１ａ，２１１ｂと、インバータ段２１２ａ，２１２ｂとを有する。インバータ段２１２ａ，２１２ｂの各々は、直列接続された偶数個のインバータによって構成される。インバータ段２１２ａは、制御信号φａを出力し、インバータ段２１２ｂは、制御信号φｂを出力する。
　ＮＯＲゲート２１１ａには、クロック信号ＴＣＬＫと、インバータ段２１２ｂの出力信号とが入力される。ＮＯＲゲート２１１ａの出力信号は、インバータ段２１２ａに入力される。ＮＯＲゲート２１１ｂには、クロック信号ＴＣＬＫの反転信号と、インバータ段２１２ａの出力信号とが入力される。ＮＯＲゲート２１１ｂの出力信号は、インバータ段２１２ｂに入力される。
　この結果、図２に示される様に、制御信号φａ及びφｂは、ノンオーバラップ期間が設けられた上で、クロック信号ＴＣＬＫと同じ周期で、交互にＬレベル及びＨレベルに設定される。ノンオーバラップ期間の長さは、インバータ段２１２ａ，２１２ｂによる伝送遅延時間に相当するので、インバータの個数（偶数）によって調整することができる。
　尚、アナログ電圧出力回路２００にスイッチ制御回路２０８を内蔵する構成に代えて、入力端子１３を２個設けて、半導体装置１０Ａの外部からノンオーバラッピングクロックを入力することで、アナログ電圧出力回路２００に制御信号φａ，φｂを直接供給してもよい。
　制御信号φａ，φｂを用いてスイッチＳＷ０～ＳＷ３のオンオフを制御することにより、クロック信号ＴＣＬＫの周期に応じて、スイッチＳＷ０，ＳＷ２がオン（スイッチＳＷ１はオフ）される「第１の状態」と、スイッチＳＷ１がオン（スイッチＳＷ０，ＳＷ２はオフ）される「第２の状態」とが交互に設けられ、かつ、「第１の状態」及び「第２の状態」の間には、ＳＷ０～ＳＷ２の各々がオフされるノンオーバラップ期間が設けられることが理解される。当該ノンオーバラップ期間は「第３の状態」に対応する。
　再び図１を参照して、スイッチＳＷ０，ＳＷ２がオン（スイッチＳＷ１はオフ）される第１の状態では、アナログ回路１００の出力電圧ＶＯＵＴが、ノードＮ１及びＮ２を経由して、駆動トランジスタ２０２Ａのゲートに伝達される。従って、駆動トランジスタ２０２Ａのソースと接続された出力端子１２の出力電圧ＶＯＵＴｔｓは、駆動トランジスタ２０２Ａのしきい値電圧Ｖｔを用いて、ＶＯＵＴｔｓ＝ＶＯＵＴ－Ｖｔと示される。理想的なネイティブＮＭＯＳトランジスタではＶｔ＝０であるので、このとき、ＶＯＵＴｔｓ＝ＶＯＵＴとすることができる。
　しかしながら、しきい値電圧に製造ばらつき（ΔＶｔ）が生じると、Ｖｔ＝０＋ΔＶｔ≠０となるので、ＶＯＵＴｔｓ＝ＶＯＵＴ－Ｖｔ（Ｖｔ＝ΔＶ）となって、しきい値電圧の影響による測定誤差が生じてしまう。一方で、第１の状態では、スイッチＳＷ０，ＳＷ２のオンにより、キャパシタ２０１が、ノードＮ４及びＮ２の間、即ち、駆動トランジスタ２０２Ａのゲート・ソース間に接続される。これにより、容量値Ｃｓを有するキャパシタ２０１は、このときにゲート及びソースの間の電圧差に応じた、Ｑｃ＝Ｖｔ・Ｃｓ（ΔＶ・Ｃｓ）の電荷を保持した状態となる。
　次に、スイッチＳＷ１がオン（ＳＷ０，ＳＷ２がオフ）される第２の状態では、駆動トランジスタ２０２Ａのゲートは、ノードＮ１（出力ノードＮｏ）及びノードＮ４（出力端子１２）から切り離される。一方で、キャパシタ２０１の負極側は、ノードＮ１（出力ノードＮｏ）と接続されて、アナログ回路１００の出力電圧ＶＯＵＴを伝達される。
　第１の状態及び第２の状態のそれぞれにおける出力端子１２の出力電圧をＶＯＵＴｔｓ（１）及びＶＯＵＴｔｓ（２）と表記するとともに、第１及び第２の状態のそれぞれにおけるキャパシタ２０１の蓄積電荷をＱｃ（１）及びＱｃ（２）と表記すると、第１の状態では、下記の式（８），（９）が成立するとともに、第２の状態では、下記の式（１０），（１１）が成立する。式（１０），（１１）中の電圧Ｖｘは、第２の状態において、ノードＮ１及びＮ４の両方と切り離された状態におけるノードＮ２の電圧、即ち、駆動トランジスタ２０２Ａのゲート電圧を示している。
　ＶＯＵＴｔｓ（１）＝ＶＯＵＴ－Ｖｔ　　…（８）
　Ｑｃ（１）＝Ｃｓ・（ＶＯＵＴ－ＶＯＵＴｔｓ（１））　　…（９）
　ＶＯＵＴｔｓ（２）＝Ｖｘ－Ｖｔ　　…（１０）
　Ｑｃ（２）＝Ｃｓ・（Ｖｘ－ＶＯＵＴ）　　…（１１）
　ここで、電荷保存則により、式（９）のＱｃ（１）と、式（１１）のＱｃ（２）とは等しいから、下記の式（１２）が成立する。
　ＶＯＵＴ－ＶＯＵＴｔｓ（１）＝Ｖｘ－ＶＯＵＴ　　…（１２）
　式（１２）をＶｘについて解くと、下記の式（１３）が得られる。
　Ｖｘ＝２・ＶＯＵＴ－ＶＯＵＴｔｓ（１）＝ＶＯＵＴ＋Ｖｔ　　…（１３）
　式（１３）を式（１０）に代入すると、式（１４）が得られる。
　ＶＯＵＴｔｓ（２）＝Ｖｘ－（Ｖｘ－ＶＯＵＴ）＝ＶＯＵＴ　　…（１４）
　従って、第２の状態での出力端子１２の出力電圧ＶＯＵＴｔｓ（２）は、駆動トランジスタ２０２Ａのしきい値電圧の影響が排除されて、アナログ回路１００の出力電圧ＶＯＵＴと同等となることが理解される。即ち、駆動トランジスタ２０２Ａとして配置されたネイティブＮＭＯＳトランジスタのしきい値電圧Ｖｔが、設計値であるＶｔ＊＝０からΔＶ変動して、Ｖｔ＝ΔＶとなっても、しきい値電圧の変動分を相殺して、出力電圧ＶＯＵＴと同等の電圧を、駆動トランジスタ２０２Ａのゲート、即ち、出力端子１２に発生することができる。
　言い換えると、アナログ電圧出力回路２００は、第１の状態では、ゲートに出力電圧ＶＯＵＴが入力されたときの駆動トランジスタ２０２Ａのゲート及びソースの電圧差（正又は負のいずれも可）をキャパシタ２０１に保持する。更に、第２の状態では、出力電圧ＶＯＵＴに対して、キャパシタ２０１に保持された電圧を加算した電圧をゲートに入力することで、ゲート電圧及びソース電圧が等しくなる様な駆動トランジスタ２０２Ａの動作状態を設定することができる。即ち、実施の形態１では、キャパシタ２０１及びスイッチＳＷ０～ＳＷ３によって「駆動トランジス制御回路」の一実施例を構成することができる。
　尚、図１のアナログ電圧出力回路において、ノードＮ１は「入力ノード」の一実施例に対応し、ノードＮ３は「内部ノード」の一実施例に対応し、出力端子１２は「第１の端子」の一実施例に対応する。又、スイッチＳＷ０、スイッチＳＷ１、及び、スイッチＳＷ２は、「第１のスイッチ」、「第２のスイッチ」、及び、「第３のスイッチ」の一実施例にそれぞれ対応する。
　以上説明した様に、実施の形態１に係る半導体装置１０Ａでは、アナログ電圧出力回路２００によって、試験時のみに用いられる駆動トランジスタ２０２Ａの電流によって、出力電圧ＶＯＵＴと同等の電圧を出力端子１２に出力することで、当該出力電圧ＶＯＵＴを外部から測定する試験モードを実現することができる。特に、スイッチＳＷ０～ＳＷ２及びキャパシタ２０１を用いた制御によって、駆動トランジスタ２０２Ａのしきい値電圧の影響が取り除かれた、出力電圧ＶＯＵＴとの誤差が小さい電圧を、駆動トランジスタ２０２Ａから高精度に出力することができる。
　ノンオーバラッピングクロックである制御信号φａ及びφｂを用いることで、以下の効果が生じる。まず、第１の状態及び第２の状態を繰り返し設けることにより、キャパシタ２０１に生じるリーク電流の影響を抑制して、出力端子１２の出力電圧を安定化することができる。更に、第１の状態及び第２の状態の間での遷移の際に、スイッチＳＷ０～ＳＷ２の全てをオフする第３の状態の期間（ノンオーバラップ期間）を設けることによって、第１の状態及び第２の期間のそれぞれでの電荷Ｑｃが、ノードＮ２から流出することなく保持される。これにより、電荷保存則を厳密化することで、出力電圧ＶＯＵＴ及び出力電圧ＶＯＵＴｔｓの差を抑制して高精度化を図ることができる。尚、クロック信号ＴＣＫの周波数は、キャパシタ２０１の充電に要する時間よりも、制御信号φａ，φｂの各Ｈレベル期間が長くなる様に考慮して定めることができる。
　更に、アナログ電圧出力回路２００の出力インピーダンスは、駆動トランジスタ２０２Ａの出力インピーダンスに相当し、通常、数十［ｋΩ］程度であるので、上述した、比較例に係るアナログ回路１００の出力段の抵抗素子Ｒｏの電気抵抗値（１００［ｋΩ］オーダ）と同等かそれよりも低い。このため、テスタ測定時に数［ｐＦ］程度の寄生容量が付加された際のＣＲ時定数は数十［ｎｓ］程度である。この結果、セトリング時間を１００［ｎｓ］オーダに短縮できるので、測定時の待ち時間は１［μｓ］以下に短縮できる。この結果、アナログ回路１００の出力電圧ＶＯＵＴ（アナログ電圧）の測定時間が、半導体装置の試験の全体所要時間に及ぼす影響を大幅に抑制することができる。
　この様に、実施の形態１に係る半導体装置１０Ａでは、ｎＡオーダに設計された極低消費電力のアナログ回路１００の出力電圧ＶＯＵＴを、駆動トランジスタ２０２Ａを有するアナログ電圧出力回路２００を用いて高速に、具体的には、ｎｓオーダのセトリング時間にて測定することができる。この際に、アナログ電圧出力回路２００は、駆動トランジスタ２０２Ａの素子ばらつき（しきい値電圧のばらつき）の影響を排除して、アナログ回路１００の出力電圧ＶＯＵＴと同等の出力電圧ＶＯＵＴｔｓを高精度に出力することができる。
　アナログ電圧出力回路２００は、半導体装置１０Ａの試験時において、上述の様に、入力端子１３にクロック信号ＴＣＬＫが入力されるとともに、出力端子１２にテスタが接続されることで動作する。一方で、半導体装置１０Ａの試験時以外（半導体装置１０Ａの通常動作時）には、出力端子１２が開放状態とされることより、駆動トランジスタ２０２Ａに電流が生じなくなるので、アナログ電圧出力回路２００は動作を停止する。この場合には、例えば、入力端子１３に対して基準電圧ＡＶＳＳ相当の電圧（接地電圧）が固定的に入力される。
　尚、アナログ電圧出力回路２００の駆動トランジスタは、ネイティブＮＭＯＳに限定されることはない。図４には、実施の形態１に係るアナログ電圧出力回路を備える半導体装置の構成の変形例を説明する回路図が示される。
　図４に示される様に、実施の形態１に係る半導体装置１０Ａにおいて、アナログ電圧出力回路２００の駆動トランジスタ２０２Ａ（図１）を、エンハンスメント型ＮＭＯＳトランジスタで構成された駆動トランジスタ２０２Ｂに置換することも可能である。
　エンハンスメント型ＮＭＯＳトランジスタのしきい値電圧Ｖｔについても、１［Ｖ］程度の設計値Ｖｔ＊と変動分ΔＶとの和（Ｖｔ＝Ｖｔ＊＋ΔＶｔ）で示される。従って、駆動トランジスタ２０２Ｂが適用されたアナログ電圧出力回路２００においても、図１で説明した、スイッチＳＷ０～ＳＷ２及びキャパシタ２０１の制御を適用することで、式（８）～式（１４）が同様に成立する。この結果、図１で説明したのと同様に、アナログ回路１００の出力電圧ＶＯＵＴを、半導体装置１０Ａの出力端子１２から、高精度に、かつ、高速に測定することができる。
　但し、エンハンスメント型ＮＭＯＳは、ネイティブＮＭＯＳトランジスタと比較すると、変動分ΔＶｔを含めてしきい値電圧Ｖｔの絶対値が大きくなるため、アナログ電圧出力回路２００中のキャパシタ２０１に保持される電荷量が多くなる。従って、キャパシタ２０１での当該電荷量の充電所要時間を考慮して、出力端子１２の出力電圧ＶＯＵＴｔｓの計測タイミングを遅くする必要がある。一方で、エンハンスメント型ＮＭＯＳは、ネイティブＮＭＯＳトランジスタと比較すると、駆動能力が高いという利点を有する。
　反対に、ネイティブＮＭＯＳトランジスタは、エンハンスメント型ＮＭＯＳトランジスタと比較するとしきい値電圧Ｖｔの絶対値が小さいため、上述したキャパシタ２０１での充電所要時間が短くなるので、測定の高速化に適している。一方で、駆動能力が低いので、低インピーダンス出力を要求されるような、アプリケーション及びテスタ等を用いることが難しいので、試験の自由度の面では不利になる。
　又、エンハンスメント型ＮＭＯＳ及びネイティブＮＭＯＳトランジスタの中間的なしきい値電圧を有する、所謂、低Ｖｔ－ＮＭＯＳトランジスタを、アナログ電圧出力回路２００の駆動トランジスタ２０２（２０２Ａ及び２０２Ｂを総称するもの）として用いることで、アナログ電圧出力回路２００の特性を中間的にすることも可能である。但し、低Ｖｔ－ＮＭＯＳは、製造時にマスク追加の必要があるので、アナログ電圧出力回路２００の他の回路で低Ｖｔ－ＮＭＯＳトランジスタが使用されない場合には、アナログ電圧出力回路２００の配置に起因して、コストアップが発生することが懸念される。
　又、図１から理解される様に、実施の形態１に係るアナログ電圧出力回路２００では、キャパシタ２０１は、正のゲート電圧、及び、負のゲート電圧の両方を保持することができる。従って、駆動トランジスタ２０２Ａ，２０２Ｂのしきい値電圧が正及び負のいずれであっても対応することができるので、デプレッション型のＮＭＯＳトランジスタによって、駆動トランジスタ２０２を構成することも可能である。
　又、電源ノードＮＰ２の電源電圧ＡＶＤＤ２を高く設定することで（ＡＶＤＤ２＞ＡＶＤＤ１）、出力端子１２にテスタ等が接続された状態において、出力電圧ＶＯＵＴ相当の電圧を発生するために駆動トランジスタ２０２Ａ，２０２Ｂが供給する電流量が低減される。これにより、アナログ電圧出力回路２００の消費電力を削減することができる。
　この様に、実施の形態１に係るアナログ電圧出力回路２００では、駆動トランジスタ２０２のしきい値電圧が正及び負のいずれであっても、半導体装置１０Ａにおいて、アナログ回路１００の出力電圧ＶＯＵＴと、第２の状態における出力端子１２の出力電圧ＶＯＵＴｔｓとを同等として、高速、かつ、高精度な電圧測定を実現することができる。
　実施の形態１の変形例．
　実施の形態１の構成では、アナログ電圧出力回路２００において、キャパシタ２０１は、アナログ回路１００の出力段の電流Ｉｏ（枝電流）によって充電される。厳密には、駆動トランジスタのゲート容量も、キャパシタ２０１と並列に充電される。
　この際に、極低消費電力のアナログ回路１００の出力段の電流がｎＡオーダであることを考慮すると、キャパシタ２０１の充電に時間を要することが懸念される。例えば、駆動トランジスタ２０２による充電電流Ｉ＝１０［ｎＡ］、出力電圧ＶＯＵＴ＝１［Ｖ］、かつ、キャパシタ２０１の容量及び駆動トランジスタ２０２のゲート容量の和をＣｓｕｍ＝１０［ｐＦ］とすると、Ｃｓｕｍ・ＶＯＵＴ＝Ｉ・ｔを解いた、ｔ＝１［ｍｓ］程度が、出力端子１２に接続されたテスタによる測定を開始するまでの準備時間として必要となってしまう。
　図５は、実施の形態１の変形例に係るアナログ電圧出力回路を備える半導体装置の構成例を説明する回路図である。
　図５に示される様に、実施の形態１の変形例に係る半導体装置１０Ｂは、実施の形態１に係る半導体装置１０Ａと比較して、アナログ電圧出力回路２００に代えて、アナログ電圧出力回路２１０を備える点で異なる。アナログ電圧出力回路２１０は、図１のアナログ電圧出力回路２００に加えて、レプリカ回路３００を更に備える点で異なる。又、図５では、駆動トランジスタ２０２Ａ（図１）及び２０２Ｂ（図４）を包括して、駆動トランジスタ２０２と表記している。
　レプリカ回路３００は、アナログ電圧出力回路２００のノードＮ１と、アナログ回路１００との間に接続されて、キャパシタ２０１及び駆動トランジスタ２０２のゲートを高速に充電するために動作する。
　レプリカ回路３００は、Ｐ型のトランジスタＭＰ５と、スイッチＳＷ３ａ，ＳＷ３ｂ，ＳＷ４ａ，ＳＷ４ｂと、抵抗素子Ｒ５と、ダイオードＤ５とを有する。トランジスタＭＰ５は、電源ノードＮＰ１及びノードＮ５の間に接続される。トランジスタＭＰ５は、アナログ回路１００の出力段のトランジスタＭＰ３のＫ倍（Ｋ＞１）のトランジスタサイズを有する。例えば、トランジスタＭＰ５は、トランジスタＭＰ３と同等のトランジスタサイズを有するＰＭＯＳトランジスタを、Ｋ個（Ｋ：２以上の整数）並列接続することによって構成できる。
　抵抗素子Ｒ５及びダイオードＤ５は、ノードＮ５及び基準電圧ノードＮＧの間に直列接続される。ダイオードＤ５のカソードは、基準電圧ノードＮＧと電気的に接続される。
　ダイオードＤ５は、アナログ回路１００の出力段のダイオードＤ３と同等のダイオードをＫ個並列接続する様に構成される。反対に、抵抗素子Ｒ５の電気抵抗値は、アナログ回路１００の出力段の抵抗素子Ｒｏの電気抵抗値（１／Ｋ）倍に設定される。
　トランジスタＭＰ５のゲートは、スイッチＳＷ３ａを介して、アナログ回路１００のノードＮｓ１と接続されるとともに、スイッチＳＷ３ｂを介して、電源ノードＮＰ１と接続される。スイッチＳＷ４ａは、ノードＮ５と、ノードＮ１との間に接続される。スイッチＳＷ４ｂは、アナログ回路１００の出力ノードＮｏと、ノードＮ１との間に接続される。
　スイッチＳＷ３ａ，ＳＷ４ａは、制御信号ＳＬ１に応じてオンオフされる。スイッチＳＷ３ｂ，ＳＷ４ｂは、制御信号ＳＬ１を反転した制御信号ＳＬ２に応じてオンオフされる。従って、スイッチＳＷ３ａ，ＳＷ４ａのオン時には、スイッチＳＷ３ｂ，ＳＷ４ｂはオフされる。反対に、スイッチＳＷ３ｂ，ＳＷ４ｂのオン時には、スイッチＳＷ３ａ，ＳＷ４ａはオフされる。
　図６には、アナログ電圧出力回路２１０の動作を説明するためのタイミングチャートが示される。
　図６に示される様に、制御信号φａ，φｂの波形は、実施の形態１（図２）と同様である。レプリカ回路３００の制御信号ＳＬ１は、試験開始時から予め定められた時間が経過する時刻ｔｘまでは、Ｈレベル（電源電圧ＡＶＤＤ１）に設定される一方で、時刻ｔｘ以降では、Ｌレベル（基準電圧ＡＶＳＳ）に設定される。反対に、制御信号ＳＬ２は、時刻ｔｘまでは、Ｌレベル（基準電圧ＡＶＳＳ）に設定される一方で、時刻ｔｘ以降では、Ｈレベル（電源電圧ＡＶＤＤ１）に設定される。
　例えば、半導体装置１０Ａの試験開始時に入力されるトリガ信号と、図示しないタイマとを用いて、制御信号ＳＬ１，ＳＬ２を生成することができる。
　再び、図５を参照して、レプリカ回路３００は、制御信号ＳＬ１＝Ｈレベル、かつ、制御信号ＳＬ２＝Ｌレベルに設定された期間では、スイッチＳＷ３ａ，ＳＷ４ａがオンされ、スイッチＳＷ３ｂ，ＳＷ４ｂがオフされることで動作する。この状態では、トランジスタＭＰ５のゲートが、トランジスタＭＰ１～ＭＰ３と共通にノードＮｓ１と接続され、ノードＮ５（即ち、トランジスタＭＰ５のドレイン）が、ノードＮ１と接続される。
　これにより、レプリカ回路３００は、動作時において、アナログ回路１００の出力段の電流ＩｏのＫ倍のレプリカ電流Ｉｒｐを、ノードＮ５に生じさせる。更に、抵抗素子Ｒ５の電気抵抗値が、抵抗素子Ｒｏの電気抵抗値の（１／Ｋ）倍であるので、ノードＮ５に出力されるレプリカ電圧Ｖｒｐは、式（７）と同様に、式（１５）で示される。
　Ｖｒｐ＝Ｖｄ５＋Ｋ・Ｉｃ・Ｒ５
　　　　＝Ｖｄ５＋（Ｒｏ／Ｋ）・（Ｋ・ＶＴ・ｌｎ（Ｍ）／Ｒ１）
　　　　＝Ｖｄ５＋ＶＴ・（Ｒｏ／Ｒ１）・ｌｎ（Ｍ）　　…（１５）
　式（１５）中において、ダイオードＤ５の順方向電圧Ｖｄ５は、ダイオードＤ５がダイオードＤ３の並列接続によって構成されることから、式（７）中の順方向電圧Ｖｄ３と同等である。
　従って、式（１５）及び式（７）の対比から、レプリカ電圧Ｖｒｐは、アナログ回路１００の出力電圧ＶＯＵＴと同等にできることが理解できる。実際には、素子ばらつきのよって、出力電圧ＶＯＵＴ及びレプリカ電圧Ｖｒｐの間には、５０～１００［ｍｖ］程度の電圧差が生じるが、後述する様に、出力電圧ＶＯＵＴ及びレプリカ電圧Ｖｒｐの間に、ある程度の電圧差は許容される。
　実施の形態１の変形例に係るアナログ電圧出力回路２１０では、スイッチＳＷ４ａのオンによってノードＮ５がノードＮ１と接続されることにより、キャパシタ２０１は、アナログ回路１００の出力段の電流Ｉ０のＫ倍のレプリカ電流Ｉｒｐによって充電される。
　これにより、電流Ｉ０によって上記容量Ｃを充電する場合と比較すると、充電に要する時間を（１／Ｋ）に短縮することができる。例えば、上記の様に、電流Ｉ０での充電に１［ｍｓ］を要する条件下で、Ｋ＝１００に設計すると、上述の容量Ｃｓｕｍを１０［μｓ］で充電することができる。
　次に、レプリカ回路３００は、制御信号ＳＬ１＝Ｌレベル、かつ、制御信号ＳＬ２＝Ｈレベルに設定された期間では、スイッチＳＷ３ｂ，ＳＷ４ｂがオンされ、スイッチＳＷ３ａ，ＳＷ４ａがオフされることで、動作を停止する。この停止時には、トランジスタＭＰ５のゲートが電源ノードＮＰ１（電源電圧ＡＶＤＤ１）と接続されるので、トランジスタＭＰ５はオフされて、レプリカ電流Ｉｒｐはゼロになる（Ｉｒｐ＝０）。更に、ノードＮ５はノードＮ１から切り離されて、ノードＮ１は、アナログ回路１００の出力ノードＮｏと接続される。即ち、レプリカ回路３００がアナログ回路１００及びアナログ電圧出力回路２００から切り離されて、実施の形態１（図１）でのアナログ回路１００及びアナログ電圧出力回路２００の接続関係が再現される。
　これにより、レプリカ回路３００が動作を停止すると（Ｉｒｐ＝０）、アナログ電圧出力回路２１０は、実施の形態１（図１）と同様に、出力端子１２から、アナログ回路１００の出力電圧ＶＯＵＴと同等の電圧（出力電圧ＶＯＵＴｔｓ）を出力することができる。
　再び図６を参照して、実施の形態１に係る変形例では、レプリカ回路３００が動作する下で、アナログ電圧出力回路２００が実施の形態１と同様に動作する期間（時刻ｔｘ以前）の後に、レプリカ回路３００が停止状態の下で、アナログ電圧出力回路２００が実施の形態１と同様に動作する期間（時刻ｔｘ以降）が設けられる。
　従って、時刻ｔｘにおいて、アナログ電圧出力回路２００のキャパシタ２０１は、レプリカ電流Ｉｒｐによってレプリカ電圧Ｖｒｐまで充電された状態となる。時刻ｔｘにおいて、レプリカ回路３００がアナログ回路１００及びアナログ電圧出力回路２００から切り離されると、アナログ回路１００は、当該時点でのキャパシタ２０１の電圧と、出力電圧ＶＯＵＴとの電圧差を、出力段の電流Ｉｏによって、充電又は放電する様に動作することができる。そして、キャパシタ２０１の電圧が出力電圧ＶＯＵＴと同等となると、実施の形態１と同様に、出力電圧ＶＯＵＴと同等の出力電圧ＶＯＵＴｔｓを、高精度に出力端子１２に生成することができる。
　時刻ｔｘにおける上記電圧差は、上述の様に素子ばらつきに起因するものであり、最大でも１００［ｍｖ］程度であることが想定される。従って、実施の形態１において、出力段の電流Ｉｏでキャパシタ２０１を０［Ｖ］からＶＯＵＴ（例えば、１．０［Ｖ］）まで充電するのに比較して、当該電圧差の充放電は短時間（例えば、１００［ｍＶ］／１「Ｖ］＝０．１倍）で完了することができる。
　この様に、実施の形態１の変形例に係るアナログ電圧出力回路によれば、アナログ電圧出力回路が動作を開始してから、アナログ回路１００の出力電圧ＶＯＵＴと同等の出力電圧ＶＯＵＴｔｓが、高精度に出力端子１２に生成されるまでの所要時間、即ち、出力端子１２にテスタを接続するまでの準備時間を短縮することができる。これにより、実施の形態１での効果に加えて、電圧測定を更に高速化することができる。
　例えば、実施の形態１の変形例の冒頭で例示した様に、キャパシタ２０１を０［Ｖ］から出力電圧ＶＯＵＴ＝１［Ｖ］まで充電するのに１［ｍｓ］程度を要していたのに対して、上述の電圧差（最大で１００［ｍｖ］）の充放電の所要時間（１００［μｓ］）、及び、レプリカ回路３００による充電時間（上述の様に、１０［μｓ］）の和、即ち、約（１／１０）まで、出力端子１２に接続されたテスタによる測定を開始するまでの準備時間を短縮することができる。
　実施の形態２．
　実施の形態２では、クロック信号を用いずに動作可能なアナログ電圧出力回路の構成を説明する。
　図７には、実施の形態２に係るアナログ電圧出力回路を備える半導体装置の構成例を説明する回路図が示される。
　図７に示される様に、実施の形態２に係る半導体装置１０Ｃは、実施の形態１と同様のアナログ回路１００と、アナログ回路１００の出力電圧ＶＯＵＴ（アナログ電圧）を、半導体装置１０Ｃの外部から測定するためのアナログ電圧出力回路２５０とを備える。即ち、実施の形態２に係る半導体装置１０Ｃは、アナログ電圧出力回路２００（図１）に代えて、アナログ電圧出力回路２５０を備える点で異なる。
　アナログ電圧出力回路２５０は、アナログ電圧出力回路２００と同様に、出力端子１２及び入力端子１３と、アナログ回路１００との間に配置される。実施の形態２では、入力端子１３には、半導体装置１０Ｃの外部から、例えば、図示しない試験用回路からの試験用アナログ電圧が、テスト電圧ＶＩＮｔｓとして入力される。テスト電圧ＶＩＮｔｓは、アナログ回路１００の出力電圧ＶＯＵＴの設計値と同等に決定される。
　入力端子１３は、ノードＮ１と接続される。出力端子１２は、実施の形態１と同様に、ノードＮ４、即ち、駆動トランジスタ２０２Ａのソースと接続される。
　アナログ電圧出力回路２５０は、ネイティブＮＭＯＳトランジスタによって構成される駆動トランジスタ２０２Ａと、可変抵抗回路２０５と備える。駆動トランジスタ２０２Ａは、電源ノードＮＰ２と接続されるドレインと、出力端子１２と接続されるノードＮ４に接続されたソースと、ノードＮ１に接続されるゲートとを有する。実施の形態２では、駆動トランジスタ２０２Ａのゲートは、アナログ回路１００の出力ノードＮｏ、及び、入力端子１３と接続される。
　可変抵抗回路２０５は、ノードＮ４及び基準電圧ノードＮＧの間に接続された複数の抵抗素子Ｒ１０～Ｒ１２と、ノードＮ４及び基準電圧ノードＮＧの間の電気抵抗値Ｒｓを調整するための制御スイッチＳＷ１０～ＳＷ１２とを有する。制御スイッチＳＷ１０～ＳＷ１２のオンオフは、制御信号ＳＬ１０～ＳＬ１２によってそれぞれ制御される。制御信号ＳＬ１０～ＳＬ１２は、図示しない経路により、半導体装置１０Ｃの外部から入力することができる。例えば、テスト電圧ＶＩＮｔｓを発生する試験用回路（図示せず）によって、制御信号ＳＬ１０～ＳＬ１２は設定される。
　例えば、抵抗素子Ｒ１０～Ｒ１２の電気抵抗値が同等である場合には（Ｒ１０＝Ｒ１１＝Ｒ１２＝Ｒ）、制御スイッチＳＷ１０～ＳＷ１２のオンオフの組み合わせ（スイッチングパターン）によって、Ｒｓ＝Ｒ（ＳＷ１０オン）、Ｒｓ＝２Ｒ（ＳＷ１１オン）、及び、Ｒｓ＝３Ｒ（ＳＷ１２オン）の３段階に設定できる。この様に、複数の制御スイッチＳＷ１０～ＳＷ１２によって、複数の抵抗素子Ｒ１０～Ｒ１２と基準電圧ノードＮＧとの間の接続態様を切替えることで、電気抵抗値Ｒｓが調整される。
　更に、制御スイッチＳＷ１０～ＳＷ１２の全てをオフすることで、Ｒｓ＝∞にも設定することができる。即ち、制御スイッチＳＷ１０～ＳＷ１２のスイッチングパターンのうちの１つにおいて、駆動トランジスタ２０２のソースと、基準電圧ノードＮＧとは、電気的に切り離される。
　図８には、アナログ電圧出力回路２５０の動作を説明する概念的な波形図が示される。
　図８に示される様に、アナログ電圧出力回路２５０は、時刻ｔａまでの期間では、入力端子１３にテスト電圧ＶＩＮｔｓが入力された「第１の状態」で動作する。即ち、第１の状態では、駆動トランジスタ２０２Ａのゲート電圧は、テスト電圧ＶＩＮｔｓと同等となる。
　アナログ電圧出力回路２００は、第１の状態では、制御信号ＳＬ１０～ＳＬ１２による可変抵抗回路２０５の電気抵抗値Ｒｓの調整を伴って、出力端子１２の出力電圧ＶＯＵＴｔｓを測定し、ＶＩＮｔｓ＝ＶＯＵＴｔｓとなる電気抵抗値Ｒｓ（制御信号ＳＬ１０～ＳＬ１２の組み合わせ）を探索する。
　一方で、上記探索による電気抵抗値Ｒｓの調整が終了すると、時刻ｔａ以降では、入力端子１３は開放状態とされる。これにより、アナログ電圧出力回路２５０は、駆動トランジスタ２０２Ａのゲート電圧が、アナログ回路１００の出力電圧ＶＯＵＴと同等となる「第２の状態」で動作する。
　再び、図７を参照して、アナログ電圧出力回路２５０の第１の状態での動作を説明する。
　駆動トランジスタ２０２Ａのしきい値電圧Ｖｔは、実施の形態１と同様に、０［Ｖ］の設計値Ｖｔ＊と変動分ΔＶとの和（Ｖｔ＝Ｖｔ＊＋ΔＶｔ）で示される。第１の状態では、駆動トランジスタ２０２Ａのゲート・ソース間電圧Ｖｇｓ、しきい値電圧Ｖｔ、及び、ドレイン電流Ｉｄｓの間には、下記の式（１６）が成立することが知られている。
　Ｉｄｓ＝（β／２）・（Ｖｇｓ－Ｖｔ）2　…（１６）
　尚、式（１６）中の利得係数βは、下記の式（１７）に示されるように、表面平均移動度μ、チャネル長Ｌ，チャネル幅Ｗ、及び、単位面積当たりのゲート容量Ｃｏｘによって決まる素子定数である。
　β＝（Ｗ／Ｌ）・μ・Ｃｏｘ　　…（１７）
　式（１５）を変形すると、下記の式（１８）が得られる。
　Ｖｇｓ＝√（２・Ｉｄｓ／β）＋Ｖｔ　　…（１８）
　式（１８）の左辺第１項は、ゲート・ソース間電圧Ｖｇｓと、しきい値電圧Ｖｔとの差電圧を示しており、当該差電圧は、ドレイン電流Ｉｄｓに依存して変化することが理解される。ここで、図７のアナログ電圧出力回路２５０では、可変抵抗回路２０５の電気抵抗値Ｒｓを変化させることで、ドレイン電流Ｉｄｓを変えることができる。
　アナログ電圧出力回路２５０は、第１の状態では、Ｖｇｓ＝ＶＩＮｔｓ－ＶＯＵＴｔｓである。従って、テスト電圧ＶＩＮｔｓを固定した下で、制御スイッチＳＷ１０～ＳＷ１２のスイッチングパターンに応じて電気抵抗値Ｒｓを調整することでドレイン電流Ｉｄｓを変化させながら、出力電圧ＶＯＵＴｔｓを測定する。そして、ＶＯＵｔｓ＝ＶＩＮｔｓとなったドレイン電流Ｉｄｓが流れている状態に、可変抵抗回路２０５の電気抵抗値Ｒｓを固定する。これにより、式（１７）中において、変動分ΔＶｔを含む、駆動トランジスタ２０２Ａの実際のしきい値電圧Ｖｔを相殺する差電圧を生じさせるドレイン電流Ｉｄｓ、即ち、駆動トランジスタ２０２ＡにおいてＶｇｓ＝０となるときのドレイン電流Ｉｄｓを発生させるための電気抵抗値Ｒｓがメモリされた状態となる。尚、ΔＶｔ＝０で、駆動トランジスタ２０２Ａのしきい値電圧Ｖｔ＝０の場合には、Ｉｄｓ＝０、即ち、制御スイッチＳＷ１０～ＳＷ１２の全てがオフ（Ｒｓ＝∞）された状態がメモリされることになる。
　上記の様な電気抵抗値Ｒｓによるドレイン電流Ｉｄｓの調整により、アナログ電圧出力回路２５０では、ゲート電圧及びソース電圧が等しくなる様な駆動トランジスタ２０２Ａの動作状態が設定されることになる。即ち、実施の形態２では、可変抵抗回路２０５によって「駆動トランジス制御回路」の一実施例を構成することができる。又、実施の形態２において、入力端子１３は「第２の端子」の一実施例に対応する。
　アナログ電圧出力回路２５０は、第１の状態でのドレイン電流Ｉｄｓが維持されたままで、入力端子１３を開放状態にすることで第２の状態に移行する。これにより、第２の状態では、駆動トランジスタ２０２Ａのゲートに、アナログ回路１００の出力電圧ＶＯＵＴが入力されるので、駆動トランジスタ２０２Ａのソースには、ゲートと同電圧（Ｖｇｓ＝０）が出力される。これにより、出力端子１２の出力電圧ＶＯＵＴｔｓは、駆動トランジスタ２０２Ａ（ネイティブＮＭＯＳトランジスタ）のしきい値電圧のばらつきΔＶｔの影響を排除して、出力電圧ＶＯＵＴと同等となる。
　言い換えると、可変抵抗回路２０５によって差電圧（Ｖｇｓ－Ｖｔ）がゼロとなる様にドレイン電流Ｉｄｓを調整することで、駆動トランジスタ２０２Ａのしきい値電圧の影響を取り除いて、ゲート電圧及びソース電圧が等しくなる様な駆動トランジスタ２０２Ａの動作状態を設定することができる。この結果、実施の形態２に係るアナログ電圧出力回路２５０によっても、駆動トランジスタ２０２Ａの電流によって、出力電圧ＶＯＵＴと同等の電圧を出力端子１２に出力することができる。
　尚、しきい値電圧のばらつきは、一般的には正規分布に従うことが知られているが、通常、ネイティブＮＭＯＳトランジスタでは、負のばらつきを考慮する必要はない。又、ネイティブＮＭＯＳトランジスタでは、構造的に、バックゲート電圧には、基板電位である、基準電圧ＡＶＳＳ（接地電圧）が供給される。そして、出力電圧ＶＯＵＴに対応してソース電圧が１［Ｖ］程度になることを考慮すると、基板バイアス効果の影響を受けて、１００［ｍＶ］程度が、等価的にしきい値電圧Ｖｔに加算されることなる。従って、一般的には、ネイティブＮＭＯＳトランジスタのしきい値電圧の素子ばらつきΔＶｔが数十［ｍＶ］程度であることを考えると、基板バイアス効果を含んだ、ネイティブＮＭＯＳトランジスタのしきい値電圧Ｖｔ（Ｖｔ＝０＋ΔＶｔ）は、Ｖｔ＞０の範囲内の分布となる。
　このため、図７では、ドレイン電流Ｉｄｓは、向きが固定された下で調整されるが、正のしきい値電圧Ｖｔ（Ｖｔ＞０）に対応して、Ｖｇｓ＝０となるドレイン電流Ｉｄｓを見つけ出すことで、駆動トランジスタ２０２Ａのしきい値電圧の影響を排除して、高精度に出力電圧ＶＯＵＴｔｓを生成することができる。
　尚、アナログ電圧出力回路２５０は、半導体装置１０Ｃの試験時以外（半導体装置１０Ｃの通常動作時）には、出力端子１２及び入力端子１３が開放状態とされるとともに、制御スイッチＳＷ１０～ＳＷ１２の全てがオフされた状態、即ち、可変抵抗回路２０５がノードＮ４と基準電圧ノードＮＧとの間の電流経路を遮断する状態に維持されることで停止する。これにより、アナログ電圧出力回路２５０の停止状態における消費電流が生じない様にすることができる。
　この様に、実施の形態２に係る半導体装置１０Ｃによっても、ｎＡオーダに設計された極低消費電力のアナログ回路１００の出力電圧ＶＯＵＴを、駆動トランジスタ２０２Ａを有するアナログ電圧出力回路２５０を用いて高速に測定することができる。この際に、アナログ電圧出力回路２００は、駆動トランジスタ２０２Ａの素子ばらつき（しきい値電圧のばらつき）の影響を排除して、アナログ回路１００の出力電圧ＶＯＵＴと同等の出力電圧ＶＯＵＴｔｓを高精度に出力することができる。又、クロック信号を用いずに電圧測定が実行できるので、クロック信号に起因するノイズが測定誤差となることを防止できる。又、実施の形態２においても、又、電源ノードＮＰ２の電源電圧ＡＶＤＤ２を高く設定することで（ＡＶＤＤ２＞ＡＶＤＤ１）、アナログ電圧出力回路２５０の消費電力を削減することができる。
　尚、実施の形態２のアナログ電圧出力回路２５０では、ネイティブＮＭＯＳトランジスタの駆動トランジスタ２０２Ａに代えて、エンハンスメント型のＮＭＯＳトランジスタ（Ｖｔ＞０）を適用することも可能であるが、Ｖｔ＜０のデプレッション型ＮＭＯＳトランジスタの適用は困難である。
　実施の形態２の変形例．
　図９は、実施の形態２の変形例に係るアナログ電圧出力回路を備える半導体装置の構成例を説明する回路図である。
　図９に示される様に、実施の形態２の変形例に係る半導体装置１０Ｄは、実施の形態２に係る半導体装置１０Ｃと比較して、アナログ電圧出力回路２５０に代えて、アナログ電圧出力回路２６０を備える点で異なる。アナログ電圧出力回路２６０は、図７のアナログ電圧出力回路２５０に加えて、図５と同様のレプリカ回路３００を更に備える点で異なる。
　レプリカ回路３００の構成及び動作は、図５と同様であるので説明は繰り返さない。従って、レプリカ回路３００は、制御信号ＳＬ１がＨレベル（ＡＶＤＤ１）に設定される期間では、アナログ回路１００の出力段の電流ＩｏのＫ倍のレプリカ電流Ｉｒｐによって、ノードＮ１、即ち、駆動トランジスタ２０２Ａのゲート容量を、出力電圧ＶＯＵＴと同等のレプリカ電圧Ｖｒｐまで充電する様に動作する。更に、レプリカ回路３００は、制御信号ＳＬ２がＨレベル（ＡＶＤＤ１）に設定される期間では、アナログ回路１００及びアナログ電圧出力回路２５０から切り離されて、動作を停止する。
　図１０には、図９に示されたアナログ電圧出力回路２５０の動作を説明する概念的な波形図が示される。
　図１０に示される様に、時刻ｔｓから、図８で説明したアナログ電圧出力回路２５０の動作が開始される。時刻ｔｓまでの間に、レプリカ回路３００の制御信号ＳＬ１がＨレベル（ＡＶＤＤ１）に設定される期間が設けられる。
　これにより、アナログ電圧出力回路２５０が実施の形態２で説明した動作を開始する時点（時刻ｔｓ）において、ノードＮ１の電圧、即ち、駆動トランジスタ２０２Ａのゲート電圧は、出力電圧ＶＯＵＴ、即ち、入力端子１３から入力されるテスト電圧ＶＩＮｔｓと近い電圧レベルまで上昇している。
　時刻ｔｓ以降では、制御信号ＳＬ２がＨレベル（ＡＶＤＤ１）に設定されて、制御信号ＳＬ１はＬレベル（ＡＧＮＤ）に設定されるので、レプリカ回路３００がアナログ回路１００及びアナログ電圧出力回路２５０から切り離されることにより、実施の形態２と同様のアナログ電圧出力回路２５０によるアナログ回路１００の出力電圧ＶＯＵＴの測定が実行される。
　この様に、実施の形態２の変形例に係るアナログ電圧出力回路によれば、時刻ｔｓを起点とした、駆動トランジスタ２０２Ａのゲート充電の所要時間が短縮されることにより、アナログ電圧出力回路２５０による出力電圧ＶＯＵＴの測定に要する時間を短縮することが可能となる。即ち、実施の形態２での効果に加えて、電圧測定を更に高速化することができる。
　尚、実施の形態１及び２，並びに、それらの変形例に係るアナログ電圧出力回路２００，２１０，２５０，２６０による測定対象となるアナログ回路１００は、例示されたバンドギャップリファレンスに限定されることなく、アナログ電圧を出力電圧とする任意の回路とすることができる。即ち、本実施の形態に係るアナログ電圧出力回路は、アナログ回路を備える任意の半導体装置に搭載可能であり、当該半導体装置の外部から当該アナログ回路の出力電圧を測定するＤＦＴに適宜用いることが可能である。
　実施の形態３．
　実施の形態１及び２では、アナログ回路に対してアナログ電圧出力回路を１対１で配置する構成例を説明したが、実施の形態３では、１個のアナログ電圧出力回路を効率的に共有して、複数個のアナログ回路からのアナログ電圧を測定するための構成を説明する。
　図１１は、実施の形態３に係るアナログ電圧出力回路２５０Ｘを備える半導体装置１０Ｅの構成例を説明する回路図である。
　図１１に示される様に、実施の形態３に係る半導体装置１０Ｅは、複数のアナログ回路１００Ｈ，１００Ｌと、選択スイッチＳＷＨ，ＳＷＬと、アナログ電圧出力回路２５０Ｘとを備える。
　アナログ回路１００Ｈの出力ノードＮｏＨには、出力電圧ＶＯＵＴＨが生成される一方で、アナログ回路１００Ｌの出力ノードＮｏＬには、出力電圧ＶＯＵＬＬが生成される（ＶＯＵＴＨ＞ＶＯＵＴＬ）。以下では、ＶＯＵＴＨ＝２．４［Ｖ］、ＶＯＵＴＬ＝１．２［Ｖ］の例を説明する。又、以下では、電圧比（ＶＯＵＴＨ／ＶＯＵＴＬ）＝Ｋｖと表記する。
　アナログ回路１００Ｈ，１００Ｌの構成は、アナログ回路１００と同様に任意であるが、例えば、図１等で例示したアナログ回路１００の構成と同様とすることができる。図１と同様の構成において、ダイオードＤ１～Ｄ３による電流量を、アナログ回路１００Ｈ及び１００Ｌの間でＫｖ：１（例えば、２：１）とすることで、上述した出力電圧ＶＯＵＴ，ＶＯＵＴＬを生成することができる。
　アナログ電圧出力回路２５０Ｘは、図５のアナログ電圧出力回路２００の構成に加えて、可変抵抗回路２０６を更に含む。図１１の構成では、可変抵抗回路２０５及び２０６は、駆動トランジスタ２０２Ａのソースに対して直列接続されており、可変抵抗回路２０５は「第１の可変抵抗回路」の一実施例に対応し、可変抵抗回路２０６は「第２の可変抵抗回路」の一実施例に対応する。
　選択スイッチＳＷＨは、アナログ回路１００Ｈの出力ノードＮｏＨと、アナログ電圧出力回路２５０ＸのノードＮ１との間に接続される。又、選択スイッチＳＷＬは、アナログ回路１００Ｌの出力ノードＮｏＬと、アナログ電圧出力回路２５０ＸのノードＮ１との間に接続される。選択スイッチＳＷＨは、制御信号ＳＬｈに応じてオンオフされ、選択スイッチＳＷＬは、制御信号ＳＬｌに応じてオンオフされる。
　アナログ電圧出力回路２５０Ｘでは、可変抵抗回路２０５の抵抗素子Ｒ１０～Ｒ１２はノードＮ４及びノードＮｘの間に直列接続されており、制御信号ＳＷ１０～ＳＷ１２に応じた制御スイッチＳＷ１０～ＳＷ１２のオンオフの組み合わせによって、ノードＮ４及びノードＮｘの間の電気抵抗値Ｒｓが可変に設定される。
　可変抵抗回路２０６は、ノードＮｘ及び基準電圧ノードＮＧの間に直列接続された抵抗素子Ｒ２０，Ｒ２１と、ノードＮｘ及び基準電圧ノードＮＧの間の電気抵抗値Ｒｘを調整するための制御スイッチＳＷ２０とを有する。制御スイッチＳＷ２０のオンオフは、選択スイッチＳＷＬと共通の制御信号ＳＬｌによって制御される。
　尚、図１１で追加された、制御信号ＳＬｈ及びＳＬｌについても、図示しない経路により、半導体装置１０Ｅの外部から入力することができる。例えば、テスト電圧ＶＩＮｔｓを発生する試験用回路（図示せず）によって、制御信号ＳＬｈ，ＳＬｌは設定される。
　抵抗素子Ｒ２０，Ｒ２１の電気抵抗値は、制御スイッチＳＷ２０のオフ時における電気抵抗値Ｒｘと、制御スイッチＳＷ２０のオフ時における電気抵抗値Ｒｘとの比が、Ｋｖ：１になる様に決定される。例えば、Ｋｖ＝２のときには、抵抗素子Ｒ２０及びＲ２１は同等の電気抵抗値を有する様に決定される。
　可変抵抗回路２０５の電気抵抗値Ｒｓは、選択スイッチＳＷＬ，ＳＷＨの一方がオンされた状態において、図５と同様に、ＶＩＮｔｓ＝ＶＯＵＴｔｓとなる様に調整される。又、可変抵抗回路２０５の電気抵抗値Ｒｘは、可変抵抗回路２０５の電気抵抗値Ｒｓよりも非常に大きな値に設定される（Ｒｘ＞＞Ｒｓ）。即ち、可変抵抗回路２０５の電気抵抗値Ｒｓは「第１の電気抵抗値」に対応し、可変抵抗回路２０６の電気抵抗値Ｒｘは「第２の電気抵抗値」に対応する。
　次にアナログ電圧出力回路２５０Ｘの動作について、詳細に説明する。
　まず、選択スイッチＳＷＨがオンされる一方で、選択スイッチＳＷＬがオフされる状態として、アナログ回路１００Ｈの出力電圧ＶＯＵＴＨが、アナログ電圧出力回路２５０Ｘに伝達される。この状態では、選択スイッチＳＷＨのオンと連動して、制御スイッチＳＷ２０がオフされる。これにより、Ｒｘ＝Ｒｘ（ＯＮ）＝Ｒ２０＋Ｒ２１となる。
　この状態で、入力端子１３にテスト電圧ＶＩＮｔｓ（ＶＯＵＴＨと同等の電圧値）が入力された「第１の状態」において、ＶＩＮｔｓ＝ＶＯＵＴｔｓとなる様な、制御スイッチＳＷ１０～ＳＷ１２のスイッチングパターン、即ち、可変抵抗回路２０５の電気抵抗値Ｒｓが探索される。
　実施の形態２で説明した様に、上述の電気抵抗値Ｒｓの調整後に入力端子１３（ＶＩＮｔｓ）を開放状態とすることで「第２の状態」が形成されて、出力端子１２には、ＶＯＵＴｔｓ＝ＶＯＵＴＨを得ることができる。これにより、アナログ回路１００Ｈの出力電圧ＶＯＵＴＨを測定することができる。
　次に、アナログ回路１００Ｌの出力電圧ＶＯＵＴＬを測定するために、選択スイッチＳＷＬがオンされる一方で、選択スイッチＳＷＨがオフされる。これにより、出力電圧ＶＯＵＴＬ（ＶＯＵＴＬ＝ＶＯＵＴＨ／Ｋｖ）が、アナログ電圧出力回路２５０ＸのノードＮ１に伝達される。この状態では、選択スイッチＳＷＬのオンと連動して、制御スイッチＳＷ２０がオンされる。これにより、Ｒｘ＝Ｒｘ（ＯＦＦ）＝Ｒ２０＝Ｒｘ（ＯＮ）／Ｋｖとなる。
　従って、駆動トランジスタ２０２Ａのドレイン電流Ｉｄｓは、出力電圧ＶＯＵＴＨの測定時（選択スイッチＳＷＨのオン時）には、Ｉｄｓ＝ＶＯＵＴＨ／Ｒｘ（ＯＮ）である一方で、出力電圧ＶＯＵＴＬの測定時（選択スイッチＳＷＬのオン時）には、Ｉｄｓ＝ＶＯＵＴＬ／Ｒｘ（ＯＦＦ）である。一方で、上述の様に、ＶＯＵＴＬ＝ＶＯＵＴＨ／Ｋｖ、かつ、ＲＸ（ＯＦＦ）＝Ｒｘ（ＯＮ）／Ｋｖが成立する。
　従って、アナログ電圧出力回路２５０Ｘでは、出力電圧ＶＯＵＴＨの測定時と、出力電圧ＶＯＵＴＬの測定時との間で、駆動トランジスタ２０２Ａのドレイン電流Ｉｄｓを一定に維持できることが理解される。
　この結果、出力電圧ＶＯＵＴＨ及びＶＯＵＴＬの一方の測定時に調整された電気抵抗値Ｒｓ（可変抵抗回路２０５）の下で、出力電圧ＶＯＵＴＨ及びＶＯＵＴＬの他方についても同様の精度で測定することが可能となる。
　この様に、実施の形態３に係るアナログ電圧出力回路２５０Ｘでは、入力ノードＮ１へ入力されるアナログ電圧が、電圧比がＫｖである出力電圧ＶＯＵＬＨ及びＶＯＵＴＬの間で変化する際に、可変抵抗回路２０５を流れるドレイン電流Ｉｄｓを一定に維持する様に、可変抵抗回路２０６の電気抵抗値がＫｖ倍、又は、（１／Ｋｖ）倍に切り換えられる。これにより、可変抵抗回路２０５による調整結果（電気抵抗値Ｒｓ）を共通に用いて、出力電圧ＶＯＵＬＨ及びＶＯＵＴＬの両方を高精度に測定することが可能である。
　尚、図１１の例では、２個のアナログ電圧（出力電圧ＶＯＵＴ）の測定に１個のアナログ電圧出力回路２５０Ｘを共通に用いる構成を例示したが、３以上のＮ個（Ｎ：自然数）のアナログ電圧（出力電圧ＶＯＵＴ）に対して、１個のアナログ電圧出力回路２５０Ｘを配置する構成とすることも可能である。この場合には、Ｎ個のアナログ電圧の間の電圧比に連動して、可変抵抗回路２０６の電気抵抗値ＲｘをＮ段階に切り替えることで、Ｎ個のアナログ電圧（出力電圧ＶＯＵＴ）を、１個のアナログ電圧出力回路２５０Ｘによって共通に測定することができる。
　実施の形態３の変形例．
　図１２は、実施の形態３の変形例に係るアナログ電圧出力回路２５０Ｙを備える半導体装置１０Ｆの構成例を説明する回路図である。
　図１２に示される様に、実施の形態３の変形例に係る半導体装置１０Ｆは、複数のアナログ回路１００Ｈ，１００Ｌと、選択スイッチＳＷＨ，ＳＷＬと、アナログ電圧出力回路２５０Ｙとを備える。即ち、半導体装置１０Ｆは、アナログ電圧出力回路２５０Ｘに代えてアナログ電圧出力回路２５０Ｙを備える点で、半導体装置１０Ｅ（図１１）と異なる。半導体装置１０Ｆのその他の部分の構成は、半導体装置１０Ｅと同様であるので詳細な説明は繰り返さない。
　図１２においても、アナログ回路１００Ｈの出力電圧ＶＯＵＴＨ（出力ノードＮｏＨ）ＶＯＵＴＨ＝２．４［Ｖ］、かつ、アナログ回路１００Ｌの出力電圧ＶＯＵＴＬ（出力ノードＮｏＬ）ＶＯＵＴＬ＝１．２［Ｖ］の例を説明する。即ち、電圧比Ｋｖ＝（ＶＯＵＴＨ／ＶＯＵＴＬ）＝２である。
　アナログ電圧出力回路２５０Ｙは、アナログ電圧出力回路２５０Ｘ（図１１）と比較して、可変抵抗回路２０６に代えて抵抗素子Ｒ２０が固定的に配置されるともに、電源ノードＮＰ及びノードＮ４の間に複数の駆動トランジスタが並列接続される構成を有する。更に、アナログ電圧出力回路２５０Ｙは、可変抵抗回路２０６の電気抵抗値Ｒｓを調整するための制御スイッチＳＷ２０（図１１）に代えて、ノードＮ１と複数の駆動トランジスタのゲートとの接続をオンオフするための制御スイッチＳＷ２１が設けられる点で、アナログ電圧出力回路２５０Ｘと異なる。
　図１２の構成例では、駆動トランジスタ２０２Ａ及び２０３Ａが、電源ノードＮＰ及びノードＮ４の間に並列接続されており、制御スイッチＳＷ２１が、ノードＮ１及び駆動トランジスタ２０３Ａのゲートの間に接続される。ここでは、制御スイッチＳＷ２１は、選択スイッチＳＷＨと共通の制御信号ＳＬｈに応じてオンオフされる。アナログ電圧出力回路２５０Ｙのその他の部分の構成は、アナログ電圧出力回路２５０Ｘと同様であるので詳細な説明は繰り返さない。
　アナログ電圧出力回路２５０Ｙでは、アナログ電圧出力回路２００（図５）と同様に、ノードＮ４及び基準電圧ノードＮＧの間の電気抵抗値は、可変抵抗回路２０５（電気抵抗値Ｒｓ）によって調整される。
　並列接続された駆動トランジスタ２０２Ａ，２０３Ａのゲートと、ノードＮ１との間の接続（制御スイッチＳＷ２１のオンオフ）は、選択スイッチＳＷＨ，ＳＷＬのオンオフと連動して制御される。具体的には、ゲートがノードＮ１と接続された駆動トランジスタによる、ノードＮ４への電流駆動力の合計が、ノードＮ１に伝達されるアナログ電圧（出力電圧ＶＯＵＴＨ，ＶＯＵＬＬ）の電圧比Ｋｖに連動して切り換えられる様に、制御スイッチＳＷ２１のオンオフが制御される。尚、電流駆動力は、上述の式（１６），（１７）での利得係数βに相当する。代表的には、電流駆動力が同等、即ち、同一サイズの駆動トランジスタを並列接続して、ゲートがノードＮ１と接続される駆動トランジスタの個数を変化させることで、ノードＮ４への電流駆動力の合計を可変に設定することが可能となる。
　次にアナログ電圧出力回路２５０Ｙの動作について、詳細に説明する。
　まず、選択スイッチＳＷＨがオンされる一方で、選択スイッチＳＷＬがオフされる状態として、アナログ回路１００Ｈの出力電圧ＶＯＵＴＨが、アナログ電圧出力回路２５０Ｙに伝達される。この状態では、選択スイッチＳＷＨのオンと連動して、制御スイッチＳＷ２１がオンされる。これにより、駆動トランジスタ２０２Ａ及び２０３Ａの両方の電流駆動力によって、ノードＮ４へのドレイン電流Ｉｄｓが供給される。
　この状態で、テスト電圧ＶＩＮｔｓ（ＶＯＵＴＨと同等の電圧値）を固定した下で、ＶＩＮｔｓ＝ＶＯＵＴｔｓとなる様な、制御スイッチＳＷ１０～ＳＷ１２のスイッチングパターン、即ち、可変抵抗回路２０５の電気抵抗値Ｒｓが探索される。
　実施の形態２で説明した様に、上述の電気抵抗値Ｒｓの調整後に入力端子１３（ＶＩＮｔｓ）を開放状態とすることで、出力端子１２には、ＶＯＵＴｔｓ＝ＶＯＵＴＨを得ることができる。これにより、アナログ回路１００Ｈの出力電圧ＶＯＵＴＨを測定することができる。
　次に、アナログ回路１００Ｌの出力電圧ＶＯＵＴＬを測定するために、選択スイッチＳＷＬがオンされる一方で、選択スイッチＳＷＨがオフされる。これにより、出力電圧ＶＯＵＴＬ（ＶＯＵＴＬ＝ＶＯＵＴＨ／Ｋｖ）が、アナログ電圧出力回路２５０ＹのノードＮ１に伝達される。この状態では、選択スイッチＳＷＨのオフと連動して、制御スイッチＳＷ２０がオフされる。駆動トランジスタ２０２のみの電流駆動力によって、ノードＮ４へのドレイン電流Ｉｄｓが供給される。
　従って、出力電圧ＶＯＵＴＬ（＝ＶＯＵＴＬ／Ｋｖ）の測定時には、出力電圧ＶＯＵＴＨの測定時と比較すると、ノードＮ４への電流駆動力は（１／Ｋｖ）倍に設定される。これにより、出力電圧ＶＯＵＴＨ及びＶＯＵＴＬのそれぞれの測定間で、ノードＮ４及び基準電圧ノードＮＧの間を流れるドレイン電流Ｉｄｓが同等に維持される。この結果、出力電圧ＶＯＵＴＨ及びＶＯＵＴＬの一方の測定時に調整された電気抵抗値Ｒｓ（可変抵抗回路２０５）の下で、出力電圧ＶＯＵＴＨ及びＶＯＵＴＬの他方についても同様の精度で測定することが可能となる。
　この様に、実施の形態３の変形例に係るアナログ電圧出力回路２５０Ｙでは、入力ノードＮ１へ入力されるアナログ電圧が、電圧比Ｋｖの出力電圧ＶＯＵＬＨ及びＶＯＵＴＬの間で変化する際に、並列接続された複数の駆動トランジスタの少なくとも一部を用いた、ノードＮ４に対する電流駆動能力の比がＫｖ倍、又は、（１／Ｋｖ）倍に切り換えられる。これにより、可変抵抗回路２０５を流れるドレイン電流Ｉｄｓが一定に維持されるので、可変抵抗回路２０５による調整結果（電気抵抗値Ｒｓ）を共通に用いて、出力電圧ＶＯＵＬＨ及びＶＯＵＴＬの両方を高精度に測定することが可能である。
　尚、図１２の例では、２個のアナログ電圧（出力電圧ＶＯＵＴ）の測定に１個のアナログ電圧出力回路２５０Ｙを共通に用いる構成を例示したが、３以上のＮ個（Ｎ：自然数）のアナログ電圧（出力電圧ＶＯＵＴ）に対して、１個のアナログ電圧出力回路２５０Ｙを配置する構成とすることも可能である。この場合には、Ｎ個のアナログ電圧の間の電圧比に連動して、並列接続された複数の駆動トランジスタの少なくとも一部を用いた、ノードＮ４への電流駆動力をＮ段階に切り替えることで、Ｎ個のアナログ電圧（出力電圧ＶＯＵＴ）を、１個のアナログ電圧出力回路２５０Ｙによって共通に測定することができる。
　この様に、実施の形態３又はその変形例に係るアナログ電圧出力回路２５０Ｘ，２５０Ｙによれば、選択スイッチを設けることにより、複数のアナログ回路によって１個のアナログ電圧出力回路を共有する際に、１個のアナログ回路からの出力電圧（アナログ電圧）を高精度に測定するための調整を、他のアナログ回路からの出力電圧の測定時にも共通に用いることができるので、１個のアナログ電圧出力回路２５０Ｘ，２５０Ｙによる、複数のアナログ回路の出力電圧の測定を高速化できる。
　これに対して、実施の形態１及び２に係るアナログ電圧出力回路についても、図１１及び図１２の選択スイッチＳＷＨ，ＳＷＬと同様の選択スイッチの配置によって、複数のアナログ回路の出力電圧（アナログ電圧）を測定する構成することが可能である。しかしながら、この場合には、実施の形態３及びその変形例とは異なり、高精度に測定するための調整は、アナログ回路毎（出力電圧毎）に個別に実行することが必要となる。
　今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
　１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ　半導体装置、１１　測定端子、１２　出力端子、１３　入力端子、１００　アナログ回路、２００，２１０，２５０，２５０Ｘ，２５０Ｙ，２６０　アナログ電圧出力回路、２０１　キャパシタ、２０２，２０２Ａ，２０２Ｂ，２０３Ａ　駆動トランジスタ、２０５　可変抵抗回路、２０８　スイッチ制御回路、２１１，２１２　遅延回路、３００　レプリカ回路、ＡＶＤＤ１，ＡＶＤＤ２　電源電圧、ＡＶＳＳ　基準電圧、ＴＣＬＫ　クロック信号、Ｄ１～Ｄ３，Ｄ５　ダイオード、Ｉｒｐ　レプリカ電流、ＭＮ１，ＭＮ２，ＭＰ１～ＭＰ３，ＭＰ５　トランジスタ、ＮＧ　基準電圧ノード、ＮＰ１，ＮＰ２　電源ノード、Ｎｏ　出力ノード（アナログ回路）、ＳＬ１，ＳＬ２，ＳＬ１０～ＳＬ１２，ＳＬｈ，ＳＬｌ，φａ，φｂ　制御信号、ＳＷ０～ＳＷ２，ＳＷ３ａ，ＳＷ３ｂ，ＳＷ４ａ，ＳＷ４ｂ　スイッチ、ＳＷ１０～ＳＷ１２，ＳＷ２０，ＳＷ２１，ＳＷＨ，ＳＷＬ　制御スイッチ、Ｔｄ１，Ｔｄ２　遅延時間、ＶＩＮｔｓ　テスト電圧、ＶＯＵＴ　出力電圧（アナログ回路）、ＶＯＵＴｔｓ　出力電圧（アナログ電圧出力回路）、Ｖｒｐ　レプリカ電圧。

Claims (14)

  1. 　半導体装置に搭載されたアナログ電圧出力回路であって、
    　前記半導体装置の内部のアナログ回路から出力されたアナログ電圧が入力される入力ノードと、
    　前記半導体装置の外部から電気的にコンタクト可能な第１の端子と、
    　ドレイン、ソース、及び、ゲートを有する駆動トランジスタと、
    　前記ゲートの電圧と前記ソースの電圧とが等しくなる様な前記駆動トランジスタの動作状態を設定するための駆動トランジスタ制御回路とを備え、
    　前記ドレインは、電源電圧を供給する電源ノードと接続され、
    　前記ソースは、前記第１の端子と接続され、
    　前記ゲートは、前記入力ノードと電気的に接続されることで前記アナログ電圧を入力され、
    　前記アナログ電圧出力回路は、前記駆動トランジスタが前記駆動トランジスタ制御回路によって設定された前記動作状態で動作し、かつ、前記入力ノードに前記アナログ電圧が入力されている状態において、前記アナログ電圧と同等の出力電圧を前記第１の端子に生成する様に動作する、アナログ電圧出力回路。
  2. 　前記駆動トランジスタ制御回路は、
    　前記ゲートに前記アナログ電圧が入力された第１の状態における前記駆動トランジスタの前記ソース及び前記ゲートの電圧差を保持するためのキャパシタを含み、
    　前記駆動トランジスタ制御回路は、前記第１の状態の後に設けられる第２の状態において、前記入力ノードに入力された前記アナログ電圧に対して、前記第１の状態で前記キャパシタに保持された電圧を加算した電圧を前記ゲートに入力する、請求項１記載のアナログ電圧出力回路。
  3. 　前記駆動トランジスタ制御回路は、
    　前記入力ノード及び前記ゲートの間に接続される第１のスイッチと、
    　前記入力ノード及び内部ノードの間に接続される第２のスイッチと、
    　前記内部ノード及び前記ソースの間に接続される第３のスイッチとを更に含み、
    　前記キャパシタは、前記ゲート及び前記内部ノードの間に接続され、
    　前記第１の状態において、前記第１及び第３のスイッチがオンされる一方で前記第２のスイッチはオフされ、
    　前記第２の状態において、前記第２のスイッチがオンされる一方で前記第１及び第３のスイッチはオフされる、請求項２記載のアナログ電圧出力回路。
  4. 　前記駆動トランジスタ制御回路は、前記第１及び第２の状態の間の遷移時において、前記第１から第３のスイッチのすべてをオフする第３の状態を設ける様に構成される、請求項３記載のアナログ電圧出力回路。
  5. 　前記アナログ回路及び前記入力ノードと電気的に接続された状態で前記キャパシタ及び前記ゲートを充電するためのレプリカ回路を更に備え、
    　前記レプリカ回路は、動作時には、前記アナログ回路が前記アナログ電圧を生成する出力段の枝電流に比例したレプリカ電流によって前記キャパシタ及び前記ゲートをアナログ電圧と同等の電圧まで充電するとともに、停止時には、前記アナログ回路及び前記入力ノードから電気的に切り離され、
    　前記駆動トランジスタ制御回路は、前記レプリカ回路が動作している下で前記第１及び第２の状態を繰り返した後に、前記レプリカ回路が停止している下で前記第１及び第２の状態を繰り返す様に動作する、請求項２～４のいずれか１項に記載のアナログ電圧出力回路。
  6. 　前記半導体装置の外部から試験用アナログ電圧を入力するための第２の端子を更に備え、
    　前記駆動トランジスタ制御回路は、
    　前記ソースに対して接続されて前記駆動トランジスタのドレイン電流を調整するための可変抵抗回路を含み、
    　前記可変抵抗回路の電気抵抗値は、前記ゲートに対して前記第２の端子を経由して前記試験用アナログ電圧が入力された第１の状態において、前記試験用アナログ電圧と前記第２の端子の出力電圧とが同等となる様に調整され、
    　前記駆動トランジスタ制御回路は、前記第１の状態の後に設けられる第２の状態において、前記入力ノードを経由して前記アナログ電圧を前記ゲートに入力するとともに、前記第１の状態において調整された前記可変抵抗回路の電気抵抗値を維持することによって前記駆動トランジスタを前記動作状態で動作させる、請求項１記載のアナログ電圧出力回路。
  7. 　前記可変抵抗回路は、
    　前記電源電圧よりも低い基準電圧を伝達する基準電圧ノードと前記ソースとの間に接続された複数の抵抗素子と、
    　前記複数の抵抗素子と前記基準電圧ノードとの間の接続態様を切替えるための複数の制御スイッチとを含み、
    　前記複数の制御スイッチのスイッチングパターンは、前記第１の状態において前記試験用アナログ電圧と前記第２の端子の出力電圧とが同等となる様に調整され、かつ、前記第１の状態で調整された当該スイッチングパターンは前記第２の状態で維持され、
    　前記複数の制御スイッチのスイッチングパターンのうちの１つにおいて、前記ソース及び前記基準電圧ノードは電気的に切り離される、請求項６記載のアナログ電圧出力回路。
  8. 　前記駆動トランジスタ制御回路の前記第１の状態に先立って、前記アナログ回路及び前記入力ノードと電気的に接続された状態で前記ゲートを充電するためのレプリカ回路を更に備え、
    　前記レプリカ回路は、
    　前記アナログ回路が前記アナログ電圧を生成する出力段の枝電流に比例したレプリカ電流によって前記ゲートをアナログ電圧と同等の電圧まで充電するとともに、前記駆動トランジスタ制御回路の前記第１及び第２の状態では、前記アナログ回路及び前記入力ノードから電気的に切り離される、請求項６又は７に記載のアナログ電圧出力回路。
  9. 　前記半導体装置の外部から試験用アナログ電圧を入力するための第２の端子を更に備え、
    　前記駆動トランジスタ制御回路は、
    　前記ソースに対して直列接続された、前記駆動トランジスタのドレイン電流を調整するための第１及び第２の可変抵抗回路を含み、
    　前記第１の可変抵抗回路の第１の電気抵抗値は、前記ゲートに対して前記第２の端子を経由して前記試験用アナログ電圧が入力された第１の状態において、前記試験用アナログ電圧と前記第２の端子の出力電圧とが同等となる様に調整され、
    　前記第２の可変抵抗回路の第２の電気抵抗値は、前記第１の電気抵抗値よりも大きく、
    　前記駆動トランジスタ制御回路は、前記第１の状態の後に設けられる第２の状態において、前記入力ノードを経由して前記アナログ電圧を前記ゲートに入力するとともに、前記第１の状態において調整された前記第１の可変抵抗回路の電気抵抗値を維持することによって前記駆動トランジスタを前記動作状態で動作させ、
    　前記第２の可変抵抗回路は、前記第２の状態で前記駆動トランジスタが動作している状態において前記入力ノードに入力される前記アナログ電圧が予め定められた電圧比に従って変化する際に、前記第１の可変抵抗回路を流れる前記ドレイン電流を一定に維持するために該電圧比に従って前記第２の電気抵抗値を切り換える様に動作する、請求項１記載のアナログ電圧出力回路。
  10. 　前記半導体装置の外部から試験用アナログ電圧を入力するための第２の端子を更に備え、
    　前記駆動トランジスタ制御回路は、
    　前記ソースに対して接続されて前記駆動トランジスタのドレイン電流を調整するための可変抵抗回路を含み、
    　前記可変抵抗回路の電気抵抗値は、前記ゲートに対して前記第２の端子を経由して前記試験用アナログ電圧が入力された第１の状態において、前記試験用アナログ電圧と前記第２の端子の出力電圧とが同等となる様に調整され、
    　前記駆動トランジスタは、複数のトランジスタの並列接続によって構成され、
    　前記駆動トランジスタ制御回路は、前記第１の状態の後に設けられる第２の状態において、前記入力ノードを経由して前記アナログ電圧を、前記複数のトランジスタの少なくとも一部のトランジスタの前記ゲートに入力するとともに、前記第１の状態において調整された前記可変抵抗回路の電気抵抗値を維持することによって前記駆動トランジスタを構成する前記複数のトランジスタの少なくとも一部を前記動作状態で動作させ、更に、
    　前記駆動トランジスタ制御回路は、前記少なくとも一部のトランジスタが前記第２の状態で動作している状態において前記入力ノードに入力される前記アナログ電圧が予め定められた電圧比に従って変化する際に、前記可変抵抗回路を流れる前記ドレイン電流を一定に維持するために前記複数のトランジスタ全体による電流駆動能力を該電圧比に従って切り換える様に動作する、請求項１記載のアナログ電圧出力回路。
  11. 　前記駆動トランジスタは、ネイティブトランジスタで構成される、請求項１～１０のいずれか１項に記載のアナログ電圧出力回路。
  12. 　前記アナログ回路と、
    　請求項１～８のいずれか１項に記載のアナログ電圧出力回路とを備え、
    　前記アナログ回路から出力された前記アナログ電圧を、前記第１の端子に生成された前記出力電圧によって測定する試験モードを有する、半導体装置。
  13. 　複数個の前記アナログ回路と、
    　請求項９又は１０に記載のアナログ電圧出力回路と、
    　前記複数個のアナログ回路と、前記アナログ電圧出力回路の前記入力ノードとの間を選択的に接続するための選択スイッチとを備え、
    　前記選択スイッチによって前記入力ノードと接続された、前記複数個のアナログ回路のうちの１つのアナログ回路から出力された前記アナログ電圧を、前記第１の端子に生成された前記出力電圧によって測定する試験モードを有し、
    　前記アナログ電圧出力回路は、前記複数個のアナログ回路からそれぞれ出力される複数個の前記アナログ電圧の間の予め定められた電圧比に従って、前記複数個のアナログ電圧がそれぞれ測定される前記試験モードの間で前記ドレイン電流が一定に維持される様に動作する、半導体装置。
  14. 　前記駆動トランジスタは、ネイティブトランジスタで構成される、請求項１２又は１３に記載の半導体装置。
PCT/JP2022/016746 2021-06-07 2022-03-31 アナログ電圧出力回路、及び、半導体装置 WO2022259746A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023527543A JPWO2022259746A1 (ja) 2021-06-07 2022-03-31

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021095046 2021-06-07
JP2021-095046 2021-06-07

Publications (1)

Publication Number Publication Date
WO2022259746A1 true WO2022259746A1 (ja) 2022-12-15

Family

ID=84425213

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/016746 WO2022259746A1 (ja) 2021-06-07 2022-03-31 アナログ電圧出力回路、及び、半導体装置

Country Status (2)

Country Link
JP (1) JPWO2022259746A1 (ja)
WO (1) WO2022259746A1 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04263449A (ja) * 1991-02-18 1992-09-18 Sumitomo Electric Ind Ltd プローブヘッド回路を有する集積回路
JP2003525513A (ja) * 2000-02-28 2003-08-26 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 昇圧されたワード線電圧のプロセス変動を最小限にするワード線ブースタのためのトリミング方法およびシステム
JP2004295705A (ja) * 2003-03-28 2004-10-21 Citizen Watch Co Ltd 定電圧電源回路およびこれを用いた電子時計
JP2005536964A (ja) * 2002-08-23 2005-12-02 マイクロン テクノロジー インコーポレイテッド 低暗電流ホトダイオードを具える画素センサ
JP2006288197A (ja) * 2006-04-24 2006-10-19 Renesas Technology Corp 半導体集積回路及びマイクロコンピュータ
JP2018042080A (ja) * 2016-09-07 2018-03-15 株式会社リコー 増幅回路及び駆動装置
WO2019246117A1 (en) * 2018-06-21 2019-12-26 Texas Instruments Incorporated Driver and slew-rate-control circuit
US20200366193A1 (en) * 2019-05-13 2020-11-19 Ememory Technology Inc. Voltage Booster Circuit with Ripple Control and Method Controlling Same
JP2022069919A (ja) * 2020-10-26 2022-05-12 三菱電機株式会社 電源回路

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04263449A (ja) * 1991-02-18 1992-09-18 Sumitomo Electric Ind Ltd プローブヘッド回路を有する集積回路
JP2003525513A (ja) * 2000-02-28 2003-08-26 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 昇圧されたワード線電圧のプロセス変動を最小限にするワード線ブースタのためのトリミング方法およびシステム
JP2005536964A (ja) * 2002-08-23 2005-12-02 マイクロン テクノロジー インコーポレイテッド 低暗電流ホトダイオードを具える画素センサ
JP2004295705A (ja) * 2003-03-28 2004-10-21 Citizen Watch Co Ltd 定電圧電源回路およびこれを用いた電子時計
JP2006288197A (ja) * 2006-04-24 2006-10-19 Renesas Technology Corp 半導体集積回路及びマイクロコンピュータ
JP2018042080A (ja) * 2016-09-07 2018-03-15 株式会社リコー 増幅回路及び駆動装置
WO2019246117A1 (en) * 2018-06-21 2019-12-26 Texas Instruments Incorporated Driver and slew-rate-control circuit
US20200366193A1 (en) * 2019-05-13 2020-11-19 Ememory Technology Inc. Voltage Booster Circuit with Ripple Control and Method Controlling Same
JP2022069919A (ja) * 2020-10-26 2022-05-12 三菱電機株式会社 電源回路

Also Published As

Publication number Publication date
JPWO2022259746A1 (ja) 2022-12-15

Similar Documents

Publication Publication Date Title
US10198022B1 (en) Ultra-low power bias current generation and utilization in current and voltage source and regulator devices
US8864377B2 (en) CMOS temperature sensor with sensitivity set by current-mirror and resistor ratios without limiting DC bias
JP3315652B2 (ja) 電流出力回路
US8274259B2 (en) Method and charge-up circuit capable of adjusting charge-up current
JP5215995B2 (ja) 超低電力アナログ補償回路
TWI386773B (zh) 運算放大器、獨立於溫度的系統與能帶間隙參考電路
KR100629619B1 (ko) 기준전류 생성회로, 바이어스 전압 생성회로 및 이들을이용한 바이어스 회로
US6075407A (en) Low power digital CMOS compatible bandgap reference
TW421737B (en) Reference voltage generation circuit
JP4301760B2 (ja) 半導体装置
US7248079B2 (en) Differential buffer circuit with reduced output common mode variation
US6844772B2 (en) Threshold voltage extraction circuit
US9929643B2 (en) Charge pump circuit and method for operating a charge pump circuit
US7202744B1 (en) Transresistance amplifier
US7161412B1 (en) Analog calibration of a current source array at low supply voltages
JP2015061294A (ja) カスコード増幅器
US20120262146A1 (en) Reference-voltage generation circuit
US20170227409A1 (en) On-die temperature sensor for integrated circuit
JP3593486B2 (ja) 電圧比較回路およびこれを用いた基板バイアス調整回路
WO2022259746A1 (ja) アナログ電圧出力回路、及び、半導体装置
US7532515B2 (en) Voltage reference generator using big flash cell
CN113572484B (zh) 发射器装置与校正方法
Jain et al. A Sub-1V, current-mode bandgap voltage reference in standard 65 nm CMOS process
KR20130069416A (ko) 기준 전류 발생 회로 및 기준 전압 발생 회로
KR20080003048A (ko) 기준 전압 발생 회로

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22819934

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2023527543

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22819934

Country of ref document: EP

Kind code of ref document: A1