CN101359898B - 动态cmos运算放大器的压摆率增加器 - Google Patents

Abstract

本发明公开一种动态CMOS运算放大器的压摆率增加器，该运算放大器具有一正相输入端、一负相输入端、一正相输出端及一负相输出端，该压摆率增加器包括：一比较单元，根据正相输入端电压和负相输入端电压的差值确定一第一状态信号和一第二状态信号，当正相输入端电压和负相输入端电压的差大于一临界电压时，使该第一状态信号有效，当负相输入端电压和正相输入端电压的差大于该临界电压时，使该第二状态信号有效；一执行单元，接收该状态信号，其中当接收到有效的第一状态信号时，增加对正相输出端的充电电流和对负相输出端的放电电流，当接收到有效的该第二状态信号时，增加对负相输出端的充电电流和对正相输出端的放电电流。

Description

动态CMOS运算放大器的压摆率增加器

技术领域

本发明涉及一种低电源电压CMOS/BiCMOS模拟集成电路中低功耗运算放大器的设计，尤其涉及可增加这种运算放大器的压摆率的压摆率增加器。

背景技术

在许多应用中运算放大器的小信号性能和压摆性能对其工作电流值有不同要求。例如在图1所示的一个高信噪比sigma-delta模数转换器调制器中，第一级积分器有3pF采样电容Cs，在60ns内要求运算放大器(Operational Amplifier)能够转移到积分电容Cc的最大电荷Q为3pFx1V。如果分配30ns给压摆建立时间，分配30ns给线性小信号建立时间，压摆性能需要100uA单边输出级驱动电流Idri，而30MHz单位增益带宽的小信号性能只需要25uA单边输出级偏置电流Idri。(这里采用电流型运算放大器，当受次极点限制时，带宽不与偏置电流值成正比。)

运算放大器的直接作用是通过电流Idri转移Cs上的Q到Cc而使电压Vip＝Vin.如果Vip和Vin之间存在较大的电压差，意味着放大器处于压摆状态。这可以用作增加Idri的判断信号，来缩短压摆建立时间；如果Vip和Vin之间电压差较小，意味着放大器处于小信号状态，Idri处于较低的偏置电流值。

采用以上方法的现有电路有AB类输入级运算放大器(R.Castello and P.R.Gray，“A high-performance micropower switched-capacitor filter，”IEEE J.Solid-State Circuits，vol.20，no.6，pp.1122-1132，Dec.1985)，其半边电路如图2所示，Vin降低两个晶体管(输入MOS管Mni和Mpi)导通电压后得到Vins.

在小信号状态Vip＝Vin，电路偏置在Idri＝MxIi＝MxIqui(静态输入级偏置电流)。在压摆状态，比如Vip＞Vin，Ii(进而Idri)增大很多，以缩短压摆建立时间，同时另半边电路关闭。

然而当电源电压Vpow随着工艺关键尺寸缩小而降低时，因为Vip与Vins 之差接近电源电压值，没有电压空间来导通晶体管Mni和Mpi，所以该电路不再有效。

发明内容

本发明所要解决的技术问题是提供一种动态CMOS运算放大器的压摆率增加器，它可以有效地实现低电源电压低功耗运算放大器的高压摆率。

本发明为解决上述技术问题而采用的技术方案是提供一种动态CMOS运算放大器的压摆率增加器，该压摆率增加器包括一比较单元和一执行单元。比较单元的输入端连接运算放大器的正相输入端和负相输入端，比较单元根据正相输入端电压和负相输入端电压的差值确定一第一状态信号和一第二状态信号，其中，当正相输入端电压和负相输入端电压的差大于一临界电压时，使第一状态信号有效，当负相输入端电压和正相输入端电压的差大于该临界电压时，使第二状态信号有效。执行单元的输入端连接比较单元，输出端连接运算放大器的正相输出端及负相输出端，执行单元接收该第一状态信号和第二状态信号，其中当接收到第一状态信号且第一状态信号有效时，增加对运算放大器的正相输出端的充电电流和对负相输出端的放电电流，当接收到第二状态信号时且第二状态信号有效时，增加对运算放大器的负相输出端的充电电流和对正相输出端的放电电流。

上述动态CMOS运算放大器的压摆率增加器中，比较单元可进一步包括第一比较器和第二比较器。第一比较器具有一正相输入端、一负相输入端及一输出端，该正相输入端连接运算放大器的正相输入端，该负相输入端连接运算放大器的负相输入端，该输出端输出该第一状态信号，且该负相输入端具有一失调电压；第二比较器具有一正相输入端、一负相输入端及一输出端，该正相输入端连接运算放大器的负相输入端，该负相输入端连接运算放大器的正相输入端，该输出端输出该第二状态信号，且该负相输入端具有上述失调电压。

上述的动态CMOS运算放大器的压摆率增加器中，执行单元可进一步包括第一、第二、第三、第四电流源，以及第一、第二开关。其中第一电流源和第二电流源连接一电压源，第三电流源和第四电流源连接一接地端；第一开关提供第一电流源至运算放大器的正相输出端的充电路径和负相输出端至第四电流源的放电路径，第二开关提供第二电流源至运算放大器的负相输出端的充电路径和正相输出端至第三电流源的放电路径。当第一状态信号有效时，第一开关闭合，使第一电流源至该正相输出端的充电路径导通，且该负相输出端至该第四电流源的放电路径导通；当该第二状态信号有效时，该第二开关闭合，使第二电流源至该负相输出端的充电路径导通，且该正相输出端至该第三电流源的放电路径导通。

进一步地，该第一开关可连接于该第一电流源与该正相输出端之间，并连接于该第四电流源与该负相输出端之间。其次，该第二开关可连接于该第二电流源与该负相输出端之间，并连接于该第三电流源与该正相输出端之间。

上述的动态CMOS运算放大器的压摆率增加器中，该临界电压小于产生运算放大器偏置电流能够及时转移的电荷的最大电压值。举例来说，该临界电压可为500mV。

本发明还提供一种动态CMOS运算放大器的压摆率增加器，包括结构对称的第一半边电路及第二半边电路，第一半边电路包括第一比例电流源、第二比例电流源以及第一至第四开关晶体管。其中第一比例电流源具有一输入端及第一、第二输出端，该输入端连接一电源电压，该第一输出端连接一第一节点，该第二输出端连接该正相输出端；第二比例电流源具有一输入端及第一、第二输出端，该输入端连接一接地电压，该第一输出端连接一第二节点，该第二输出端连接该负相输出端。第一开关晶体管的第一源/漏极连接一电源电压，其第二源/漏极连接该第一节点，其栅极连接一第一开关信号。第二开关晶体管的第一源/漏极连接一接地电压，其第二源/漏极连接该第二节点，其栅极连接一第二开关信号。第三开关晶体管的第一源/漏极连接该第一节点，其第二源/漏极连接该第二节点，其栅极连接一第三开关信号。第四开关晶体管的第一源/漏极连接该第一节点，其第二源/漏极连接该第二节点，其栅极连接一第四开关信号。第一半边电路还包括一比较器及P/N比例失衡的的第一至第四反相器。比较器具有一正相输入端、一负相输入端及一输出端，该正相输入端连接运算放大器的正相输入端电压，该负相输入端连接运算放大器的负相输入端电压，该输出端输出一第一状态信号，且该负相输入端具有一失调电压。第一反相器的输入端连接第一状态信号，输出端输出该第一半边电路的第二开关信号。第二反相 器的输入端连接该第一半边电路的第二开关信号，其输出端输出该第一半边电路的第一开关信号。第三反相器的输入端连接第一状态信号，其输出端输出该第一半边电路的第四开关信号。第四反相器的输入端连接该第一半边电路的第四开关信号，其输出端输出该第一半边电路的第三开关信号。第二半边电路还包括一比较器及P/N比例失衡的的第一至第四反相器。比较器具有一正相输入端、一负相输入端及一输出端，该正相输入端连接运算放大器的正相输入端电压，该负相输入端连接运算放大器的负相输入端电压，该输出端输出一第二状态信号，且该负相输入端具有上述失调电压。第一反相器的输入端连接第二状态信号，输出端输出该第二半边电路的第二开关信号。第二反相器的输入端连接该第二半边电路的第二开关信号，其输出端输出该第二半边电路的第一开关信号。第三反相器的输入端连接第二状态信号，其输出端输出该第二半边电路的第四开关信号。第四反相器的输入端连接该第二半边电路的第四开关信号，其输出端输出该第二半边电路的第三开关信号。

上述第一比例电流源进一步包括一第一晶体管及一第二晶体管，该第一晶体管的源极和第二晶体管的源极连接该第一比例电流源的输入端，该第一晶体管的栅极和第二晶体管的栅极连接该第一节点，该第一晶体管的漏极连接该第一比例电流源的第一输出端，该第二晶体管的漏极连接该第一比例电流源的第二输出端。

上述第二比例电流源进一步包括一第三晶体管及一第四晶体管，该第三晶体管的源极和第四晶体管的源极连接该第二比例电流源的输入端，该第三晶体管的栅极和第四晶体管的栅极连接该第二节点，该第三晶体管的漏极连接该第二比例电流源的第一输出端，该第四晶体管的漏极连接该第二比例电流源的第二输出端。

上述第一开关晶体管可以是NMOS晶体管，其第一源/漏极是源极，其第二源/漏极是漏极。上述第二开关晶体管可以是PMOS晶体管，其第一源/漏极是漏极，其第二源/漏极是源极。此外，上述第三开关晶体管可以是PMOS晶体管，其第一源/漏极是漏极，其第二源/漏极是源极；而上述第四开关晶体管可以是NMOS晶体管，其第一源/漏极是源极，其第二源/漏极是漏极。

上述的动态CMOS运算放大器的压摆率增加器，还可包括一补偿晶体管，其栅极连接该第二节点，其源极和漏极连接该接地电压。

上述的动态CMOS运算放大器的压摆率增加器的第一半边电路和第二半边电路中，该第一、第二开关信号先于该第三、第四开关信号使能，且该第一、第二开关信号后于该第三、第四开关信号禁能。

上述的比较器的负相输入端的失调电压介于100mv～500mv之间。

本发明利用增加对运算放大器输出端的充电电流和放电电流的方式，使之与现有技术相比具有如下优点：

1、有效地实现低电源电压低功耗运算放大器的高压摆率，并且不影响放大器自身的小信号性能；

2、具有高可靠性；

3、具有和AB类输入级运算放大器一样的充放电电流匹配性；

4、额外增加的功耗和成本很小，实践表明，额外消耗的平均电流只有不采用压摆率增加器而要实现相同建立时间的运算放大器的偏置电流的近1/10。

附图说明

为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：

图1是一种处于积分相位的积分器示意图。

图2是现有的一种AB类输入级运算放大器电路图。

图3是本发明的压摆率增加器的结构框图。

图4是本发明一个实施例的压摆率增加器的比较单元结构示意图。

图5是本发明一个实施例的压摆率增加器的执行单元结构示意图。

图6是本发明一个较佳实施例的压摆率增加器的输出级半边电路图。

图7是图6所示输出级半边电路图的控制信号时序图。

图8是本发明一个较佳实施例的压摆率增加器的输入级第一半边电路图。

图9是本发明一个较佳实施例的压摆率增加器的第二半边电路图。

具体实施方式

本发明是一个动态CMOS运算放大器的压摆率增加器，它和放大器2并联使用，如图3所示，该压摆率增加器1包括一比较单元100及一执行单元200，比较单元100具有两输入端，其中一输入端连接放大器2的正相输入端电压Vip，另一输入端连接放大器2的负相输入端电压Vin，比较单元100根据正相输入端电压和负相输入端电压的差值确定第一状态信号state1和第二状态信号state2，根据这一差值，压摆率增加器有3个状态：

状态0：|Vip-Vin|＜δ，如果图1中，Q＝Csxδ/2V＝3pFxδ/2V足够小以至于低功耗放大器的偏置电流足以及时转移它，此时不必输出状态信号；

状态1：Vip-Vin＞δ，在此状态下，使第一状态信号state1有效，例如为高电平；

状态2：Vin-Vip＞δ，在此状态下，使第二状态信号state2有效，例如为高电平；

其中，参数δ是用以判断是否需要压摆率增加器工作的临界电压，δ＜压摆率增加器不需要工作的最大值δmax，在本实施例中δ＝500mv。

执行单元200具有两输入端和两输出端，这两个输入端连接比较单元100，以分别接收第一状态信号state1和第二状态信号state2。执行单元200的两个输出端分别连接放大器2的正相输出端电压Vop和负相输出端电压Von。当执行单元200接收到有效(如高电平)的第一状态信号state1时，执行单元200被使能，从而增加对正相输出端电压Vop的充电电流和对负相输出端电压Von的放电电流；而当执行单元200接收到有效(如高电平)的第二状态信号state2时，执行单元200也被使能，增加对该负相输出端电压Von的充电电流和对该正相输出端电压Vop的放电电流。通过上述操作，可以在放大器2处于状态1或状态2时，提高放大器的输出电压的响应速度，即实现低电源电压低功耗运算放大器的高压摆率。

在一个实施例中，该比较单元100可以用具有失调电压的比较器来实现，请参阅图5所示，比较单元100包括第一比较器101和第二比较器102，其中第一比较器101具有一正相输入端101a、一负相输入端101b及一输出端101c，正相输入端101a连接运算放大器2的正相输入端电压Vip，负相输入端101b连接运算放大器的负相输入端Vin，输出端101c输出第一状态信号state1。其中负相输入端101b具有一失调电压，该失调电压等于上述临界电压δ。由此，只有当Vip-Vin＞δ时，第一状态信号state1才呈现为高电平。

第二比较器102也具有一正相输入端102a、一负相输入端102b及一输出端102c，正相输入端102a连接运算放大器2的负相输入端电压Vin，第二比较 器102的负相输入端102b连接运算放大器的正相输入端电压Vip，输出端102c输出该第二状态信号state2。其中该负相输入端1012b具有一失调电压，该失调电压等于上述临界电压δ。由此，只有当Vin-Vip＞δ时，第二状态信号state2才呈现为高电平。

由上述可知，state1和state2并不同时为高电平。此外，当|Vip-Vin|＜δ时，无论是state1还是state2，均为低电平。

以下说明执行单元200的实施方案，在本发明中，执行单元200可以采用电流源和开关结合的方式实现。请参阅图5所示，执行单元200可包括第一、第二、第三、第四电流源201～204，以及第一、第二开关S1、S2。

第一电流源201和第二电流源202可连接一电压源Vpow，以提供一充电电流，第三电流源203和第四电流源204则连接一接地端Gnd，以提供一放电电流。第一开关S1用以提供第一电流源201至放大器2的正相输出端Vop的充电路径L1，以及提供负相输出端Von至第四电流源203的放电路径L4。第二开关S2用以提供第二电流源202至放大器的负相输出端Vop的充电路径L2，以及提供正相输出端Vop至第三电流源203的放电路径L3。

第一开关S1接收第一状态信号state1，当第一状态信号state1有效(如高电平)时，第一开关S1闭合，使第一电流源201至正相输出端Vop的充电路径L1导通，且负相输出端Von 204至第四电流源的放电路径L4导通。此过程中，第二状态信号state2无效(低电平)，第二开关S2断开。

第二开关S2接收第二状态信号state2，当第二状态信号state2有效(如高电平)时，第一开关S2闭合，使第二电流源202至负相输出端Von的充电路径L3导通，且正相输出端Vop至第三电流源203的放电路径L3导通。此过程中，第一状态信号state1无效(低电平)，第一开关S1断开。

在一个实施例中，第一开关S1可连接于第一电流源201与放大器2的正相输出端Vop之间，以及第四电流源204与负相输出端Von之间。而第二开关S2可连接于第二电流源202与负相输出端Von之间，以及第三电流源203与正相输出端Vop之间。但本领域技术人员可知，控制第一至第四电流源201～204的充/放电路径的方式并不限于图5所示的连接方式，而是任何能够控制充/放电电流的通断的连接方式。

举例来说，第一至第四电流源201～204可由晶体管构成，而该第一开关S1和该第二开关S2也可为晶体管。在此情形下，可以通过控制构成电流源的晶体管的栅极偏置电压来控制电流源的导通和截止，以下举一具体电路加以说明。

图6示出本发明一个较佳实施例的一种压摆率增加器的输出级半边电路图。本实施例的压摆率增加器包括结构完全对称的第一半边电路及第二半边电路，现以图6所示的第一半边电路的输出级为例进行描述。该输出级电路(即执行单元)包括第一比例电流源301、第二比例电流源302、第一开关晶体管MU、第二开关晶体管MD、第三开关晶体管S1n和第四开关晶体管S1p。以下分别详述。

第一比例电流源301具有一输入端301a及第一、第二输出端301b、301c，输入端301a连接一电源电压Vpow，第一输出端301b连接一第一节点PB，第二输出端301c连接放大器2(参阅图3)的正相输出端Vop。具体地说，第一比例电流源301包括一第一晶体管3011及一第二晶体管3012。其中，第一晶体管3011的源极和第二晶体管的源极连接输入端301a，第一晶体管3011的栅极和第二晶体管3012的栅极连接第一节点PB，第一晶体管3011的漏极连接第一输出端301b，第二晶体管3012的漏极连接该第二输出端301c。在一个实施例中，第一晶体管3011及第二晶体管3012均为NMOS晶体管，其电流比为1∶M。

第二比例电流源302具有一输入端302a及第一、第二输出端302b、302c，输入端302a连接一接地电压Gnd，第一输出端302b连接一第二节点NB，第二输出端302c连接放大器2的负相输出端Von。具体地说，第二比例电流源302包括一第三晶体管3021及一第四晶体管3022。其中，该第一晶体管3021的源极和第二晶体管3022的源极连接输入端302a，第一晶体管3021的栅极和第二晶体管3022的栅极连接第二节点NB，第一晶体管3021的漏极连接第一输出端302b，该第二晶体管3022的漏极连接该第二输出端302c。在一个实施例中，第三晶体管3021及第四晶体管3022均为PMOS晶体管，其电流比为1∶M。

第一开关晶体管MU的源极连接电源电压Vpow，其漏极连接第一节点PB， 其栅极连接一第一开关信号offp。第二开关晶体管MD的源极连接一接地电压，其漏极连接第二节点NB，其栅极连接一第二开关信号offn。在本实施例中，第一开关晶体管MU可为一NMOS晶体管，第二开关晶体管MD可为一PMOS晶体管。

第三开关晶体管S1n的漏极连接第一节点PB，源极连接第二节点NB，其栅极连接一第三开关信号Onn。第四开关晶体管S1p的漏极连接第一节点PB，源极连接第二节点NB，其柵极连接一第四开关信号Onp。第三开关晶体管S1n可为一PMOS晶体管，第四开关晶体管S1p可为一NMOS晶体管。

为了减轻全差分运算放大器2的共模反馈电路的负担，图6所示电路中对Vop的充电电流和对Von的放电电流应尽量相等，该压摆率增加器具有和图2所示AB类输入级运算放大器一样的充放电电流匹配性。

此外，在相等的栅源电压下要导通相等的电流，一般地PMOS的尺寸大于NMOS。因此较佳地，可用补偿晶体管Mc的栅电容来补偿第一节点PB和第二节点NB之间的寄生电容差，进一步避免在状态变化时充放电电流不相等，实践显示这种补偿不需要非常精确。

另外为了避免在状态变化时充放电电流不相等，第一、第二开关晶体管MU、MD和第三、第四开关晶体管S1p、S1n不能同时导通，为此，可令第一、第二开关信号Offp、Offn先于第三、第四开关信号Onn、Onp使能(enable)，且令第一、第二开关信号Offp、Offn后于第三、第四开关信号Onn、Onp禁能(disable)。图7示出图6所示电路的控制信号时序图。

举例来说，该控制时序可以用P/N比例失衡的反相器串容易地产生。一个输入级半边电路如图8所示，其中压摆率增加器的输入级包括比较器401、第一至第四反相器402～405。比较器401具有一正相输入端401a、一负相输入端401b及一输出端401c，该正相输入端401a连接运算放大器2的正相输入端电压Vip，该负相输入端401b连接运算放大器2的负相输入端Vin，该输出端401c输出第一状态信号state1。其中该负相输入端401b具有一失调电压，该失调电压等于临界电压δ。

第一反相器402的输入端连接第一状态信号state1，其输出端输出第二开关信号Offn，第二反相器403的输入端连接第二开关信号Offn，其输出端输出 第一开关信号Offp。第一反相器402、第二反相器403对state1的上升沿响应较快，而对下降沿的响应较慢。

第三反相器404的输入端连接第一状态信号state1，其输出端输出第四开关信号Onp，第四反相器405的输入端连接第四开关信号Onp，其输出端输出第三开关信号Offn。第三反相器404、第四反相器405对state1的上升沿响应较慢，而对下降沿的响应较快。

以下结合图6～图8描述压摆率增加器的工作过程。在状态0，开关晶体管S1p和S1n截止，开关晶体管MU上拉节点PB到电源电压，开关晶体管MD下拉节点NB到地电压，所以压摆率增加器与放大器断开。

当Vip-Vin＞δ时，第一状态信号state1变高，Offp和Offn分别迅速变高和变低以截止开关晶体管MU和MD；之后Onp和Onn分别变低和变高以导通S1p和S1n。此时以二极管形式连接的PMOS晶体管S1p和NMOS晶体管S1n串联在电源和地之间传导电流，该电流通过比例电流源301、302产生大的压摆驱动电流Idri。驱动电流Idri一方面对Vop充电，另一方面对Von放电。

在压摆状态的最后阶段，当放大器输入电压Vip和Vin之间的电压差小到临界电压δ，state1变低，Onp和Onn分别迅速变高和变低以截止开关晶体管S1p和S1n。之后Offp和Offn分别变低和变高以导通开关晶体管MU和MD，它们上拉节点PB到电源电压，并下拉节点NB到地。因此压摆率增加器与放大器又断开。

因此，通过第一至第四晶体管来控制比例电流源301、302的电流通断，从而控制运算放大器的输出电压Vop、Von的充、放电路径。

需要注意的是，上述压摆率增加器可能会过冲。从压摆率增加器判断到|Vip-Vin|＜δ到截止压摆驱动电流Idri之间存在延时τ。如果Idri*τ/Cs＞δ(一阶近似)，输出电压就会过冲。在上述实施例中，Idri*τ/Cs＝100mv，需要100mv＜δ＜500mv，这是一个很宽松的设计范围，所以该压摆率增加器具有高可靠性。

实践表明，该压摆率增加器中的比较器和反相器消耗的平均电流只有不采用压摆率增加器而要实现相同建立时间的运算放大器的偏置电流的近1/10，比如50uA对400uA。

图9为本发明一个较佳实施例的第二半边电路图，它与图8所示第一半边 电路图相比，差别仅仅是将输入级的正相输入端电压Vip与负相输入端电压Vin互换，且将输出级的正相输入端电压Vip与负相输入端电压Vin互换。第二半边电路所起的作用是，当Vin-Vip＞δ时，通过比例电流源301、302产生大的压摆驱动电流Idri。驱动电流Idri一方面对Von充电，另一方面对Vop放电。

本发明的上述实施例，利用增加对运算放大器输出端的充电电流和放电电流的方式，使之与现有技术相比具有如下优点：

1、有效地实现低电源电压低功耗运算放大器的高压摆率，并且不影响放大器自身的小信号性能；

2、具有高可靠性；

3、具有和AB类输入级运算放大器一样的充放电电流匹配性；

4、额外增加的功耗和成本很小，实践表明，额外消耗的平均电流只有不采用压摆率增加器而要实现相同建立时间的运算放大器的偏置电流的近1/10。

虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。

Claims (16)

1.一种动态CMOS运算放大器的压摆率增加器，该运算放大器具有一正相输入端、一负相输入端、一正相输出端及一负相输出端，其特征在于，该压摆率增加器包括：

一比较单元，其输入端连接该正相输入端和该负相输入端，比较单元根据正相输入端电压和负相输入端电压的差值确定一第一状态信号和一第二状态信号，其中，当正相输入端电压和负相输入端电压的差大于一临界电压时，输出有效的第一状态信号，当负相输入端电压和正相输入端电压的差大于该临界电压时，输出有效的第二状态信号；

一执行单元，其输入端连接该比较单元，其输出端连接该正相输出端及该负相输出端，执行单元接收该第一状态信号和第二状态信号，其中当接收到有效的第一状态信号时，增加对该正相输出端的充电电流和对该负相输出端的放电电流，当接收到有效的第二状态信号时，增加对该负相输出端的充电电流和对该正相输出端的放电电流。

2.如权利要求1所述的动态CMOS运算放大器的压摆率增加器，其特征在于，该比较单元包括：

第一比较器，其具有一正相输入端、一负相输入端及一输出端，该正相输入端连接运算放大器的正相输入端，该负相输入端连接运算放大器的负相输入端，该输出端输出该第一状态信号，且该负相输入端具有一失调电压；

第二比较器，其具有一正相输入端、一负相输入端及一输出端，该正相输入端连接运算放大器的负相输入端，该负相输入端连接运算放大器的正相输入端，该输出端输出该第二状态信号，且该负相输入端具有该失调电压。

3.如权利要求1所述的动态CMOS运算放大器的压摆率增加器，其特征在于，该执行单元包括第一、第二、第三、第四电流源，以及第一、第二开关；

该第一电流源和该第二电流源连接一电压源，该第三电流源和该第四电流源连接一接地端；该第一开关提供该第一电流源至该正相输出端的充电路径和该负相输出端至第四电流源的放电路径，该第二开关提供该第二电流源至该负相输出端的充电路径和该正相输出端至第三电流源的放电路径；

其中，当该第一状态信号有效时，该第一开关闭合，使第一电流源至该正相输出端的充电路径导通，且该负相输出端至该第四电流源的放电路径导通；当该第二状态信号有效时，该第二开关闭合，使第二电流源至该负相输出端的充电路径导通，且该正相输出端至该第三电流源的放电路径导通。

4.如权利要求3所述的动态CMOS运算放大器的压摆率增加器，其特征在于，该第一开关连接于该第一电流源与该正相输出端之间，以及该第四电流源与该负相输出端之间。

5.如权利要求3所述的动态CMOS运算放大器的压摆率增加器，其特征在于，该第二开关连接于该第二电流源与该负相输出端之间，以及该第三电流源与该正相输出端之间。

6.如权利要求1所述的动态CMOS运算放大器的压摆率增加器，其特征在于，该临界电压小于产生运算放大器偏置电流能够及时转移的电荷的最大电压值。

7.如权利要求1所述的动态CMOS运算放大器的压摆率增加器，其特征在于，该临界电压为500mV。

8.一种动态CMOS运算放大器的压摆率增加器，该运算放大器具有一正相输入端、一负相输入端、一正相输出端及一负相输出端，其特征在于该压摆率增加器包括第一半边电路及第二半边电路，第一半边电路和第二半边电路分别包括：

第一比例电流源，其具有一输入端及第一、第二输出端，该输入端连接一电源电压，该第一输出端连接一第一节点；其中该第一半边电路的第一比例电流源的第二输出端连接该正相输出端，而该第二半边电路的第一比例电流源的第二输出端连接该负相输出端；

第二比例电流源，其具有一输入端及第一、第二输出端，该输入端连接一接地电压，该第一输出端连接一第二节点；其中该第一半边电路的第二比例电流源的第二输出端连接该负相输出端，而该第二半边电路的第二比例电流源的第二输出端连接该正相输出端；

第一开关晶体管，其第一源/漏极连接一电源电压，其第二源/漏极连接该第一节点，其栅极连接一第一开关信号；

第二开关晶体管，其第一源/漏极连接一接地电压，其第二源/漏极连接该第二节点，其栅极连接一第二开关信号；

第三开关晶体管，其第一源/漏极连接该第一节点，其第二源/漏极连接该第二节点，其栅极连接一第三开关信号；

第四开关晶体管，其第一源/漏极连接该第一节点，其第二源/漏极连接该第二节点，其栅极连接一第四开关信号；

该第一半边电路还包括：

比较器，其具有一正相输入端、一负相输入端及一输出端，该正相输入端连接运算放大器的正相输入端电压，该负相输入端连接运算放大器的负相输入端电压，该输出端输出一第一状态信号，且该负相输入端具有一失调电压；

第一反相器，其输入端连接第一状态信号，其输出端输出该第一半边电路的第二开关信号；

第二反相器，其输入端连接该第一半边电路的第二开关信号，其输出端输出该第一半边电路的第一开关信号；

第三反相器，其输入端连接第一状态信号，其输出端输出该第一半边电路的第四开关信号；

第四反相器，其输入端连接该第一半边电路的第四开关信号，其输出端输出该第一半边电路的第三开关信号；

该第二半边电路还包括：

比较器，其具有一正相输入端、一负相输入端及一输出端，该正相输入端连接运算放大器的负相输入端电压，该负相输入端连接运算放大器的正相输入端电压，该输出端输出一第二状态信号，且该负相输入端具有该失调电压；

第一反相器，其输入端连接第二状态信号，其输出端输出该第二半边电路的第二开关信号；

第二反相器，其输入端连接该第二半边电路的第二开关信号，其输出端输出该第二半边电路的第一开关信号；

第三反相器，其输入端连接第二状态信号，其输出端输出该第二半边电路的第四开关信号；

第四反相器，其输入端连接该第二半边电路的第四开关信号，其输出端输出该第二半边电路的第三开关信号。

9.如权利要求8所述的动态CMOS运算放大器的压摆率增加器，其特征在于，该第一比例电流源包括一第一晶体管及一第二晶体管，该第一晶体管的源极和第二晶体管的源极连接该第一比例电流源的输入端，该第一晶体管的栅极和第二晶体管的栅极连接该第一节点，该第一晶体管的漏极连接该第一比例电流源的第一输出端，该第二晶体管的漏极连接该第一比例电流源的第二输出端。

10.如权利要求8所述的动态CMOS运算放大器的压摆率增加器，其特征在于，该第二比例电流源包括一第三晶体管及一第四晶体管，该第三晶体管的源极和第四晶体管的源极连接该第二比例电流源的输入端，该第三晶体管的栅极和第四晶体管的栅极连接该第二节点，该第三晶体管的漏极连接该第二比例电流源的第一输出端，该第四晶体管的漏极连接该第二比例电流源的第二输出端。

11.如权利要求8所述的动态CMOS运算放大器的压摆率增加器，其特征在于，该第一开关晶体管是NMOS晶体管，其第一源/漏极是源极，其第二源/漏极是漏极。

12.如权利要求8所述的动态CMOS运算放大器的压摆率增加器，其特征在于，该第二开关晶体管是PMOS晶体管，其第一源/漏极是漏极，其第二源/漏极是源极。

13.如权利要求8所述的动态CMOS运算放大器的压摆率增加器，其特征在于，该第三开关晶体管是PMOS晶体管，其第一源/漏极是漏极，其第二源/漏极是源极；以及该第四开关晶体管是NMOS晶体管，其第一源/漏极是源极，其第二源/漏极是漏极。

14.如权利要求8所述的动态CMOS运算放大器的压摆率增加器，其特征在于，还包括一补偿晶体管，其栅极连接该第二节点，其源极和漏极连接该接地电压。

15.如权利要求8所述的动态CMOS运算放大器的压摆率增加器，其特征在于，在该第一半边电路及该第二半边电路中，该第一、第二开关信号先于该第三、第四开关信号使能，且该第一、第二开关信号后于该第三、第四开关信号禁能。

16.如权利要求8所述的动态CMOS运算放大器的压摆率增加器，其特征在于，该失调电压介于100mv～500mv之间。

Images