CN107807707B - 一种多路径高压摆率环路运放电路及其实现方法 - Google Patents

一种多路径高压摆率环路运放电路及其实现方法 Download PDF

Info

Publication number
CN107807707B
CN107807707B CN201711114417.0A CN201711114417A CN107807707B CN 107807707 B CN107807707 B CN 107807707B CN 201711114417 A CN201711114417 A CN 201711114417A CN 107807707 B CN107807707 B CN 107807707B
Authority
CN
China
Prior art keywords
tube
nmos tube
pmos tube
grid
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711114417.0A
Other languages
English (en)
Other versions
CN107807707A (zh
Inventor
吴建辉
王鹏
孙杰
李红
包天罡
王甫锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN201711114417.0A priority Critical patent/CN107807707B/zh
Publication of CN107807707A publication Critical patent/CN107807707A/zh
Application granted granted Critical
Publication of CN107807707B publication Critical patent/CN107807707B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开一种多路径高压摆率环路运放电路的实现方法，包括三极级联反向器；添加一辅助路径，在环路运放抽取的过程中，辅助路径工作，增加压摆率；在小信号建立过程中，辅助路径停止工作，避免产生大的过冲。本发明还公开一种多路径高压摆率环路运放电路，包括三级级联反向器；还包括一个带偏置的反向器，所述带偏置的反向器与三级级联反向器连接。此种技术方案通过添加辅助路径，提高环路运放的压摆率，同时不影响环路运放的稳定性。

Description

一种多路径高压摆率环路运放电路及其实现方法
技术领域
本发明属于高精度运放设计技术领域，特别涉及一种环路运放提高压摆率的电路结构及其实现方法。
背景技术
随着集成电路工艺尺寸的逐渐缩减，MOS管的本征增益下降，同时，电源电压降低，使得高增益运放的设计越来越困难；此外，传统运放大多具有相当高的功耗，这也限制了其应用范围。
环路运放由Benjamin Hershberg在2012年首次提出，应用在pipeline模数转换器中，在0.18nm工艺下获得采样率20MHz,SNDR76.8dB,功耗5.1mw的优异性能指标。环路运放的功耗低，结构简单，易于尺寸缩减。
环路运放的稳定性与其最后一级反相器的过充电流有关，过充电流越小，运放越容易稳定，作为代价，抽取阶段的电流会减小，从而降低了运放的建立速度。
为了实现环路运放的稳定，需要减小过冲电压，一般通过减小过冲电流实现，与此同时，抽取电流也会减小，从而减小了压摆率，影响了电路的建立速度。
发明内容
本发明的目的，在于提供一种多路径高压摆率环路运放电路及其实现方法，通过添加辅助路径，提高环路运放的压摆率，同时不影响环路运放的稳定性。
为了达成上述目的，本发明的解决方案是：
一种多路径高压摆率环路运放电路的实现方法，包括三级级联反向器；添加一辅助路径，在环路运放抽取的过程中，辅助路径工作，增加压摆率；在小信号建立过程中，辅助路径停止工作，避免产生大的过冲。
一种多路径高压摆率环路运放电路，包括三级级联反向器；还包括一个带偏置的反向器，所述带偏置的反向器与三级级联反向器连接。
上述三级级联反向器包括第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管、第二PMOS管、第三PMOS管和电阻，其中，第一NMOS管的栅极与第一PMOS管的栅极连接，并共同作为运放电路的输入端，第一NMOS管的漏极与第一PMOS管的漏极连接，第一NMOS管的源极连接VSS，第一PMOS管的源极连接VDD；第二NMOS管的栅极和第二PMOS管的栅极连接，并共同连接第一NMOS管的漏极，第二NMOS管的漏极和第二PMOS管的漏极之间连接电阻，第二NMOS管的源极连接VSS，第二PMOS管的源极连接VDD；第三NMOS管的栅极连接第二NMOS管的漏极，第三PMOS管的栅极连接第二PMOS管的漏极，第三NMOS管的源极连接VSS，第三PMOS管的源极连接VDD，第三NMOS管的漏极与第三PMOS管的漏极连接，并共同作为运放电路的输出端。
上述带偏置的反向器包括第五PMOS管、第五NMOS管、第六PMOS管、第六NMOS管、第一电容和第二电容，其中，第五PMOS管的栅极与第六PMOS管的漏极连接，并共同连接第一电容的一端，第一电容的另一端连接第二PMOS管的漏极，第五PMOS管的源极与第六PMOS管的源极均连接VDD，第五PMOS管的漏极连接运放电路的输出端，第六PMOS管的栅极连接第一复位时钟信号；第五NMOS管的栅极与第六NMOS管的漏极连接，并共同连接第二电容的一端，第二电容的另一端连接第二NMOS管的漏极，第五NMOS管的源极与第六NMOS管的源极均连接VSS，第五NMOS管的漏极连接运放电路的输出端，第六NMOS管NM6的栅极连接第二复位时钟信号，其中，第一、第二复位时钟信号为相反信号。
上述运放电路闭环工作时，第一NMOS管的栅极与第一PMOS管的栅极连接第三电容Cin的一端，第三电容的另一端作为运放电路的输入端；第一NMOS管的栅极与第一PMOS管的栅极还连接第四电容Cf的一端，第四电容的另一端连接运放电路的输出端，运放电路的输出端还经第五电容CL连接VSS。
采用上述方案后，本发明通过多路径的设置，既确保了环路运放的速度，同时保证了环路运放的稳定性，为环路运放的设计提供了更高的自由度。
附图说明
图1是本发明多路径高压摆率环路运放电路的示意图；
图2是本发明多路径高压摆率环路运放电路的闭环工作电路示意图；
图3是单路径环路运放电路的闭环工作电路示意图；
图4是多路径环路运放和单路径环路运放的建立曲线对比图。
具体实施方式
以下将结合附图，对本发明的技术方案及有益效果进行详细说明。
如图1和图3所示，本发明提供一种多路径高压摆率环路运放电路的实现方法，用于在单路径环路运放电路的主路径基础上，添加一辅助路径，在环路运放抽取的过程中，辅助路径工作，增加压摆率；在小信号建立过程中，辅助路径停止工作，避免产生大的过冲。通过多路径的设置，既确保了环路运放的速度，同时保证了环路运放的稳定性。
本发明还提供一种多路径高压摆率环路运放电路，参照图1，所述电路包括三级级联反向器(主路径)和一个带偏置的反向器(辅助路径)，下面分别介绍。
所述三级级联反向器包括第一NMOS管NM1、第二NMOS管NM2、高阈值第三NMOS管NM3、第一PMOS管PM1、第二PMOS管PM2、高阈值第三PMOS管PM3和电阻R1，其中，第一NMOS管NM1的栅极与第一PMOS管PM1的栅极连接，并共同作为运放电路的输入端，连接运放输入IN，第一NMOS管NM1的漏极与第一PMOS管PM1的漏极连接，第一NMOS管NM1的源极连接VSS，第一PMOS管PM1的源极连接VDD；第二NMOS管NM2的栅极和第二PMOS管PM2的栅极连接，并共同连接到第一NMOS管NM1的漏极与第一PMOS管PM1的漏极，第二NMOS管NM2的漏极和第二PMOS管PM2的漏极之间连接电阻R1，第二NMOS管NM2的源极连接VSS，第二PMOS管PM2的源极连接VDD；第三NMOS管NM3的栅极连接第二NMOS管NM2的漏极，第三PMOS管PM3的栅极连接第二PMOS管PM2的漏极，第三NMOS管NM3的源极连接VSS，第三PMOS管PM3的源极连接VDD，第三NMOS管NM3的漏极与第三PMOS管PM3的漏极连接，并共同作为运放电路的输出端，输出信号OUT。
所述带偏置的反向器包括第五PMOS管PM5、第五NMOS管NM5、第六PMOS管PM6、第六NMOS管NM6、第一电容C1和第二电容C2，其中，第五PMOS管PM5的栅极与第六PMOS管PM6的漏极连接，并共同连接第一电容C1的一端，第一电容C1的另一端连接第二PMOS管PM2的漏极，第五PMOS管PM5的源极与第六PMOS管PM6的源极均连接VDD，第五PMOS管PM5的漏极连接运放电路的输出端，第六PMOS管PM6的栅极连接复位时钟信号Rst_n；第五NMOS管NM5的栅极与第六NMOS管NM6的漏极连接，并共同连接第二电容C2的一端，第二电容C2的另一端连接第二NMOS管NM2的漏极，第五NMOS管NM5的源极与第六NMOS管NM6的源极均连接VSS，第五NMOS管NM5的漏极连接运放电路的输出端，第六NMOS管NM6的栅极连接复位时钟信号Rst，其中，时钟信号Rst与时钟信号Rst_n为相反信号。
配合图2所示，VDD为电源电压，Vss为地电位，Vp1、Vp2、Vn1、Vn2为图2中标注节点电压，Vthp为PMOS管阈值电压，Vthn为NMOS管阈值电压。当本防范提供的运放电路闭环工作时，当时钟信号Rst为高时，电路复位，VDD-Vp1＜Vtp，Vn1＜Vtn，Vp2＝VDD，Vn2＝VSS；当时钟Rst为低时，运放正常工作，首先进入抽取状态，假如：Vp1＝VSS，Vp2＜VDD-Vthp，辅助路径和主路径同时工作，抽取电流很大，小信号建立，当Vp1＝VDD-Vthp，Vp2接近VDD，主路径会产生一定的过冲，而辅助路径早就进入亚阈值区，因此不会产生过冲，设计时，控制主路径的过程大小，使得过冲发生后，VDD-Vp1<Vtp，Vn1<Vtn，主路径和辅助路径都工作在亚阈值区，运放稳定。
如图4所示，通过比较多路径和单路径环路运放的建立曲线图，带有多路径的电路建立时间大约为5ns，不带多路径的大于10ns，可以明显看出，采用本发明的上述方案后，通过增加辅助路径，在环路运放稳定性的前提下，增加了运放的压摆率，减少了建立时间。
以上实施例仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明保护范围之内。

Claims (2)

1.一种多路径高压摆率环路运放电路，包括三级级联反向器；其特征在于：还包括一个带偏置的反向器，所述带偏置的反向器与三级级联反向器连接；
所述三级级联反向器包括第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管、第二PMOS管、第三PMOS管和电阻，其中，第一NMOS管的栅极与第一PMOS管的栅极连接，并共同作为运放电路的输入端，第一NMOS管的漏极与第一PMOS管的漏极连接，第一NMOS管的源极连接VSS，第一PMOS管的源极连接VDD；第二NMOS管的栅极和第二PMOS管的栅极连接，并共同连接第一NMOS管的漏极，第二NMOS管的漏极和第二PMOS管的漏极之间连接电阻，第二NMOS管的源极连接VSS，第二PMOS管的源极连接VDD；第三NMOS管的栅极连接第二NMOS管的漏极，第三PMOS管的栅极连接第二PMOS管的漏极，第三NMOS管的源极连接VSS，第三PMOS管的源极连接VDD，第三NMOS管的漏极与第三PMOS管的漏极连接，并共同作为运放电路的输出端；
所述带偏置的反向器包括第五PMOS管、第五NMOS管、第六PMOS管、第六NMOS管、第一电容和第二电容，其中，第五PMOS管的栅极与第六PMOS管的漏极连接，并共同连接第一电容的一端，第一电容的另一端连接第二PMOS管的漏极，第五PMOS管的源极与第六PMOS管的源极均连接VDD，第五PMOS管的漏极连接运放电路的输出端，第六PMOS管的栅极连接第一复位时钟信号；第五NMOS管的栅极与第六NMOS管的漏极连接，并共同连接第二电容的一端，第二电容的另一端连接第二NMOS管的漏极，第五NMOS管的源极与第六NMOS管的源极均连接VSS，第五NMOS管的漏极连接运放电路的输出端，第六NMOS管NM6的栅极连接第二复位时钟信号，其中，第一、第二复位时钟信号为相反信号。
2.如权利要求1所述的一种多路径高压摆率环路运放电路，其特征在于：所述运放电路闭环工作时，第一NMOS管的栅极与第一PMOS管的栅极连接第三电容的一端，第三电容的另一端作为运放电路的输入端；第一NMOS管的栅极与第一PMOS管的栅极还连接第四电容的一端，第四电容的另一端连接运放电路的输出端，运放电路的输出端还经第五电容连接VSS。
CN201711114417.0A 2017-11-13 2017-11-13 一种多路径高压摆率环路运放电路及其实现方法 Active CN107807707B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711114417.0A CN107807707B (zh) 2017-11-13 2017-11-13 一种多路径高压摆率环路运放电路及其实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711114417.0A CN107807707B (zh) 2017-11-13 2017-11-13 一种多路径高压摆率环路运放电路及其实现方法

Publications (2)

Publication Number Publication Date
CN107807707A CN107807707A (zh) 2018-03-16
CN107807707B true CN107807707B (zh) 2019-08-06

Family

ID=61590807

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711114417.0A Active CN107807707B (zh) 2017-11-13 2017-11-13 一种多路径高压摆率环路运放电路及其实现方法

Country Status (1)

Country Link
CN (1) CN107807707B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101359898A (zh) * 2007-07-31 2009-02-04 展讯通信（上海）有限公司 动态cmos运算放大器的压摆率增加器
CN101667740A (zh) * 2009-08-14 2010-03-10 西安龙腾微电子科技发展有限公司 锂电池充放电保护芯片中的输出驱动电路
CN101895264A (zh) * 2010-07-09 2010-11-24 复旦大学 用于流水线模数转换器的高速低功耗大摆幅运算放大器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005092783A (ja) * 2003-09-19 2005-04-07 Rohm Co Ltd 電源装置およびそれを備える電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101359898A (zh) * 2007-07-31 2009-02-04 展讯通信（上海）有限公司 动态cmos运算放大器的压摆率增加器
CN101667740A (zh) * 2009-08-14 2010-03-10 西安龙腾微电子科技发展有限公司 锂电池充放电保护芯片中的输出驱动电路
CN101895264A (zh) * 2010-07-09 2010-11-24 复旦大学 用于流水线模数转换器的高速低功耗大摆幅运算放大器

Also Published As

Publication number Publication date
CN107807707A (zh) 2018-03-16

Similar Documents

Publication Publication Date Title
CN103219961B (zh) 一种带宽可调的运算放大器电路
CN204481788U (zh) 一种可抑制输出共模波动的lvds驱动电路
CN203840288U (zh) 一种用于两级差分放大器的连续时间共模反馈电路
CN102957405A (zh) 一种动态锁存比较器
CN104133515A (zh) Pmos管衬底选择电路
CN107861553A (zh) 基于斩波调制技术的抗辐射基准电压源
CN104283546A (zh) 一种低压差分信号驱动器
CN106571796B (zh) 上电复位电路和方法
CN103956982A (zh) 一种用于两级差分放大器的连续时间共模反馈电路
CN107807707B (zh) 一种多路径高压摆率环路运放电路及其实现方法
CN103414329B (zh) 一种电压峰值锁定电路
CN105991125A (zh) 反相器电路、输出稳定的动态比较器及比较方法
CN104242909B (zh) 一种电平转换电路
CN103457554A (zh) 轨到轨运算放大器
CN107395146B (zh) 一种恒定跨导放大器电路
CN109787612A (zh) 一种新型的宽范围亚阈值电平移位器电路
CN105245221A (zh) 一种p沟道场效应晶体管抗单粒子效应加固电路
CN104993816A (zh) 倍压电路
CN106160459A (zh) 快速瞬态响应的电荷泵电路系统
CN107834837A (zh) 一种带有非稳态电流限制的自适应软启动电路
CN112350714A (zh) 一种源极跟随形式的均衡电路
CN106681418A (zh) 具有宽输入电压范围和可调阈值电压的输入电路
CN105281753A (zh) 适用于延迟锁相环的高性能电荷泵
CN107834981A (zh) 一种抗pv变化的环路运放电路
CN105337593A (zh) 实现增强抗干扰能力的迟滞电路结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant