CN101895264A

CN101895264A - 用于流水线模数转换器的高速低功耗大摆幅运算放大器

Info

Publication number: CN101895264A
Application number: CN 201010222245
Authority: CN
Inventors: 任俊彦; 范明俊; 舒光华; 束晨; 许俊; 李宁; 叶凡
Original assignee: Fudan University
Current assignee: Fudan University
Priority date: 2010-07-09
Filing date: 2010-07-09
Publication date: 2010-11-24
Anticipated expiration: 2030-07-09
Also published as: CN101895264B

Abstract

本发明属于集成电路技术领域，具体为一种用于流水线模数转换器的高速低功耗大摆幅的运算放大器。该运算放大器由输入尾电流源管，差分输入对管，N型共栅管，P型共栅管，P型负载管，复制电路，以及自举电路构成。具体采用增益自举套筒式共源共栅结构，使尾电流源管和PMOS负载管工作在线性区以增大其输出摆幅，用复制电路动态调整尾电流源栅极电压，维持其电流恒定，增大其输出阻抗，从而改善共模抑制比和电源抑制比。本运算放大器实现高速度、低功耗、大输出摆幅、高共模抑制比和高电源抑制比。

Description

用于流水线模数转换器的高速低功耗大摆幅运算放大器

技术领域

本发明属集成电路技术领域，具体涉及一种用于流水线模数转换器的高速低功耗大摆幅运算放大器。

背景技术

高速度、低功耗模数转换器的设计是如今混合信号系统芯片设计中的总体发展趋势，它在数据通信、液晶显示驱动、SOC系统、10/100兆以太网等方面都有着广泛的应用。在众多种类的模数转换器电路结构中，流水线结构以其在速度、精度和功耗方面的折衷优势而成为首要选择。

流水线模数转换器的每一级流水线都需要采样与保持上一级输出的模拟结果，这需要带开关电容的运算放大器，它的速度，功耗，摆幅，噪声等对整体流水线模数转换器的速度、功耗和有效位数有着至关重要的影响。因此，设计出高速、低功耗、大摆幅的运算放大器是流水线模数转换器中非常重要的任务。

发明内容

本发明的目的在于提供一种用于流水线模数转换器的低功耗大摆幅运算放大器，以克服现有应用于高速模数转换器的运算放大器功耗大的问题。

本发明提出的用于流水线模数转换器的高速低功耗大摆幅运算放大器，采用增益自举套筒式共源共栅结构，具体由输入尾电流源管1，MOS管2、3组成的差分输入对管，N型共栅管4、5，P型共栅管6、7，P型负载管8、9，MOS管10~15组成的复制电路，以及自举电路42、43构成。其中，NMOS尾电流源管1的源端，NMOS管10的源端接地。PMOS管8、9、15的源端接地。NMOS管2、3的栅极接差分输入信号，它们的漏端接NMOS管4、5的源端。PMOS管8、9的漏端接PMOS管6、7的源端。自举运放42的输入接NMOS管2、3的漏端，输出接NMOS管4、5的栅极，构成负反馈；自举运放43的输入接PMOS管8、9的漏端，输出接PMOS管6、7的栅极，构成负反馈。PMOS管6、7的漏端分别接NMOS管4、5的漏端，作为差分输出端。PMOS管15的漏端接PMOS管14的源端。PMOS管14的漏端接PMOS管13的源端和NMOS管1、10的栅极。PMOS管13的漏端接NMOS管11、12的漏端。NMOS管11、12的栅极接输入差分信号，源端接NMOS管10的漏端。

本发明中，复制电路由MOS管10~15组成。其中，PMOS管13~15的栅极接固定偏置电压，PMOS管13的源端接正电源电压，漏端接PMOS管14的源端；PMOS管14的漏端接PMOS管15的源端；PMOS管15的源端接NMOS管11、12的漏端。PMOS管13~15都工作在饱和区，作为电流源提供给复制电路恒定的电流。NMOS管11、12组成差分对，取样输入共模电压，NMOS管10的漏端与它们的源端相连，栅极与尾电流源管1的极端相连，构成电流镜，源端接地。

本发明中，尾电流源管1和P型PMOS负载管8、9工作在线性区以增大输出摆幅，并采用复制电路跟踪输入共模电压，其负反馈作用维持尾电流源1的电流在较大的输入共模范围内保持恒定，增大尾电流源1的等效输出阻抗，从而增大电路的共模抑制比和电源抑制比，以克服原本尾电流源1工作在线性区时的问题。

本发明所述的运算放大器中，自举电路42、43是折叠差分运算放大器，它们与N型共栅管4、5和P型共栅管6、7组成封闭反馈环路，大大增加了整体运放的输出阻抗，使得总运算放大器以较低功耗实现了高增益、大带宽的要求，保证了总运算放大器应用于采样保持的精度和速度。

附图说明

图1 为本发明的运算放大器结构图。

图2为本发明的运算放大器中的自举电路42的结构图。

图3为本发明的运算放大器中的自举电路43的结构图。

图中标号：1～15、16~28、29~41为MOS管，42、43自举电路。

具体实施方式

下面结合附图进一步描述本发明。

本发明中，运算放大器为增益自举的套筒式共源共栅运放，由输入尾电流源管1，MOS管2、3组成的差分输入对管，N型共栅管4、5，P型共栅管6、7，P型负载管8、9，MOS管10~15组成的复制电路，以及自举电路42、43构成。P型负载管8、9接共模反馈电压，输入尾电流源管1与复制电路的管中的MOS管10构成电流镜。输入尾电流源管1与P型负载管8、9 都工作在深线性区，进一步增大运放的输出摆幅，不过工作在深线性区的输入尾电流源管1的输出阻抗较小会引起运放增益、共模抑制比、电源抑制比的下降。为了解决这些问题，运放增益下降的问题由增益自举运放来消除，运放共模抑制比和电源抑制比的下降由复制电路来消除。

复制电路由MOS管10~15组成。其中，PMOS管13~15的栅极接固定偏置电压，PMOS管13的源端接正电源电压，漏端接PMOS管14的源端；PMOS管14的漏端接PMOS管15的源端；PMOS管15的源端接NMOS管11、12的漏端。PMOS管13~15都工作在饱和区，作为电流源提供给复制电路恒定的电流。NMOS管11、12组成差分对，取样输入共模电压，NMOS管10的漏端与它们的源端相连，栅极与尾电流源管1的极端相连，构成电流镜，源端接地。前面提到的共模抑制比和电源抑制比的下降都是由于尾电流源管1工作在深线性区的输出阻抗较小引起的，因此复制电路的功能就是增大尾电流源管1的输出阻抗，同时保持它仍然工作在深线性区，为运放提供更大的差分摆幅。当输入共模电压变低时，NMOS差分对11、12采样得到输入共模电压，使得NMOS管10进入线性区，但是PMOS管13~15构成的电流源输出的电流恒定不变，因此负反馈结构会迫使PMOS管10的栅极电压升高维持与原来相同的电流，从而使得尾电流源管1的电流也与原来相同。所以，复制电路的负反馈结构会使得输入共模电压变化时尾电流源管1的电流几乎恒定不变，增大了尾电流源管1的等效输出阻抗，进而增大运放的共模抑制比和电源抑制比。

自举运放42、43是全差分折叠共源共栅运算放大器，它与N型共栅管4、5，P型共栅管6、7组成封闭反馈环路，大大增加整体运放的输出阻抗，使得总运算放大器以较低功耗实现了高增益、大带宽的要求，保证了总运算放大器应用于采样保持的精度和速度。

自举电路42由MOS管16～28组成。PMOS管16~22、25、26的衬底全部接正电源电压，NMOS管23、24、27、28的衬底全部接地。NMOS管24、28的源端、PMOS管16的漏端与地相连。PMOS管20、21、25的源端与正电源电压相连。PMOS管19、22、26，PMOS管20、21、25，NMOS管23、27，NMOS管24、28，它们的栅极分别接不同的固定偏置电压。PMOS管16~18的源端与PMOS管19的漏端相连。PMOS管16的栅端接自举电路42的共模输入电压。PMOS管17、18作为输入对管其栅极接输入信号。PMOS管17的漏端，NMOS管23的源端，NMOS管24的漏端连在一起；PMOS管18的漏端，NMOS管27的源端，NMOS管28的漏端连在一起。PMOS管19的源端连接PMOS管20的漏端。PMOS管21的漏端连接PMOS管22的源端；PMOS管25的漏端连接PMOS管26的源端。NMOS管23、27的漏端分别与PMOS管22、26的漏端相连作为两端输出。

自举电路43由MOS管29~41组成，PMOS管34、35、38、39的衬底全部接正电源电压，NMOS管29~33、36、37、40、41的衬底全部接地。NMOS管33、37、41的源端与地相连。PMOS管34、38的源端、NMOS管29的漏端与正电源电压相连。NMOS管32、36、40，NMOS管33、37、41，PMOS管34、38，PMOS管35、39，它们的栅极分别接不同的固定偏置电压。NMOS管29~31的源端与NMOS管32的漏端相连。NMOS管29的栅极接自举电路43的共模输入电压。NMOS管17、18作为输入对管其栅极接输入信号。NMOS管30的漏端，PMOS管35的源端，PMOS管34的漏端连在一起；PMOS管31的漏端，PMOS管39的源端，PMOS管38的漏端连在一起。NMOS管32的源端连接NMOS管33的漏端。NMOS管37的漏端连接NMOS管36的源端；NMOS管41的漏端连接NMOS管40的源端。NMOS管36、40的漏端分别与PMOS管35、39的漏端相连作为两端输出。

Claims

1.一种用于流水线模数转换器的高速低功耗大摆幅运算放大器，其特征在于由输入尾电流源管（1），2个MOS管（2、3）组成的差分输入对管，2个N型共栅管（4、5），2个P型共栅管(6、7)，2个P型负载管（8、9），6个MOS管（10~15）组成的复制电路，以及2个自举电路（42、43）构成；其中，NMOS尾电流源管（1）的源端，第十NMOS管（10）的源端接地；第八、第九、第十五PMOS管（8、9、15）的源端接地；第二、第三NMOS管（2、3）的栅极接差分输入信号，它们的漏端接第四、第五 NMOS管（4、5）的源端；第八、第九 PMOS管（8、9）的漏端接第六、第七 PMOS管（6、7）的源端；第一自举运放（42）的输入接第二、第三NMOS管（2、3）的漏端，输出接第四、第五NMOS管（4、5）的栅极，构成负反馈；第二自举运放（43）的输入接第八、九PMOS管（8、9）的漏端，输出接第六、第七PMOS管（6、7）的栅极，构成负反馈；第六、第七PMOS管（6、7）的漏端分别接第四、第五NMOS管（4、5）的漏端，作为差分输出端；第十五PMOS管（15）的漏端接第十四 PMOS管（14）的源端；第十四PMOS管（14）的漏端接第十三PMOS管（13）的源端和第一、第十NMOS管（1、10）的栅极；第十三PMOS管（13）的漏端接第十一、第十二NMOS管(11、12)的漏端；第十一、第十二NMOS管（11、12）的栅极接输入差分信号，源端接第十NMOS管（10）的漏端。

2.根据权利要求1所述的运算放大器，其特征在于所述的复制电路由6个MOS管（10~15）组成；其中，第十三、第十四、第十五PMOS管（13~15）的栅极接固定偏置电压，第十三PMOS管（13）的源端接正电源电压，漏端接第十四PMOS管（14）的源端；第十四PMOS管（14）的漏端接第十五PMOS管（15）的源端；第十五PMOS管（15）的源端接第十一、第十二NMOS管（11、12）的漏端；第十三、第十四、第十五PMOS管（13~15）都工作在饱和区，作为电流源提供给复制电路恒定的电流；第十一、第十二NMOS管（11、12）组成差分对，取样输入共模电压，第十NMOS管（10）的漏端与它们的源端相连，栅极与尾电流源管（1）的极端相连，构成电流镜，源端接地。

3.根据权利要求1所述的运算放大器，其特征在于所述的第一自举电路（42）由13个MOS管（16～28）组成；其中，第十六～第二十二、第二十五、第二十六PMOS管（16~22、25、26）的衬底全部接正电源电压，第二十三、第二十四、第二十七、第二十八NMOS管（23、24、27、28）的衬底全部接地；第二十四、第二十八NMOS管（24、28）的源端、第十六PMOS管（16）的漏端与地相连；第二十、第二十一、第二十五PMOS管（20、21、25）的源端与正电源电压相连；第十九、第二十二、第二十六PMOS管（19、22、26），第二十、第二十一、第二十五PMOS管（20、21、25），第二十三、第二十七NMOS管（23、27），第二十四、第二十八NMOS管（24、28），它们的栅极分别接不同的固定偏置电压；第十六~第十八PMOS管（16~18）的源端与第十九PMOS管（19）的漏端相连；第十六PMOS管（16）的栅端接第一自举电路（42）的共模输入电压；第十七、第十八PMOS管（17、18）作为输入对管其栅极接输入信号；第十七PMOS管（17）的漏端、第二十三NMOS管（23）的源端和第二十四NMOS管（24）的漏端连在一起；第十八PMOS管（18）的漏端、第二十七NMOS管（27）的源端和第二十八NMOS管（28）的漏端连在一起；第十九PMOS管（19）的源端连接第二十PMOS管（20）的漏端；第二十一PMOS管（21）的漏端连接第二十二PMOS管（22）的源端；第二十五PMOS管（25）的漏端连接第二十六PMOS管（26）的源端；第二十三、第二十七NMOS管（23、27）的漏端分别与第二十二、第二十六PMOS管（22、26）的漏端相连作为两端输出。

4.根据权利要求1所述的运算放大器，其特征在于所述的第二自举电路（43）由12个MOS管（29~41）组成；其中，第三十四、第三十五、第三十八、第三十九PMOS管（34、35、38、39）的衬底全部接正电源电压，第二十九~第三十三、第三十六、第三十七、第四十、第四十一NMOS管（29~33、36、37、40、41）的衬底全部接地；第三十三、第三十七、第四十一NMOS管（33、37、41）的源端与地相连；第三十四、第三十八PMOS管（34、38）的源端、第二十九NMOS管（29）的漏端与正电源电压相连；第三十二、第三十六、第四十NMOS管（32、36、40），第三十三、第三十七、第四十一NMOS管（33、37、41），第三十四、第三十八PMOS管（34、38），第三十五、第三十九PMOS管（35、39），它们的栅极分别接不同的固定偏置电压；第二十九~第三十一NMOS管（29~31）的源端与第三十二NMOS管（32）的漏端相连；第二十九NMOS管（29）的栅极接第二自举电路（43）的共模输入电压；第十七、第十八NMOS管（17、18）作为输入对管其栅极接输入信号；第三十NMOS管（30）的漏端、第三十五PMOS管（35）的源端和第三十四PMOS管（34）的漏端连在一起；第三十一PMOS管（31）的漏端、第三十九PMOS管（39）的源端和第三十八PMOS管（38）的漏端连在一起；第三十二NMOS管（32）的源端连接第三十三NMOS管（33）的漏端；第三十七NMOS管（37）的漏端连接第三十六NMOS管（36）的源端；第四十一NMOS管（41）的漏端连接第四十NMOS管（40）的源端；第三十六、第四十NMOS管（36、40）的漏端分别与第三十五、第三十九PMOS管（35、39）的漏端相连作为两端输出。