CN112838834A - 一种高压运算放大器使用低压输入器件的保护电路 - Google Patents

一种高压运算放大器使用低压输入器件的保护电路 Download PDF

Info

Publication number
CN112838834A
CN112838834A CN201911152132.5A CN201911152132A CN112838834A CN 112838834 A CN112838834 A CN 112838834A CN 201911152132 A CN201911152132 A CN 201911152132A CN 112838834 A CN112838834 A CN 112838834A
Authority
CN
China
Prior art keywords
voltage
pmos transistor
source
operational amplifier
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911152132.5A
Other languages
English (en)
Other versions
CN112838834B (zh
Inventor
孙德臣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SG Micro Beijing Co Ltd
Original Assignee
SG Micro Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SG Micro Beijing Co Ltd filed Critical SG Micro Beijing Co Ltd
Priority to CN201911152132.5A priority Critical patent/CN112838834B/zh
Publication of CN112838834A publication Critical patent/CN112838834A/zh
Application granted granted Critical
Publication of CN112838834B publication Critical patent/CN112838834B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

一种高压运算放大器使用低压输入器件的保护电路，通过辅助共模电路与低压主输入对器件PMOS管的组合，能够使得所述低压主输入对的两个四端器件中任意两个端口的电压均不超过极限，例如不超过5V，从而改善高压运算放大器失调电压分布和保护主输入对低压器件。

Description

一种高压运算放大器使用低压输入器件的保护电路
技术领域
本发明涉及高压运算放大器芯片电路技术，特别是一种高压运算放大器使用低压输入器件的保护电路，通过辅助共模电路与低压主输入对器件PMOS管的组合，能够使得所述低压主输入对的两个四端器件中任意两个端口的电压均不超过极限，例如不超过5V，从而改善高压运算放大器失调电压分布和保护主输入对低压器件。
背景技术
高压运算放大器因为涉及到高压差分输入和高压差分输出，通常采用高压差分输入对以匹配高压输出差分对。但是高压差分输入对相比低压输入差分对芯片面积占用较大，不利于集成度的提高，并且低压输入差分对的耐受电压通常不超过5V，很容易被10V量级的高压损坏。因此，高压差分对会加重输入差分对不匹配问题，导致高压运算放大器失调电压分布变差。本发明人认为，如果通过辅助共模电路与低压主输入对器件PMOS管的组合，就能够使得所述低压主输入对的两个四端器件中任意两个端口的电压均不超过极限，例如不超过5V，从而改善高压运算放大器失调电压分布和保护主输入对低压器件。有鉴于此，本发明人完成了本发明。
发明内容
本发明针对现有技术中存在的缺陷或不足，提供一种高压运算放大器使用低压输入器件的保护电路，通过辅助共模电路与低压主输入对器件PMOS管的组合，能够使得所述低压主输入对的两个四端器件中任意两个端口的电压均不超过极限，例如不超过5V，从而改善高压运算放大器失调电压分布和保护主输入对低压器件。
本发明的技术方案如下：
一种高压运算放大器使用低压输入器件的保护电路，其特征在于，包括低压主输入对器件和与主输入对输入电压共模的辅助共模电路，所述辅助共模电路使得所述低压主输入对器件承受的所述输入电压被部分平衡。
所述低压主输入对器件包括衬底互连且源极互连的第七PMOS管和第八PMOS管，所述第八PMOS管的源极经第八源端电压节点通过第三电流源连接电源电压端，所述第七PMOS管的栅极连接运放负向输入端，所述第八PMOS管的栅极连接运放正向输入端，所述第七PMOS管的漏极连接第九PMOS管的源极，所述第八PMOS管的漏极连接第十PMOS管的源极，所述第九PMOS管和所述第十PMOS管栅极互连后连接第六栅端电压节点，所述第九PMOS管的漏极连接差分对正向输出端，所述第十PMOS管的漏极连接差分对负向输出端。
所述辅助共模电路包括衬底互连且源极互连的第四PMOS管和第五PMOS管，所述第四PMOS管的源极经第四源端电压节点通过第二电阻连接第三PMOS管的栅漏互连节点，所述第三PMOS管的源极连接第一源端电压节点，所述第一源端电压节点分别连接所述第三PMOS管的衬底、所述第四PMOS管的衬底和所述第七PMOS管的衬底，所述第四PMOS管的栅极连接运放正向输入端，所述第五PMOS管的栅极连接运放负向输入端，所述第四PMOS管和第五PMOS管漏极互连后连接第四漏端电压节点。
所述第一源端电压节点通过第二电流源连接电源电压端。
所述第四漏端电压节点连接第六PMOS管的源极，所述第六PMOS管的栅极连接所述第六栅端电压节点，所述第六PMOS管的漏极连接接地端。
所述第六栅端电压节点一路通过第一电流源连接接地端，另一路通过第一电阻连接第二PMOS管的栅漏互连节点，所述第二PMOS管的源极连接第一PMOS管的栅漏互连节点，所述第一PMOS管的源极连接所述第一源端电压节点。
本发明的技术效果如下：本发明一种高压运算放大器使用低压输入器件的保护电路，采用了辅助共模电路与低压主输入对器件PMOS管的组合，在低压主输入对器件PMOS管的源端、衬底和各漏端均产生了电压节点，各节点电压能够使得所述低压主输入对器件承受的所述输入电压被部分平衡，从而有利于改善高压运算放大器失调电压分布和保护主输入对低压器件。
附图说明
图1是实施本发明一种高压运算放大器使用低压输入器件的保护电路结构示意图。高压运算放大器是指运放输入端电压范围在10V量级，低压输入器件是指耐压一般不超过5V。图1中Mp1、Mp6、Mp9、Mp10均为高压PMOS管。Mp7、Mp8为低压PMOS管，是高压运算放大器的主输入对，inp和inn均在高压范围(10V量级)。
附图标记列示如下：VDD-电源电压端或电源电压；VSS-接地端；inp-运放正向输入端；inn-运放负向输入端；OUTP-差分对正向输出端；OUTN-差分对负向输出端；I0～I2-第一至第三电流源；R1～R2-第一至第二电阻；Mp1～Mp10-第一至第十PMOS管；vbulk_p-第一源端电压节点；vbulk_n-第六栅端电压节点；vc_p1-第四源端电压节点(共模电压)；vc_p2-第四漏端电压节点；vc_p-第八源端电压节点；inp0a-第七漏端电压节点；inn0a-第八漏端电压节点。
具体实施方式
下面结合附图(图1)对本发明进行说明。
图1是实施本发明一种高压运算放大器使用低压输入器件的保护电路结构示意图。如图1所示，一种高压运算放大器使用低压输入器件的保护电路，包括低压主输入对器件(例如，Mp7、Mp8低压PMOS管)和与主输入对输入电压(例如运放负向输入电压inn，运放正向输入电压inp)共模的辅助共模电路(例如，Mp4、Mp5等PMOS管构成的电路，输入电压也为inp和inn)，所述辅助共模电路使得所述低压主输入对器件承受的所述输入电压被部分平衡(例如第八漏端电压inn0a，第七漏端电压inp0a，第八源端电压和第七源端电压vc_p，Mp7、Mp8的衬底电压vbulk_p等，使得主输入对Mp7、Mp8这两个四端器件中任意两个端口的电压不超过极限，从而改善运算放大器失调电压分布和保护主输入对低压器件Mp7、Mp8)。
所述低压主输入对器件包括衬底互连且源极互连的第七PMOS管Mp7和第八PMOS管Mp8，所述第八PMOS管Mp8的源极经第八源端电压节点vc_p通过第三电流源I2连接电源电压端VDD，所述第七PMOS管Mp7的栅极连接运放负向输入端inn，所述第八PMOS管Mp8的栅极连接运放正向输入端inp，所述第七PMOS管Mp7的漏极连接第九PMOS管Mp9的源极，所述第八PMOS管Mp8的漏极连接第十PMOS管Mp10的源极，所述第九PMOS管Mp9和所述第十PMOS管Mp10栅极互连后连接第六栅端电压节点vbulk_n，所述第九PMOS管Mp9的漏极连接差分对正向输出端OUTP，所述第十PMOS管Mp10的漏极连接差分对负向输出端OUTN。所述辅助共模电路包括衬底互连且源极互连的第四PMOS管Mp4和第五PMOS管Mp5，所述第四PMOS管Mp4的源极经第四源端电压节点vc_p1通过第二电阻R2连接第三PMOS管Mp3的栅漏互连节点，所述第三PMOS管Mp3的源极连接第一源端电压节点vbulk_p，所述第一源端电压节点vbulk_p分别连接所述第三PMOS管Mp3的衬底、所述第四PMOS管Mp4的衬底和所述第七PMOS管Mp7的衬底，所述第四PMOS管Mp4的栅极连接运放正向输入端inp，所述第五PMOS管Mp5的栅极连接运放负向输入端inn，所述第四PMOS管Mp4和第五PMOS管Mp5漏极互连后连接第四漏端电压节点vc_p2。所述第一源端电压节点vbulk_p通过第二电流源I1连接电源电压端VDD。所述第四漏端电压节点vc_p2连接第六PMOS管Mp6的源极，所述第六PMOS管Mp6的栅极连接所述第六栅端电压节点vbulk_n，所述第六PMOS管Mp6的漏极连接接地端VSS。所述第六栅端电压节点vbulk_n一路通过第一电流源I0连接接地端VSS，另一路通过第一电阻R1连接第二PMOS管Mp2的栅漏互连节点，所述第二PMOS管Mp2的源极连接第一PMOS管Mp1的栅漏互连节点，所述第一PMOS管Mp1的源极连接所述第一源端电压节点vbulk_p。
本发明通过辅助电路与主输入对电路的组合，能够使得主输入对的两个四端器件中任意两个端口的电压不超过极限，从而改善运算放大器失调电压分布。参考图1，Mp7与Mp8是运算放大器的主输入对，决定着运算放大器失调电压等主要参数。Mp7与Mp8选择为低压器件，我们要保证Mp7与Mp8这个四端器件任意两个端口的电压不能超过极限(例如不超过5V)。inn与inp是运算放大器的输入端，电压范围为高压(例如10V量级)。首先由Mp4与Mp5构成的辅助电路将inn与inp输入信号的电压转成共模电压vc_p1。在此电位上再加上电阻R2压降与Mp3的VGS电压生成vbulk_p。vbulk_p电位向下减去Mp1与Mp2的VGS与电阻R1的压降生成vbulk_n。vbulk_n电位增加Mp6、Mp9与Mp10的VGS分别生成vc_p2、inp0a与inn0a。调整辅助电路上的各器件参数，可以使得主输入对Mp7与Mp8这两个四端器件任意两个端口的电压不能超过极限。
在此指明，以上叙述有助于本领域技术人员理解本发明创造，但并非限制本发明创造的保护范围。任何没有脱离本发明创造实质内容的对以上叙述的等同替换、修饰改进和/或删繁从简而进行的实施，均落入本发明创造的保护范围。

Claims (6)

1.一种高压运算放大器使用低压输入器件的保护电路，其特征在于，包括低压主输入对器件和与主输入对输入电压共模的辅助共模电路，所述辅助共模电路使得所述低压主输入对器件承受的所述输入电压被部分平衡。
2.根据权利要求1所述的高压运算放大器使用低压输入器件的保护电路，其特征在于，所述低压主输入对器件包括衬底互连且源极互连的第七PMOS管和第八PMOS管，所述第八PMOS管的源极经第八源端电压节点通过第三电流源连接电源电压端，所述第七PMOS管的栅极连接运放负向输入端，所述第八PMOS管的栅极连接运放正向输入端，所述第七PMOS管的漏极连接第九PMOS管的源极，所述第八PMOS管的漏极连接第十PMOS管的源极，所述第九PMOS管和所述第十PMOS管栅极互连后连接第六栅端电压节点，所述第九PMOS管的漏极连接差分对正向输出端，所述第十PMOS管的漏极连接差分对负向输出端。
3.根据权利要求2所述的高压运算放大器使用低压输入器件的保护电路，其特征在于，所述辅助共模电路包括衬底互连且源极互连的第四PMOS管和第五PMOS管，所述第四PMOS管的源极经第四源端电压节点通过第二电阻连接第三PMOS管的栅漏互连节点，所述第三PMOS管的源极连接第一源端电压节点，所述第一源端电压节点分别连接所述第三PMOS管的衬底、所述第四PMOS管的衬底和所述第七PMOS管的衬底，所述第四PMOS管的栅极连接运放正向输入端，所述第五PMOS管的栅极连接运放负向输入端，所述第四PMOS管和第五PMOS管漏极互连后连接第四漏端电压节点。
4.根据权利要求3所述的高压运算放大器使用低压输入器件的保护电路，其特征在于，所述第一源端电压节点通过第二电流源连接电源电压端。
5.根据权利要求3所述的高压运算放大器使用低压输入器件的保护电路，其特征在于，所述第四漏端电压节点连接第六PMOS管的源极，所述第六PMOS管的栅极连接所述第六栅端电压节点，所述第六PMOS管的漏极连接接地端。
6.根据权利要求3所述的高压运算放大器使用低压输入器件的保护电路，其特征在于，所述第六栅端电压节点一路通过第一电流源连接接地端，另一路通过第一电阻连接第二PMOS管的栅漏互连节点，所述第二PMOS管的源极连接第一PMOS管的栅漏互连节点，所述第一PMOS管的源极连接所述第一源端电压节点。
CN201911152132.5A 2019-11-22 2019-11-22 一种高压运算放大器使用低压输入器件的保护电路 Active CN112838834B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911152132.5A CN112838834B (zh) 2019-11-22 2019-11-22 一种高压运算放大器使用低压输入器件的保护电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911152132.5A CN112838834B (zh) 2019-11-22 2019-11-22 一种高压运算放大器使用低压输入器件的保护电路

Publications (2)

Publication Number Publication Date
CN112838834A true CN112838834A (zh) 2021-05-25
CN112838834B CN112838834B (zh) 2023-01-10

Family

ID=75921409

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911152132.5A Active CN112838834B (zh) 2019-11-22 2019-11-22 一种高压运算放大器使用低压输入器件的保护电路

Country Status (1)

Country Link
CN (1) CN112838834B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030011430A1 (en) * 2000-11-20 2003-01-16 National Semiconductor Corporation Differential difference amplifier for amplifying small signals close to zero volts
US6914485B1 (en) * 2003-08-05 2005-07-05 National Semiconductor Corporation High voltage supply sensing high input resistance operational amplifier input stage
US20060119431A1 (en) * 2004-08-13 2006-06-08 Exar Corporation Differential operational amplifier
CN101895264A (zh) * 2010-07-09 2010-11-24 复旦大学 用于流水线模数转换器的高速低功耗大摆幅运算放大器
CN109067368A (zh) * 2018-10-23 2018-12-21 湘潭大学 基于cdmos工艺具有限流保护功能的功率运算放大器
CN110460338A (zh) * 2019-08-15 2019-11-15 电子科技大学 一种采样保持电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030011430A1 (en) * 2000-11-20 2003-01-16 National Semiconductor Corporation Differential difference amplifier for amplifying small signals close to zero volts
US6914485B1 (en) * 2003-08-05 2005-07-05 National Semiconductor Corporation High voltage supply sensing high input resistance operational amplifier input stage
US20060119431A1 (en) * 2004-08-13 2006-06-08 Exar Corporation Differential operational amplifier
CN101895264A (zh) * 2010-07-09 2010-11-24 复旦大学 用于流水线模数转换器的高速低功耗大摆幅运算放大器
CN109067368A (zh) * 2018-10-23 2018-12-21 湘潭大学 基于cdmos工艺具有限流保护功能的功率运算放大器
CN110460338A (zh) * 2019-08-15 2019-11-15 电子科技大学 一种采样保持电路

Also Published As

Publication number Publication date
CN112838834B (zh) 2023-01-10

Similar Documents

Publication Publication Date Title
CN105486912B (zh) 一种低压差线性稳压器的高精度快速过流检测电路
US20070188191A1 (en) Differential amplifier with over-voltage protection and method
TW201838137A (zh) 靜電放電防護裝置與其偵測電路
CN108347228A (zh) 一种差分放大器
JP2004071681A (ja) 入力保護回路
CN113131886B (zh) 一种运算放大器
JP2007251507A (ja) 差動増幅回路
CN105680833A (zh) 一种恒定跨导轨对轨电压比较器
CN112838834B (zh) 一种高压运算放大器使用低压输入器件的保护电路
CN112148060B (zh) 一种无交越失真运算放大器输入级衬底电压控制电路
CN111277235B (zh) 一种增益可调的交叉耦合运算放大电路
CN112825476B (zh) 一种运算放大器
CN108696260A (zh) 跨导放大器
CN110247645B (zh) 一种电压比较器
CN107453723B (zh) 放大器
CN210157150U (zh) 能提高运算放大器性能的差分输入结构
CN105162423A (zh) 放大器及其放大方法
CN110492852B (zh) 能提高运算放大器性能的差分输入结构
CN109375700A (zh) 电流镜电路
CN205283503U (zh) 一种恒定跨导轨对轨电压比较器
CN114499416A (zh) 运算放大器电路及芯片
CN210534616U (zh) 一种基准电路和集成电路
CN112764451B (zh) 一种提高逻辑输入端口耐压的保护电路
CN114070207A (zh) 一种高压运算放大器的输入级
CN112825477A (zh) 一种高压运算放大器及其输入级电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant