CN112148060B - 一种无交越失真运算放大器输入级衬底电压控制电路 - Google Patents

一种无交越失真运算放大器输入级衬底电压控制电路 Download PDF

Info

Publication number
CN112148060B
CN112148060B CN201910559675.2A CN201910559675A CN112148060B CN 112148060 B CN112148060 B CN 112148060B CN 201910559675 A CN201910559675 A CN 201910559675A CN 112148060 B CN112148060 B CN 112148060B
Authority
CN
China
Prior art keywords
input
differential pair
substrate
pmos transistor
pmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910559675.2A
Other languages
English (en)
Other versions
CN112148060A (zh
Inventor
孙德臣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SG Micro Beijing Co Ltd
Original Assignee
SG Micro Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SG Micro Beijing Co Ltd filed Critical SG Micro Beijing Co Ltd
Priority to CN201910559675.2A priority Critical patent/CN112148060B/zh
Publication of CN112148060A publication Critical patent/CN112148060A/zh
Application granted granted Critical
Publication of CN112148060B publication Critical patent/CN112148060B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

一种无交越失真运算放大器输入级衬底电压控制电路，通过在输入级电路中设置两路差分输入对，第一路为主输入差分对即运放真正输入差分对，第二路为辅助输入差分对即随输入信号改变而改变的共模信号差分对，所述辅助输入差分对能够在采集输入信号的同时在其信号上增加一个电压以此来驱动主输入差分对的衬底端，以使该衬底端与源端之间的电压基本不变，解决衬偏效应对运算放大器输入对的影响，同时也解决电流源驱动的问题。

Description

一种无交越失真运算放大器输入级衬底电压控制电路
技术领域
本发明涉及运算放大器输入级技术，特别是一种无交越失真运算放大器输入级衬底电压控制电路，通过在输入级电路中设置两路差分输入对，第一路为主输入差分对即运放真正输入差分对，第二路为辅助输入差分对即随输入信号改变而改变的共模信号差分对，所述辅助输入差分对能够在采集输入信号的同时在其信号上增加一个电压以此来驱动主输入差分对的衬底端，以使该衬底端与源端之间的电压基本不变，解决衬偏效应对运算放大器输入对的影响，同时也解决电流源驱动的问题。
背景技术
通用运算放大器输入级一般选择PMOS为输入的差分对，这是因为输入信号一般以0电平为参考电位的信号，另外PMOS输入对在相同的功耗以及增益带宽积下可得到比NMOS输入对更高的SR(Slew rate，电压转换速率)。因此大部分非轨到轨输入的运算放大器都使用PMOS为输入差分对。图1是现有技术中运算放大器输入级所用的PMOS输入差分对电路结构示意图。如图1所示，第一PMOS管Pmos1和第二PMOS管Pmos2组成了运算放大器的输入差分对，Pmos1的源极和Pmos2的源极均连接第一电流源I1的输出端，第一电流源I1的输入端连接供电电压端Vcc，Pmos1的衬底与Pmos2的衬底连接成衬底节点(或称为输入差分对衬底端)，衬底节点连接Vcc，Pmos1的栅极连接运算放大器的负向输入端INn，Pmos2的栅极连接运算放大器的正向输入端INp，Pmos1的漏极连接差分信号负向输出端outn，Pmos2的漏极连接差分信号正向输出端outp，Pmos1的漏极通过第一电阻R1连接接地端Vss，Pmos2的漏极通过第二电阻R2连接接地端Vss。为了保证PMOS的源漏极与其衬底之间的二极管始终为反偏。如图1所示，通常是将PMOS输入对的衬底接到运放的最高电位。但由于MOSFET的体效应(body-effect，衬底调制效应/衬偏效应)，主要是来源于mos管的S-B(Source-Bulk，源端-衬底)端之间的偏压。因此，这种接法会对电路产生以下影响。①MOSFET在出现沟道(反型层)以后，虽然沟道下面的耗尽层厚度达到了最大(这时，栅极电压即使再增大，耗尽层厚度也不会再增大)；但是，衬偏电压是直接加在源-衬底之间的反向电压，它可以使场感应结的耗尽层厚度进一步展宽，并引起其中的空间电荷面密度增加，从而导致器件的阈值电压VT升高。而阈值电压VT的升高又将进一步影响到器件的漏源电流IDS及其整个的性能，例如栅极跨导降低等。衬底掺杂浓度越高，衬偏电压所引起的空间电荷面密度的增加就越多，则衬偏效应越显著。②由于衬偏电压将使场感应结的耗尽层厚度展宽、空间电荷面密度增加，所以，当栅极电压不变时，衬偏电压就会使沟道中的载流子面电荷密度减小，从而就使得沟道电阻增大，并导致电流减小、跨导降低。③当MOSFET在动态工作时，源极电位是不断在变化着的，则加在源-衬底之间的衬偏电压也将相应地随着而不断变化；这就产生所谓背栅调制作用，即呈现出一定JFET(结型场效应管)的功能。④由于衬偏电压会引起背栅调制作用，使得沟道中的面电荷密度随着源极电位而发生变化，即产生了一种电容效应，这个电容就称为衬偏电容。衬偏电容的出现即将明显地影响到器件的开关速度。⑤由于MOSFET在加有衬偏电压时，即将增加一种背栅调制作用，从而就额外产生出一个与此背栅调制所对应的交流电阻；于是，这就将使得器件的总输出电阻降低，并导致电压增益下降。所以，减小衬偏效应将有利于提高电压增益。
图2是为解决图1的体效应影响而使用的PMOS输入差分对电路结构示意图。由于设计上需要以PMOS为运算放大器的输入差分对，那么就要解决这种由于这种体效应对电路产生的影响，通常的解决方法如图2所示电路，将PMOS差分输入对的衬底与源端连接，这样使得PMOS管的S-B(Source-Bulk)端之间的偏压为零，从而消除体效应对电路产生的影响。但是为了减少输入对的偏置电压Vos，一般会将输入对的尺寸做的很大，这样会导致Nwell(N型掺杂阱)的尺寸很大，使得Nwell(N型掺杂阱)与Psub(P型掺杂衬底)之间的电容变得很大。由于在运算放大器的差分输入对直接对应着输入信号，使得PMOS输入对上的信号有时变化会很大，当输入信号的电压转换速率(Slew rate)超过运放的电压转换率，这会导致运放的输入差分对进入非线性区，使得输入对源端的电压变化很激烈，但是在微功耗运放中，输入的电流要求很小，这样会导致输入的电流首先要给Nwell(N型掺杂阱)与Psub(P型掺杂衬底)之间的电容充电，导致输入电流瞬时的减小而影响整个运放的性能。本发明人认为，如果将原有的输入差分对(Pmos1和Pmos2)作为主输入差分对，在主输入差分对的基础上增加辅助输入差分对(Pmos3和Pmos4)，并且其输入与运放的输入相连接，这样就可以采集输入信号同时在其信号上增加一个电压以此来驱动真正的输入差分对的Bulk端，这样就即可以使得Bulk与源端之间的电压基本不变，同时也解决了电流源驱动的问题。有鉴于此，本发明人完成了本发明。
发明内容
本发明针对现有技术中存在的缺陷或不足，提供一种无交越失真运算放大器输入级衬底电压控制电路，通过在输入级电路中设置两路差分输入对，第一路为主输入差分对即运放真正输入差分对，第二路为辅助输入差分对即随输入信号改变而改变的共模信号差分对，所述辅助输入差分对能够在采集输入信号的同时在其信号上增加一个电压以此来驱动主输入差分对的衬底端，以使该衬底端与源端之间的电压基本不变，解决衬偏效应对运算放大器输入对的影响，同时也解决电流源驱动的问题。
本发明技术方案如下：
一种无交越失真运算放大器输入级衬底电压控制电路，其特征在于，包括两路输入差分对，第一路为主输入差分对，第二路为辅助输入差分对，所述主输入差分对包括第一PMOS管Pmos1和第二PMOS管Pmos2，所述辅助输入差分对包括第三PMOS管Pmos3和第四PMOS管Pmos4，所述第一PMOS管Pmos1的栅极和所述第三PMOS管Pmos3的栅极均连接运算放大器的负向输入端INn，所述第二PMOS管Pmos2的栅极和所述第四PMOS管Pmos4的栅极均连接运算放大器的正向输入端INp，所述第一PMOS管Pmos1的衬底和所述第二PMOS管Pmos2的衬底相互连接形成主输入差分对衬底节点，所述第三PMOS管Pmos3的衬底和所述第四PMOS管Pmos4的衬底相互连接形成辅助输入差分对衬底节点，所述主输入差分对衬底节点和所述辅助输入差分对衬底节点均连接到第二电流源的输出端。
所述第一PMOS管Pmos1的漏极连接差分信号负向输出端outn，所述第二PMOS管Pmos2的漏极连接差分信号正向输出端outp。
所述第一PMOS管Pmos1的漏极通过第一电阻R1连接接地端，所述第二PMOS管Pmos2的漏极通过第二电阻R2连接接地端。
所述第一PMOS管Pmos1的源极和所述第二PMOS管Pmos2的源极均连接第一电流源的输出端，所述第一电流源的输入端连接供电电压端Vcc。
所述第三PMOS管Pmos3的漏极和所述第四PMOS管Pmos4的漏极均连接第三电阻R3的一端，所述第三电阻R3的另一端连接第六PMOS管Pmos6的源极，所述第六PMOS管Pmos6栅源互连和衬漏互连，所述第六PMOS管Pmos6的漏极连接接地端。
所述第三PMOS管Pmos3的源极和所述第四PMOS管Pmos4的源极相互连接形成第一节点，所述第一节点连接第五PMOS管Pmos5的漏极，所述第五PMOS管Pmos5栅漏互连，所述第五PMOS管Pmos5的源极通过第四电阻R4连接所述第二电流源的输出端，所述第二电流源的输出端连接所述第五PMOS管Pmos5的衬底，所述第二电流源的输入端连接供电电压端Vcc。
所述辅助输入差分对是随运算放大器输入信号改变而改变的共模信号差分对。
所述共模信号差分对在采集运算放大器输入信号的同时在其信号上增加一个电压以此来驱动主输入差分对的衬底端，以使该衬底端与源端之间的电压基本不变。
本发明技术效果如下：本发明一种无交越失真运算放大器输入级衬底电压控制电路，通过将原有的输入差分对(Pmos1和Pmos2)作为主输入差分对，在主输入差分对的基础上增加辅助输入差分对(Pmos3和Pmos4)，并且其输入与运放的输入相连接，这样就可以采集输入信号同时在其信号上增加一个电压以此来驱动真正的输入差分对的Bulk端，这样就即可以使得Bulk与源端之间的电压基本不变，同时也解决了电流源驱动的问题。
本发明一种无交越失真运算放大器输入级衬底电压控制电路，通过在无交越失真运算放大器输入级设置两路输入差分对，有效解决了由于衬偏效应对运算放大器输入对的影响。
附图说明
图1是现有技术中运算放大器输入级所用的PMOS输入差分对电路结构示意图。图1中PMOS输入对(Pmos1和Pmos2)的衬底连接到运放的最高电位Vcc。
图2是为解决图1的体效应影响而使用的PMOS输入差分对电路结构示意图。图2中PMOS输入对(Pmos1和Pmos2)的衬底与源端连接，使得PMOS管的S-B(Source-Bulk，源端-衬底)端之间的偏压为零，以便消除体效应对运算放大器电路产生的影响。
图3是实施本发明一种无交越失真运算放大器输入级衬底电压控制电路的结构示意图。
附图标记列示如下：Vcc-供电电压或供电电压端；Vss-接地端；R1-第一电阻(这R1代表着第一级放大器后面的负载，也可由MOS管或者MOS管生成的电流镜代替)；R2-第二电阻；R3-第三电阻；R4-第四电阻；I1-第一电流源；I2-第二电流源；INn-运算放大器负向输入端；INp-运算放大器正向输入端；outn-差分信号负向输出端；outp-差分信号正向输出端；Pmos1-第一PMOS管；Pmos2-第二PMOS管；Pmos3-第三PMOS管；Pmos4-第四PMOS管；Pmos5-第五PMOS管；Pmos6-第六PMOS管；A-第一节点(该点电位＝输入的共模电压+栅源极电压Vgs)；B-第二节点(中间电位节点，或R4与Pmos5的源极之间的节点)；C-第三节点(第二路输入差分对衬底电位供应点)；D-第四节点(第一路输入差分对衬底节点或主输入差分对衬底端)。
具体实施方式
下面结合附图(图3)对本发明进行说明。
图3是实施本发明一种无交越失真运算放大器输入级衬底电压控制电路的结构示意图。如图3所示，一种无交越失真运算放大器输入级衬底电压控制电路，包括两路输入差分对，第一路为主输入差分对，第二路为辅助输入差分对，所述主输入差分对包括第一PMOS管Pmos1和第二PMOS管Pmos2，所述辅助输入差分对包括第三PMOS管Pmos3和第四PMOS管Pmos4，所述第一PMOS管Pmos1的栅极和所述第三PMOS管Pmos3的栅极均连接运算放大器的负向输入端INn，所述第二PMOS管Pmos2的栅极和所述第四PMOS管Pmos4的栅极均连接运算放大器的正向输入端INp，所述第一PMOS管Pmos1的衬底和所述第二PMOS管Pmos2的衬底相互连接形成主输入差分对衬底节点(即第四节点D)，所述第三PMOS管Pmos3的衬底和所述第四PMOS管Pmos4的衬底相互连接形成辅助输入差分对衬底节点，所述主输入差分对衬底节点和所述辅助输入差分对衬底节点均连接到第二电流源I2的输出端。所述第一PMOS管Pmos1的漏极连接差分信号负向输出端outn，所述第二PMOS管Pmos2的漏极连接差分信号正向输出端outp。所述第一PMOS管Pmos1的漏极通过第一电阻R1连接接地端Vss，所述第二PMOS管Pmos2的漏极通过第二电阻R2连接接地端Vss。所述第一PMOS管Pmos1的源极和所述第二PMOS管Pmos2的源极均连接第一电流源I1的输出端，所述第一电流源I1的输入端连接供电电压端Vcc。所述第三PMOS管Pmos3的漏极和所述第四PMOS管Pmos4的漏极均连接第三电阻R3的一端，所述第三电阻R3的另一端连接第六PMOS管Pmos6的源极，所述第六PMOS管Pmos6栅源互连和衬漏互连，所述第六PMOS管Pmos6的漏极连接接地端Vss。所述第三PMOS管Pmos3的源极和所述第四PMOS管Pmos4的源极相互连接形成第一节点A，所述第一节点A连接第五PMOS管Pmos5的漏极，所述第五PMOS管Pmos5栅漏互连，所述第五PMOS管Pmos5的源极通过第四电阻R4连接所述第二电流源I2的输出端(R4与Pmos5的源极之间的节点为中间电位节点，即第二节点B)，所述第二电流源I2的输出端连接所述第五PMOS管Pmos5的衬底，所述第二电流源I2的输入端连接供电电压端Vcc。所述辅助输入差分对是随运算放大器输入信号改变而改变的共模信号差分对。所述共模信号差分对在采集运算放大器输入信号的同时在其信号上增加一个电压以此来驱动主输入差分对的衬底端，以使该衬底端与源端之间的电压基本不变。
具体实现过程如下：输入信号接入INn与INp端，运算放大器的输入信号同时接入Pmos1、Pmos2、Pmos3与Pmos4的栅极，Pmos1与Pmos2为运算放大器的真正的输入差分对，而Pmos3与Pmos4则是为了产生一个随输入信号改变而改变的共模信号的差分对。A点电位为输入的共模电压加上Pmos3与Pmos4栅源级电压Vgs，为了保证所提供的共模电压一定高于主输入差分对Pmos1与Pmos2的源级电压，因此在A点电位的基础上叠加一个Pmos5的Vgs(栅源电压)与电阻R4的低压值，产生C节点的电位。C节点电位提供给辅助输入差分对Pmos3与Pmos4的Bulk电位(衬底电位)，这样就产生了一个随输入共模信号变化而变化的电位并提供给辅助输入差分对Pmos3与Pmos4的Bulk端(辅助输入差分对衬底节点)。当输入共模信号变化时，辅助输入差分对Pmos3与Pmos4的Bulk端的寄生电容是由电流源I2来提供充电电流，这样主电流源I1就不会为了提供辅助输入差分对Pmos3与Pmos4的Bulk端电容充电而损失，使得辅助输入差分对Pmos3与Pmos4的gm(跨导)不会变化，从而保证了在输入共模变化时不会导致电路性能的变化，也就是说，当输入信号的电压斜率超过运放的电压转换率(Slew rate)时，保证运放瞬态性能的正常。如果没有辅助输入差分对电路，那么在输入信号的电压斜率超过运放的电压转换率(Slew rate)时由于输入级所有的电流都给寄生电容充电，导致输入级停止工作，这时在运算放大器的输出信号会显示一个停滞状态。这正是本发明在原有输入差分对的基础上增加辅助输入差分所能够解决的问题。
在此指明，以上叙述有助于本领域技术人员理解本发明创造，但并非限制本发明创造的保护范围。任何没有脱离本发明创造实质内容的对以上叙述的等同替换、修饰改进和/或删繁从简而进行的实施，例如，采用其他振荡器调节电路实现方式等，均落入本发明创造的保护范围。

Claims (6)

1.一种无交越失真运算放大器输入级衬底电压控制电路，其特征在于，包括两路输入差分对，第一路为主输入差分对，第二路为辅助输入差分对，所述主输入差分对包括第一PMOS管Pmos1和第二PMOS管Pmos2，所述辅助输入差分对包括第三PMOS管Pmos3和第四PMOS管Pmos4，所述第一PMOS管Pmos1的栅极和所述第三PMOS管Pmos3的栅极均连接运算放大器的负向输入端INn，所述第二PMOS管Pmos2的栅极和所述第四PMOS管Pmos4的栅极均连接运算放大器的正向输入端INp，所述第一PMOS管Pmos1的衬底和所述第二PMOS管Pmos2的衬底相互连接形成主输入差分对衬底节点，所述第三PMOS管Pmos3的衬底和所述第四PMOS管Pmos4的衬底相互连接形成辅助输入差分对衬底节点，所述主输入差分对衬底节点和所述辅助输入差分对衬底节点均连接到第二电流源的输出端；
所述辅助输入差分对是随运算放大器输入信号改变而改变的共模信号差分对；
所述共模信号差分对在采集运算放大器输入信号的同时在其信号上增加一个电压以此来驱动主输入差分对的衬底端，以使该衬底端与源端之间的电压基本不变。
2.根据权利要求1所述的无交越失真运算放大器输入级衬底电压控制电路，其特征在于，所述第一PMOS管Pmos1的漏极连接差分信号负向输出端outn，所述第二PMOS管Pmos2的漏极连接差分信号正向输出端outp。
3.根据权利要求1所述的无交越失真运算放大器输入级衬底电压控制电路，其特征在于，所述第一PMOS管Pmos1的漏极通过第一电阻R1连接接地端，所述第二PMOS管Pmos2的漏极通过第二电阻R2连接接地端。
4.根据权利要求1所述的无交越失真运算放大器输入级衬底电压控制电路，其特征在于，所述第一PMOS管Pmos1的源极和所述第二PMOS管Pmos2的源极均连接第一电流源的输出端，所述第一电流源的输入端连接供电电压端Vcc。
5.根据权利要求1所述的无交越失真运算放大器输入级衬底电压控制电路，其特征在于，所述第三PMOS管Pmos3的漏极和所述第四PMOS管Pmos4的漏极均连接第三电阻R3的一端，所述第三电阻R3的另一端连接第六PMOS管Pmos6的源极，所述第六PMOS管Pmos6栅源互连和衬漏互连，所述第六PMOS管Pmos6的漏极连接接地端。
6.根据权利要求1所述的无交越失真运算放大器输入级衬底电压控制电路，其特征在于，所述第三PMOS管Pmos3的源极和所述第四PMOS管Pmos4的源极相互连接形成第一节点，所述第一节点连接第五PMOS管Pmos5的漏极，所述第五PMOS管Pmos5栅漏互连，所述第五PMOS管Pmos5的源极通过第四电阻R4连接所述第二电流源的输出端，所述第二电流源的输出端连接所述第五PMOS管Pmos5的衬底，所述第二电流源的输入端连接供电电压端Vcc。
CN201910559675.2A 2019-06-26 2019-06-26 一种无交越失真运算放大器输入级衬底电压控制电路 Active CN112148060B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910559675.2A CN112148060B (zh) 2019-06-26 2019-06-26 一种无交越失真运算放大器输入级衬底电压控制电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910559675.2A CN112148060B (zh) 2019-06-26 2019-06-26 一种无交越失真运算放大器输入级衬底电压控制电路

Publications (2)

Publication Number Publication Date
CN112148060A CN112148060A (zh) 2020-12-29
CN112148060B true CN112148060B (zh) 2022-05-17

Family

ID=73869729

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910559675.2A Active CN112148060B (zh) 2019-06-26 2019-06-26 一种无交越失真运算放大器输入级衬底电压控制电路

Country Status (1)

Country Link
CN (1) CN112148060B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113114142A (zh) * 2021-04-25 2021-07-13 联芸科技（杭州）有限公司 轨到轨运算放大器及接口电路
CN116346047B (zh) * 2021-12-24 2024-10-15 圣邦微电子（北京）股份有限公司 轨到轨运算放大器及其输入级结构
CN115113682B (zh) * 2022-07-26 2024-03-15 圣邦微电子(苏州)有限责任公司 输入参考电压调整电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6400225B1 (en) * 2000-11-20 2002-06-04 National Semiconductor Corporation Differential difference amplifier for amplifying small signals close to zero volts
CN101727119A (zh) * 2009-11-26 2010-06-09 四川和芯微电子股份有限公司 具有有效补偿的低压差线性电压源
CN101951236A (zh) * 2010-09-20 2011-01-19 东南大学 一种数字可变增益放大器
CN104426494A (zh) * 2013-08-28 2015-03-18 美国亚德诺半导体公司 高速放大器
CN104639144A (zh) * 2013-11-08 2015-05-20 上海华虹集成电路有限责任公司 双向模拟缓冲器电路
CN104967412A (zh) * 2015-06-08 2015-10-07 上海华力微电子有限公司 一种新型的跨导恒定的差分对输入电路
CN105007046A (zh) * 2015-07-21 2015-10-28 清华大学 极低电压连续时间自调零纳瓦功耗跨导放大器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7209333B2 (en) * 2004-02-27 2007-04-24 Broadcom Corporation Apparatus and method for over-voltage, under-voltage and over-current stress protection for transceiver input and output circuitry

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6400225B1 (en) * 2000-11-20 2002-06-04 National Semiconductor Corporation Differential difference amplifier for amplifying small signals close to zero volts
CN101727119A (zh) * 2009-11-26 2010-06-09 四川和芯微电子股份有限公司 具有有效补偿的低压差线性电压源
CN101951236A (zh) * 2010-09-20 2011-01-19 东南大学 一种数字可变增益放大器
CN104426494A (zh) * 2013-08-28 2015-03-18 美国亚德诺半导体公司 高速放大器
CN104639144A (zh) * 2013-11-08 2015-05-20 上海华虹集成电路有限责任公司 双向模拟缓冲器电路
CN104967412A (zh) * 2015-06-08 2015-10-07 上海华力微电子有限公司 一种新型的跨导恒定的差分对输入电路
CN105007046A (zh) * 2015-07-21 2015-10-28 清华大学 极低电压连续时间自调零纳瓦功耗跨导放大器

Also Published As

Publication number Publication date
CN112148060A (zh) 2020-12-29

Similar Documents

Publication Publication Date Title
CN112148060B (zh) 一种无交越失真运算放大器输入级衬底电压控制电路
EP0168198B1 (en) Cmos operational amplifier
CA1205879A (en) Gate-coupled field-effect transistor pair amplifier
US4048575A (en) Operational amplifier
US8040187B2 (en) Semiconductor integrated circuit device
EP2652872B1 (en) Current mirror and high-compliance single-stage amplifier
KR950000434B1 (ko) 전류미러회로
US9876477B2 (en) Operational amplifier circuit
CN111600594B (zh) 一种带接反保护的电平转换电路
JP6320546B2 (ja) 演算増幅回路
CN103427773A (zh) 轨至轨运算放大器
US10658985B2 (en) Trans-impedance amplifier
CN104881071A (zh) 低功耗基准电压源
US7064609B1 (en) High voltage, low-offset operational amplifier with rail-to-rail common mode input range in a digital CMOS process
CN113131886B (zh) 一种运算放大器
US6822513B1 (en) Symmetric and complementary differential amplifier
US4638259A (en) CMOS differential amplifier stage with bulk isolation
CN113131881B (zh) 输出级电路和ab类放大器
WO2020233384A1 (zh) 一种宽电压跨阻放大器
US10171040B1 (en) Trans-impedance amplifier
JP2013157731A (ja) 受光回路
JPH04185005A (ja) 増幅回路
JP6571518B2 (ja) 差動増幅回路
CN104883146A (zh) 轨到轨差分放大器
JPH04306915A (ja) レベル変換回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant