CN103427773B - 轨至轨运算放大器 - Google Patents

Abstract

一种轨至轨运算放大器，包括：输入级，接收第一输入信号和第二输入信号，并输出差分信号；差分至单端转换器，将输入级输出的差分信号转换为单端信号；输出级，接收所述单端信号，并实现轨至轨输出，其中，输入级包括：衬底驱动的PMOS管对、第一栅极驱动的PMOS管对、第二栅极驱动的PMOS管对、以及电流镜，其中，衬底驱动的PMOS管对、第一栅极驱动的PMOS管对、第二栅极驱动的PMOS管对由第一输入信号和第二输入信号驱动。

Description

轨至轨运算放大器

技术领域

本发明涉及一种运算放大器。更具体地讲，涉及一种轨至轨运算放大器。

背景技术

运算放大器是一种常用的电路器件，可用于实现放大、滤波等功能。轨至轨运算放大器是常用的一种运算放大器。

图1示出现有技术的轨至轨运算放大器。

图1所示的轨至轨运算放大器由共源共栅输入级、增益提升模块、作为输出级的共模反馈三个模块组成。共源共栅输入级由PMOS晶体管M101、M102、M109、M110、M115、M116和NMOS晶体管M117、M118、M124-M127组成，其主要功能是实现对输入差分信号的放大。增益提升模块由PMOS晶体管M103-M108和NMOS晶体管M129-M134组成，用于实现对运放直流增益的提升。共模反馈模块由PMOS晶体管M111、M112、M119、M120和NMOS晶体管M113、M114、M121、M122组成，用于控制输出共模电压，以提供一定的稳定特性。

P衬N阱的单阱CMOS工艺是目前主流的CMOS工艺技术，是在P型衬底上制造N沟道晶体管，在N阱中制造P沟道晶体管。双阱CMOS工艺是指在低阻N+衬底上再外延一层中高阻N型硅层，然后在外延层中制造N阱和P阱，并分别在N与P阱中制造P沟与N沟晶体管。

图1所示的运算放大器基于双阱CMOS技术工艺，由衬底驱动的NMOS晶体管差分对M126-M127与PMOS晶体管差分对M101-M102构成了运放的共源共栅输入级，其中M126-M127为独立偏置的P阱内NMOS晶体管，M101-M102是独立偏置的N阱内PMOS晶体管。将输入信号分别施加至NMOS/PMOS晶体管差分对的衬底端，通过衬底-源端间的电压调节，实现对漏源电流的控制与轨至轨的输入范围。由于衬底驱动的增益相对较低，因此引入增益提升模块，将M115-M116的源端电压连接至共源极M113-M114的栅端，M117-M118的源端连接至共源级M119-M120的栅端，共源级输出电压分别连接至M115-M118的栅端，构成运放的增益提升级。同时，为保证运放稳定的输出特性，分别将运放的负端输出Vout-与正端输出Vout+连接至共模反馈网络输入端，反馈网络通过对输入级尾电流的控制，实现运放共源输出稳定。

然而，双阱CMOS工艺与现有的标准单阱CMOS工艺技术不兼容，增加额外的阱将提高工艺技术成本。此外，图1所示的运算放大器采用NMOS/PMOS晶体管互补差分对实现了轨至轨的输入，但多个MOS晶体管重叠的输出结构要求消耗更多的漏源电压，阻碍了运放实现轨至轨的输出范围。

因此，需要一种能够通过单阱CMOS工艺实现的轨至轨运算放大器。此外，需要进一步改善现有技术的轨至轨运算放大器的轨至轨输出范围。

发明内容

本发明的目的在于解决上面提到的至少一个问题。此外，本发明也可不解决上述任何技术问题，本发明所要解决的技术问题根据说明书中的实际解决的问题来确定。

本发明的一方面提供一种轨至轨运算放大器，包括：输入级，接收第一输入信号和第二输入信号，并输出差分信号；差分至单端转换器，将输入级输出的差分信号转换为单端信号；输出级，接收所述单端信号，并实现轨至轨输出，其中，输入级包括：衬底驱动的PMOS管对、第一栅极驱动的PMOS管对、第二栅极驱动的PMOS管对、电流镜，其中，衬底驱动的PMOS管对、第一栅极驱动的PMOS管对和第二栅极驱动的PMOS管对之中的每对PMOS管分别由第一输入信号和第二输入信号驱动。

可选地，衬底驱动的PMOS管对、第一栅极驱动的PMOS管对、第二栅极驱动的PMOS管对中的各个PMOS管通过各自的源极被供电。

可选地，衬底驱动的PMOS管对的漏极连接到第一栅极驱动的PMOS管对的漏极，并作为输入级的差分输出端而输出所述差分信号。

可选地，第二栅极驱动的PMOS管对的漏极连接到电流镜的输入端，衬底驱动的PMOS管对的源极连接到电流镜的输出端。

可选地，衬底驱动的PMOS管对包括第一PMOS管和第二PMOS管，第一栅极驱动的PMOS管对包括第三PMOS管和第四PMOS管，第二栅极驱动的PMOS管对包括第五PMOS管和第六PMOS管。

可选地，第一PMOS管和第二PMOS管共栅，第一PMOS管的衬底接收第一输入信号，第二PMOS管的衬底接收第二输入信号，第一PMOS管的漏极和第二PMOS管的漏极作为输入级的差分输出端以输出所述差分信号。

可选地，第三PMOS管的栅极接收第一输入信号，第四PMOS管的栅极接收第二输入信号，第三PMOS管的漏极连接到第一PMOS管的漏极，第四PMOS管的漏极连接到第二PMOS管的漏极。

可选地，第五PMOS管的栅极接收第一输入信号，第六PMOS管的栅极接收第二输入信号，第五PMOS管的漏极和第六PMOS管漏极连接到电流镜的输入端，电流镜的输出端连接到第一PMOS管的源极和第二PMOS管的源极。

可选地，第一PMOS管的源极、第二PMOS管的源极、第三PMOS管的源极、第四PMOS管的源极、第五PMOS管的源极和第六PMOS管的源极被供电。

可选地，第一PMOS管的源极和第二PMOS管的源极经由栅极受控的第七PMOS管连接到电源，第三PMOS管的源极和第四PMOS管的源极经由栅极受控的第八PMOS管连接到电源，第五PMOS管的源极和第六PMOS管的源极经由栅极受控的第九PMOS管连接到电源。

可选地，电流镜包括：第一NMOS管和第二NMOS管，其中，第一NMOS管的栅极连接到第一NMOS管的漏极以及第二NMOS管的栅极，第一NMOS管的源极和第二NMOS管的源极接地，第一NMOS管的漏极作为电流镜的输入端，第二NMOS管的漏极作为电流镜的输出端。

可选地，差分至单端转换器包括：第十PMOS管、第十一PMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管，其中，第十PMOS管和第十一PMOS管共栅，第十PMOS管和第十一PMOS管的源极连接到电源，第三NMOS管和第四NMOS管共栅，第三NMOS管的源极和第四NMOS管的源极形成为差分信号接收端而接收输入级输出的差分信号，第三NMOS管的漏极连接到第十PMOS管的漏极，第四NMOS管的漏极连接到第十一PMOS管的漏极，第三NMOS管的源极连接到第五NMOS管的漏极和第四NMOS管的源极连接到第六NMOS管的漏极，第五NMOS管的源极和第六NMOS管的源极接地，第五NMOS管MN305的栅极和第六NMOS管MN306的栅极连接到第十PMOS管的漏极。第四NMOS管的漏极作为差分至单端转换器的输出端。

可选地，第十PMOS管的栅极和第十一PMOS管的栅极接收第一偏置电压，第三NMOS管的栅极和第四NMOS管的栅极接收第二偏置电压。

可选地，第七PMOS管的栅极、第八PMOS管的栅极和第九PMOS管的栅极接收第一偏置电压。

可选地，输出级包括：第十二PMOS管、第七NMOS管、第八NMOS管、第九NMOS管、电阻器、电容器，其中，第七NMOS管的栅极接收从差分至单端转换器输出的单端信号，第七NMOS管的漏极连接到电源，第七NMOS管的源极连接到第八NMOS管的漏极以及第十二PMOS管的栅极，第八NMOS管的源极接地，第八NMOS管的栅极接收第三偏置电压，第十二PMOS管的源极连接到电源，第十二PMOS管的漏极连接到轨至轨运算放大器的输出端以及第九NMOS管的漏极，第九NMOS管的栅极连接到第七NMOS管的栅极，第九NMOS管的源极接地，电阻器的一端连接到第七NMOS管的栅极以及第九NMOS管的栅极，电阻器的另一端连接到电容器的一端，电容器的另一端连接到轨至轨运算放大器的输出端。

在根据本发明的轨至轨放大器中，在输入级中采用了一对衬底驱动的PMOS管，而没有同时采用衬底驱动的NMOS管，从而可以通过单阱CMOS工艺实现的轨至轨运算放大器，降低了工艺成本。

此外，通过一种电流镜来实现差分至单端转换器，为输入级提供了较大的输出阻抗，并提高了输入级的增益特性。

此外，根据本发明的输出级，不仅能够避免信号通路上出现多个栅源电压的堆叠，使得整个运算放大器适用于低压低功耗电路，并通过米勒补偿，提高了整个运算放大器的相位裕度，增强了环路稳定性。

另外，通过结合使用本发明的输入级、差分至单端转换器以及输出级，除了可实现上述优点之外，可使得整个放大器能够工作于亚1V的电源。

将在接下来的描述中部分阐述本发明另外的方面和/或优点，还有一部分通过描述将是清楚的，或者可以经过本发明的实施而得知。

附图说明

通过下面结合附图进行的详细描述，本发明的上述和其它目的、特点和优点将会变得更加清楚，其中：

图1示出现有技术的轨至轨运算放大器。

图2示出根据本发明实施例的轨至轨运算放大器的框图。

图3示出根据本发明实施例的轨至轨运算放大器的输入级的电路图。

图4示出根据本发明实施例的轨至轨运算放大器的差分至单端转换器的电路图。

图5示出根据本发明的一个实施例的轨至轨运算放大器的输出级的电路图。

具体实施方式

现在，将参照附图更充分地描述不同的示例实施例，其中，一些示例性实施例在附图中示出。相同的附图标号始终表示相同的元部件。

图2示出根据本发明实施例的轨至轨运算放大器200。

如图2所示，根据本发明的轨至轨运算放大器200包括：输入级210、差分至单端转换器220和输出级230。

输入级210用于接收一对输入信号(Vi+，Vi-)，并输出一对差分信号(VA，VB)，实现轨至轨输入。差分至单端转换器220将输入级210输出的差分信号转换为单端信号。输出级230接收差分至单端转换器220转换的单端信号，并实现轨至轨输出。

下面结合图3描述根据本发明的轨至轨运算放大器200的输入级210的电路结构。

图3示出根据本发明实施例的轨至轨运算放大器200的输入级210的电路图。

如图3所示，根据本发明实施例的轨至轨运算放大器200的输入级210包括第一PMOS管MP301、第二PMOS管MP302、第三PMOS管MP303、第四PMOS管MP304、第五PMOS管MP305、第六PMOS管MP306、第七PMOS管MP307、第八PMOS管MP308、第九PMOS管MP309、第一NMOS管MN301、第二NMOS管MN302。

第一PMOS管MP301和第二PMOS管MP302共栅共源，其源极经由第七PMOS管MP307连接到电源VADD。第一PMOS管MP301的衬底接收第一输入信号Vi+，第二PMOS管MP302的衬底接收第二输入信号Vi-。换句话说，第一PMOS管MP301和第二PMOS管MP302被信号Vi+和Vi-进行衬底驱动。第一PMOS管MP301的漏极和第二PMOS管MP302的漏极作为输入级210的差分输出端。

这里，第一输入信号Vi+和第二输入信号Vi-作为轨至轨运算放大器200的输入信号。

第三PMOS管MP303和第四PMOS管MP304共源，其源极经由第八PMOS管MP308连接到电源VADD。第三PMOS管MP303的栅极接收第一输入信号Vi+，第四PMOS管MP304的栅极接收第二输入信号Vi-。第三PMOS管MP303的漏极连接到第一PMOS管MP301的漏极，第四PMOS管MP304的漏极连接到第二PMOS管MP302的漏极。

第五PMOS管MP305和第六PMOS管MP306共源共漏，其源极经由第九PMOS管MP309连接到电源VADD。第五PMOS管MP305的栅极接收第一输入信号Vi+，第六PMOS管MP306的栅极接收第二输入信号Vi-。第五PMOS管MP305的漏极和第六PMOS管MP306漏极连接到由第一NMOS管MN301和第二NMOS管MN302形成的电流镜的输入端。所述电流镜的输出端连接到第一PMOS管MP301的源极和第二PMOS管MP302的源极。

在由第一NMOS管MN301和第二NMOS管MN302形成的电流镜中，第一NMOS管MN301的栅极连接到第一NMOS管MN301的漏极以及第二NMOS管MN302的栅极，第一NMOS管MN301和第二NMOS管MN302的源极接地。第一NMOS管MN301的漏极作为电流镜的输入端，第二NMOS管MN302的漏极作为电流镜的输出端。

应该理解，上面示出的电流镜仅是示例性的，其他的电流镜也是可行的。

第七PMOS管MP307、第八PMOS管MP308、第九PMOS管MP309起开关作用，用于为上述衬底驱动的PMOS管以及栅驱动的PMOS管供电。

第三PMOS管MP303和第四PMOS管MP304形成栅驱动的差分输入对，在输入信号的共模输入电平为低电平时导通。第一PMOS管MP301和第二PMOS管MP302形成衬底驱动的差分输入对，在输入信号的共模输入电平为高电平时导通。衬底驱动的第一PMOS管MP301和第二PMOS管MP302可以通过对标准P衬N阱CMOS工艺中的N阱偏置实现。这样，由于在输入级中仅存在衬底驱动的一对PMOS管，而没有衬底驱动的NMOS管，因此可以通过单阱CMOS工艺实现的轨至轨运算放大器。

为了避免输入信号的共模输入电平在低电平时引发N阱内的纵向寄生VPNP和阱-衬底间的纵向LNPN管导通，进而造成电流泄漏与Latch-up效应，由第五PMOS管MP305和第六PMOS管MP306构成的栅驱动差分输入对在输入信号的共模输入电平为低电平时，通过电流镜完全抽取了衬底驱动的第一PMOS管MP301和第二PMOS管MP302的偏置电流，使其在低电平时关断。

此外，第七PMOS管MP307、第八PMOS管MP308和第九PMOS管MP309构成电流镜结构，为上述差分输入对提供偏置电流。具体地说，第七PMOS管MP307、第八PMOS管MP308和第九PMOS管MP309的栅极接收第一偏置电压BIAS1，以分别为第一PMOS管MP301和第二PMOS管MP302形成的衬底驱动的差分输入对、第三PMOS管MP303和第四PMOS管MP304形成的栅驱动的差分输入对、第五PMOS管MP305和第六PMOS管MP306形成的栅驱动差分输入对供电。

当运算放大器200的输入信号的共模输入电平为低电平时，栅驱动的PMOS差分输入对第三PMOS管MP303和第四PMOS管MP304导通，第三PMOS管MP303和第四PMOS管MP304形成的差分输入级的跨导表示如下：

$g_m=\sqrt{k_p{\left(\frac{W}{L}\right)}_{\mathrm{3,4}}{I}_8},$

其中，k_p是第三PMOS管MP303和第四PMOS管MP304的工艺系数，是第三PMOS管MP303和第四PMOS管MP304的宽长比，I₈是BIAS1偏置的第八PMOS管MP308的尾电流。

同时，如上所述，为防止衬底驱动的第一PMOS管MP301和第二PMOS管MP302在N阱内横向寄生PNP管与阱-衬底间纵向寄生PNP管导通而引起额外的泄漏电流与Latch-up效应，采用电流镜抽取衬底驱动的第一PMOS管MP301和第二PMOS管MP302的偏置电流，保证输入信号的共模输入电平为低电平时所述衬底驱动的PMOS管处于关断状态。随输入电平上升，电流镜抽取电流能力减弱，衬底驱动的第一PMOS管MP301和第二PMOS管MP302开始导通，流过第一PMOS管MP301和第二PMOS管MP302的工作电流为：

$I_{\mathrm{1,2}}=\frac{1}{2}{k}_p{\left(\frac{W}{L}\right)}_{\mathrm{1,2}}{(V_{\mathrm{sg}}-|V_{\mathrm{thp}}\left|\right)}^2,$

其中， 是第一PMOS管MP301和第二PMOS管MP302的宽长比，V_sg是第一PMOS管MP301和第二PMOS管MP302的源-栅电压。V_thp是第一PMOS管MP301和第二PMOS管MP302的阈值电压。考虑衬底偏置影响，V_thp可以表示为：

$\left|V_{\mathrm{thp}}\right|=\left|V_{\mathrm{th}0}\right|+\left|r\right|[\sqrt{2\left|{\mathrm{\Φ}}_F\right|+V_{\mathrm{BS}}}-\sqrt{2\left|{\mathrm{\Φ}}_F\right|}],$

其中，V_th0是理想阈值电压；γ是沟道调制系数；Φ_F是费米常数；V_BS是衬-源电压。

衬底驱动管的输入跨导为

$g_{\mathrm{mb}}=\frac{\left|\mathrm{\γ}\right|g_m}{2\sqrt{2\left|{\mathrm{\Φ}}_F\right|+V_{\mathrm{BS}}}}$

g_mb通常约为(0.2～0.5)g_m。为实现轨至轨信号范围内输入级跨导恒定，假设流过第七PMOS管MP307的电流：

L₇＝4I₈， ${\left(\frac{W}{L}\right)}_{\mathrm{1,2}}=4{\left(\frac{W}{L}\right)}_{\mathrm{3,4}}.$

当输入信号的共模输入电平V_in≥(V_add-V_DS，sat-|V_thp|)(这里，V_add为电源电压，V_DS，sat为相应PMOS管的饱和压降，|V_thp|是相应PMOS管的阈值电压)时，栅驱动的第三PMOS管MP303和第四PMOS管MP304P关断，衬底驱动的第一PMOS管MP301和第二PMOS管MP302正常工作，实现轨至轨信号输入。

通过上述结构的输入级210保证了运算放大器200在亚1V电压下仍具有轨至轨的输入范围。

在本发明中，差分至单端转换器220用于实现差分信号至单端信号的转换，可以使用各种类型的差分至单端转换器来实现。

下面结合图4描述根据本发明的一个实施例的差分至单端转换器220的电路结构。

图4示出根据本发明实施例的轨至轨运算放大器200的差分至单端转换器220的电路图。

如图4所示，差分至单端转换器220包括第十PMOS管MP310、第十一PMOS管MP311、第三NMOS管MN303、第四NMOS管MN304、第五NMOS管MN305、第六NMOS管MN306。

在图4所示的差分至单端转换器220中，第十PMOS管MP310和第十一PMOS管MP311共源共栅，其源极连接到电源VADD，其栅极接收第一偏置电压BIAS1。第三NMOS管MN303和第四NMOS管MN304共栅，其栅极接收第二偏置电压BIAS2。第三NMOS管MN303的漏极连接到第十PMOS管MP310的漏极，第四NMOS管MN304的漏极连接到第十一PMOS管MP311的漏极。第三NMOS管MN303的源极连接到第五NMOS管MN305的漏极，第四NMOS管MN304的源极连接到第六NMOS管MN306的漏极。第五NMOS管MN305和第六NMOS管MN306的源极接地。第五NMOS管MN305和第六NMOS管MN306共栅，并且其栅极连接到第十PMOS管MP310的漏极。

此外，第三NMOS管MN303和第四NMOS管MN304的源极作为差分至单端转换器220的输入端，并且接收输入级210输出的差分信号。换句话说，第三NMOS管MN303的源极连接到第二PMOS管MP302的漏极和第四NMOS管MN304的源极连接到第一PMOS管MP301的漏极。第四NMOS管MN304的漏极作为差分至单端转换器220的输出端，并输出单端信号VC。

图4所示的差分至单端转换器220实质上为一个电流镜，相对于现有的差分至单端转换器220，其不仅实现了差分信号至单端信号的转换，而且同时为输入级210提供了较大的输出阻抗，提高了输入级210的增益特性。

在图4中示出了根据本发明的一个实施例的差分至单端转换器，然而本发明不限于此，其他差分至单端转换器也可以应用于本发明中，从而将输出级输出的差分信号转换为单端信号。

在本发明中，输出级230用于实现轨至轨输出。在从差分至单端转换器220获得单端信号的情况下，可以使用现有的轨至轨运算放大器的输出级来实现输出级230。

下面结合图5描述根据本发明的一个实施例的输出级230的电路结构。

图5示出根据本发明的一个实施例的轨至轨运算放大器200的输出级230的电路图。

如图5所示，输出级230包括第十二PMOS管MP312、第七NMOS管MN307、第八NMOS管MN308、第九NMOS管MN309、电阻器R1、电容器C1。

在图5所示的输出级230中，第七NMOS管MN307的栅极接收从差分至单端转换器输出的单端信号，漏极连接到电源VADD，源极连接到第八NMOS管MN308的漏极以及第十二PMOS管MP312的栅极。第八NMOS管MN308的源极接地，栅极接收第三偏置电压BIAS3。第十二PMOS管MP312的源极连接到电源VADD，漏极连接到轨至轨运算放大器200的输出端Vout以及第九NMOS管MN309的漏极。电阻器R1的一端连接到第七NMOS管MN307的栅极以及第九NMOS管MN309的栅极，另一端连接到电容器C1的一端，电容器C1的另一端连接到轨至轨运算放大器200的输出端Vout。第九NMOS管MN309的源极接地。

在差分至单端转换器220输出的单端信号为高电平时，第九NMOS管309从轨至轨运算放大器200的输出端所连接的负载中抽取输出电流，从而轨至轨运算放大器200的输出被下拉至低电平。在差分至单端转换器220输出的单端信号为低电平时，第十二PMOS管MP312对所述负载充电，从而轨至轨运算放大器200的输出被上拉至高电平。这样，通过对所述负载的充放电，由此实现了差分至单端转换器220的轨至轨输出。

图5所示的结构的输出级230形成为AB类输出级，第十二PMOS管MP312为上拉输出管，第九NMOS管MN309为下拉输出管。第七NMOS管MN307与第八NMOS管MN308形成源级跟随器，其不仅能够避免信号通路上出现多个栅源电压的堆叠，使得整个运算放大器适用于低压低功耗电路。电阻器R1与电容器C1形成米勒补偿电路，通过降低第一极点位置与提供额外的补偿零点，提高了整个运算放大器的相位裕度，增强了环路稳定性。

应该理解，本发明不限于图5所示的输出级，其他结构的轨至轨运算放大器输出级也可以应用于本发明中。

此外，在本发明中，同时应用图2所示的输入级110、图4所示的差分至单端转换器220以及图5所示的输出级230结合形成的轨至轨运算放大器200可以实现工作于亚1V的电源的情况。

应该理解，在轨至轨运算放大器中，偏置信号BIAS1、BIAS2、BIAS3用于使得相应的MOS管工作在饱和状态，以进行供电。因此，可根据实际需要的偏置信号BIAS1、BIAS2、BIAS3的大小来提供偏置信号BIAS1、BIAS2、BIAS3。可选地，可在轨至轨运算放大器中设置偏置信号产生电路来产生需要的偏置信号或者从外部接收偏置信号。

在根据本发明的轨至轨放大器中，在输入级中采用了一对衬底驱动的PMOS管，而没有采用衬底驱动的NMOS管，从而可以通过单阱CMOS工艺实现的轨至轨运算放大器，降低了工艺成本。此外，通过一种电流镜来实现差分至单端转换器，相对于现有的差分至单端转换器为输入级提供了较大的输出阻抗，并提高了输入级的增益特性。此外，根据本发明的输出级，不仅能够避免信号通路上出现多个栅源电压的堆叠，使得整个运算放大器适用于低压低功耗电路，提高了整个运算放大器的相位裕度，增强了环路稳定性。另外，通过结合使用本发明的输入级、差分至单端转换器以及输出级，除了可实现上述优点之外，可相对于仅采用其中之一或之二的情况实现工作于亚1V的电源的情况。

尽管在上面描述了示例性实施例，但是这些实施例不意于描述本发明的所有可行方式。相反，在说明书中使用的词语是描述性的而非限制性的词语，应该理解，在不脱离本发明的精神和范围的情况下可以进行各种改变。此外，各个实施的实施例的特征可被组合以形成本发明的另外的实施例。

Claims (14)

1.一种轨至轨运算放大器，包括：

输入级，接收第一输入信号和第二输入信号，并输出差分信号；

差分至单端转换器，将输入级输出的差分信号转换为单端信号；

输出级，接收所述单端信号，并实现轨至轨输出，

其中，输入级包括：衬底驱动的PMOS管对、第一栅极驱动的PMOS管对、第二栅极驱动的PMOS管对、电流镜，

其中，衬底驱动的PMOS管对、第一栅极驱动的PMOS管对和第二栅极驱动的PMOS管对之中的每对PMOS管分别由第一输入信号和第二输入信号驱动，第二栅极驱动的PMOS管对的漏极连接到电流镜的输入端，衬底驱动的PMOS管对的源极连接到电流镜的输出端，

其中，衬底驱动的PMOS管对中的两个PMOS管的漏极作为输入级的差分输出端。

2.根据权利要求1所述的轨至轨运算放大器，其中，衬底驱动的PMOS管对、第一栅极驱动的PMOS管对、第二栅极驱动的PMOS管对中的各个PMOS管通过各自的源极被供电。

3.根据权利要求1所述的轨至轨运算放大器，其中，衬底驱动的PMOS管对的漏极连接到第一栅极驱动的PMOS管对的漏极，并作为输入级的差分输出端而输出所述差分信号。

4.根据权利要求1所述的轨至轨运算放大器，其中，衬底驱动的PMOS管对包括第一PMOS管和第二PMOS管，第一栅极驱动的PMOS管对包括第三PMOS管和第四PMOS管，第二栅极驱动的PMOS管对包括第五PMOS管和第六PMOS管。

5.根据权利要求1所述的轨至轨运算放大器，其中，衬底驱动的PMOS管对包括第一PMOS管和第二PMOS管，其中，第一PMOS管和第二PMOS管共栅，第一PMOS管的衬底接收第一输入信号，第二PMOS管的衬底接收第二输入信号，第一PMOS管的漏极和第二PMOS管的漏极作为输入级的差分输出端以输出所述差分信号。

6.根据权利要求1所述的轨至轨运算放大器，其中，第一栅极驱动的PMOS管对包括第三PMOS管和第四PMOS管，其中，第三PMOS管的栅极接收第一输入信号，第四PMOS管的栅极接收第二输入信号，第三PMOS管的漏极连接到衬底驱动的PMOS管对中的接收第一输入信号的PMOS管的漏极，第四PMOS管的漏极连接到衬底驱动的PMOS管对中的接收第二输入信号的PMOS管的漏极。

7.根据权利要求1所述的轨至轨运算放大器，其中，第二栅极驱动的PMOS管对包括第五PMOS管和第六PMOS管，其中，第五PMOS管的栅极接收第一输入信号，第六PMOS管的栅极接收第二输入信号，第五PMOS管的漏极和第六PMOS管漏极连接到电流镜的输入端。

8.根据权利要求4所述的轨至轨运算放大器，其中，电流镜的输出端连接到第一PMOS管的源极和第二PMOS管的源极。

9.根据权利要求4所述的轨至轨运算放大器，其中，第一PMOS管的源极和第二PMOS管的源极经由栅极受控的第七PMOS管连接到电源，第三PMOS管的源极和第四PMOS管的源极经由栅极受控的第八PMOS管连接到电源，第五PMOS管的源极和第六PMOS管的源极经由栅极受控的第九PMOS管连接到电源。

10.根据权利要求1所述的轨至轨运算放大器，其中，电流镜包括：第一NMOS管和第二NMOS管，

其中，第一NMOS管的栅极连接到第一NMOS管的漏极以及第二NMOS管的栅极，第一NMOS管的源极和第二NMOS管的源极接地，第一NMOS管的漏极作为电流镜的输入端，第二NMOS管的漏极作为电流镜的输出端。

11.根据权利要求1所述的轨至轨运算放大器，其中，差分至单端转换器包括：第十PMOS管、第十一PMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管，

其中，第十PMOS管和第十一PMOS管共栅，第十PMOS管和第十一PMOS管的源极连接到电源，第三NMOS管和第四NMOS管共栅，第三NMOS管的源极和第四NMOS管的源极形成为差分信号接收端而接收输入级输出的差分信号，第三NMOS管的漏极连接到第十PMOS管的漏极，第四NMOS管的漏极连接到第十一PMOS管的漏极，第三NMOS管的源极连接到第五NMOS管的漏极和第四NMOS管的源极连接到第六NMOS管的漏极，第五NMOS管的源极和第六NMOS管的源极接地，第五NMOS管MN305的栅极和第六NMOS管MN306的栅极连接到第十PMOS管的漏极，

其中，第四NMOS管的漏极作为差分至单端转换器的输出端。

12.根据权利要求11所述的轨至轨运算放大器，其中，第十PMOS管的栅极和第十一PMOS管的栅极接收第一偏置电压，第三NMOS管的栅极和第四NMOS管的栅极接收第二偏置电压。

13.根据权利要求9所述的轨至轨运算放大器，其中，第七PMOS管的栅极、第八PMOS管的栅极和第九PMOS管的栅极接收第一偏置电压。

14.根据权利要求1所述的轨至轨运算放大器，其中，输出级包括：第十二PMOS管、第七NMOS管、第八NMOS管、第九NMOS管、电阻器、电容器，

其中，第七NMOS管的栅极接收从差分至单端转换器输出的单端信号，第七NMOS管的漏极连接到电源，第七NMOS管的源极连接到第八NMOS管的漏极以及第十二PMOS管的栅极，第八NMOS管的源极接地，第八NMOS管的栅极接收第三偏置电压，第十二PMOS管的源极连接到电源，第十二PMOS管的漏极连接到轨至轨运算放大器的输出端以及第九NMOS管的漏极，第九NMOS管的栅极连接到第七NMOS管的栅极，第九NMOS管的源极接地，

电阻器的一端连接到第七NMOS管的栅极以及第九NMOS管的栅极，电阻器的另一端连接到电容器的一端，电容器的另一端连接到轨至轨运算放大器的输出端。