CN101369162B - 基准电压电路 - Google Patents

基准电压电路 Download PDF

Info

Publication number
CN101369162B
CN101369162B CN2008102104368A CN200810210436A CN101369162B CN 101369162 B CN101369162 B CN 101369162B CN 2008102104368 A CN2008102104368 A CN 2008102104368A CN 200810210436 A CN200810210436 A CN 200810210436A CN 101369162 B CN101369162 B CN 101369162B
Authority
CN
China
Prior art keywords
circuit
reference voltage
voltage
transistor
nmos pass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008102104368A
Other languages
English (en)
Other versions
CN101369162A (zh
Inventor
井村多加志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN101369162A publication Critical patent/CN101369162A/zh
Application granted granted Critical
Publication of CN101369162B publication Critical patent/CN101369162B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明提供一种即使电源电压降低、电源电压变动去除比也很大的基准电压电路。即使电源端子(10)的电源电压降低，NMOS晶体管(71)非饱和动作，NMOS晶体管(71)的输出电阻(ro71)降低，只要差动放大电路(60)的放大率(Ao)大，则电源电压变动去除比(PSRRLF)也变大。由此，即使基准电压电路的最低动作电压降低，也能够使电源电压变动去除比(PSRRLF)变大。即，差动放大电路(60)的放大率(Ao)影响电源电压变动去除比(PSRRLF)，所以，只要差动放大电路(60)的放大率(Ao)大，则电源电压变动去除比(PSRRLF)也相应地变大。

Description

基准电压电路
技术领域
本发明涉及产生恒定的基准电压的基准电压电路。
背景技术
图12是示出现有的ED型基准电压电路的电路图。
ED型基准电压电路具有耗尽型NMOS晶体管84和NMOS晶体管85。耗尽型NMOS晶体管84的栅极和源极与基准电压输出端子83连接，漏极与电源端子81连接。NMOS晶体管85的栅极和漏极与基准电压输出端子83连接，源极与接地端子82连接(例如参照专利文献1)。
在该ED型基准电压电路中，即使电源端子81的电源电压变动，只要各MOS晶体管饱和动作，所输出的基准电压也难以变动。
这里，当设NMOS晶体管85的跨导为gm85，耗尽型NMOS晶体管84的输出电阻为ro84时，低频的基准电压输出端子83的电源电压变动去除比(电源电压的变动和相对于电源电压的变动的基准电压的变动之比)PSRRLF通过
PSRRLF＝gm85×ro84…(2)
来计算。
但是，由于耗尽型NMOS晶体管84的沟道长调制效应等，使电源端子81的电源电压变动时，基准电压也变动。由此，电源电压变动去除比PSRRLF不变大。
作为其对策，有时在电源端子81中附加共基共射串联(cascode)电路。图13是示出现有的基准电压电路的电路图。
图13的基准电压电路具有：偏压电源89、NMOS晶体管88、ED型基准电压电路86。NMOS晶体管88的栅极与偏压电源89连接，源极与ED型基准电压电路86连接，漏极与电源端子87连接。
在图13的基准电压电路中，即使电源端子87的电源电压变动，由于NMOS晶体管88动作以使电源端子81的电源电压恒定，所以，ED型基准电压电路86的基准电压也难以变动。
这里，当设NMOS晶体管88的跨导为gm88，NMOS晶体管88的基板偏压跨导为gmb88，NMOS晶体管88的输出电阻为ro88时，低频的基准电压输出端子83中的电源电压变动去除比PSRRLF通过
PSRRLF＝{(gm88+gmb88)×ro88}×(gm85×ro84)…(3)
来计算。即，电源电压变动去除比PSRRLF为(gm88+gmb88)×ro88倍。
说明上述基准电压电路的应用例。图14是示出现有的基准电压电路的应用例的电路图。
图14的基准电压电路具有：耗尽型NMOS晶体管91～93、NMOS晶体管94、基准电压输出端子83以及ED型基准电压电路86。耗尽型NMOS晶体管91的栅极与耗尽型NMOS晶体管92的源极连接，源极与ED型基准电压电路86连接，漏极与电源端子87连接。耗尽型NMOS晶体管92的栅极与耗尽型NMOS晶体管91的源极连接，源极与耗尽型NMOS晶体管93的漏极连接，漏极与电源端子87连接。耗尽型NMOS晶体管93的栅极与源极连接。NMOS晶体管94的栅极与漏极和耗尽型NMOS晶体管93的源极连接，源极与接地端子82连接(例如参照专利文献2)。
在该基准电压电路中，即使电源端子87的电源电压变动，由于耗尽型NMOS晶体管91动作以使电源端子81的电源电压恒定，所以，ED型基准电压电路86的基准电压也难以变动。
这里，如果耗尽型NMOS晶体管92动作以使耗尽型NMOS晶体管91的栅极电压和源极电压相等，则耗尽型NMOS晶体管91的跨导不影响电源电压变动去除比，所以，当设耗尽型NMOS晶体管91的基板偏压跨导为gmb91，耗尽型NMOS晶体管91的输出电阻为ro91时，低频的基准电压输出端子83中的电源电压变动去除比PSRRLF通过
PSRRLF＝(gmb91×ro91)×(gm85×ro84)…(4)
来计算。即，电源电压变动去除比PSRRLF为gmb91×ro91倍。
【专利文献1】日本特公平04-065546号公报(图2)
【专利文献2】日本特开2003-295957号公报(图1)
但是，当电源端子87的电源电压降低，耗尽型NMOS晶体管91非饱和动作时，耗尽型NMOS晶体管91的输出电阻ro91降低，电源电压变动去除比PSRRLF减小。
发明内容
本发明正是鉴于上述课题而完成的，提供一种即使电源电压降低、电源电压变动去除比也很大的基准电压电路。
为了解决上述课题，本发明提供一种基准电压电路，其特征在于，该基准电压电路具有：ED型基准电压电路，其具有耗尽型晶体管和增强型晶体管，向基准电压输出端子输出基准电压；控制晶体管，其根据电源端子的电源电压，向所述ED型基准电压电路提供内部电源电压；以及差动放大电路，其输入所述基准电压和所述内部电源电压，向所述控制晶体管输出控制信号，所述差动放大电路相对于所述基准电压具有使所述耗尽型晶体管饱和动作的输入偏置电压，对所述控制晶体管进行控制，使所述ED型基准电压电路的电源电压恒定。
并且，为了解决上述课题，本发明提供一种基准电压电路，其特征在于，该基准电压电路具有：恒压电路，其具有面结型晶体管和电阻，向基准电压输出端子输出基准电压；控制晶体管，其根据电源端子的电源电压，向所述恒压电路提供内部电源电压；以及差动放大电路，其输入所述基准电压和所述内部电源电压，向所述控制晶体管输出控制信号，所述差动放大电路相对于所述基准电压具有使所述面结型晶体管饱和动作的输入偏置电压，对所述控制晶体管进行控制，以使所述恒压电路的电源电压恒定。
在本发明中，即使电源端子的电源电压降低，控制晶体管非饱和动作，只要差动放大电路的放大率大，则电源电压变动去除比也变大。
附图说明
图1是示出本发明的基准电压电路的概念的图。
图2是示出第1实施方式的基准电压电路的图。
图3是示出第2实施方式的基准电压电路的图。
图4是示出第3实施方式的基准电压电路的图。
图5是示出第4实施方式的基准电压电路的图。
图6是示出第5实施方式的基准电压电路的图。
图7是示出本发明的基准电压电路的差动放大电路的具体例的图。
图8是示出本发明的基准电压电路的差动放大电路的另一个具体例的图。
图9是示出本发明的基准电压电路的差动放大电路的另一个具体例的图。
图10是示出本发明的基准电压电路的差动放大电路的另一个具体例的图。
图11是示出本发明的基准电压电路的差动放大电路的另一个具体例的图。
图12是示出现有的基准电压电路的图。
图13是示出现有的基准电压电路的图。
图14是示出现有的基准电压电路的图。
标号说明
10：电源端子20：接地端子；30：基准电压输出端子；40：内部电源端子；50：恒压电路；60：差动放大电路；70：控制晶体管。
具体实施方式
下面，参照附图说明本发明的基准电压电路的概念和实施方式。
[概念]
图1是示出本发明的基准电压电路的概念的框图。
本发明的基准电压电路具有恒压电路50、差动放大电路60以及控制晶体管70。
恒压电路50的输入端子与内部电源端子40连接，输出端子与基准电压输出端子30连接。差动放大电路60的非反转输入端子与基准电压输出端子30连接，反转输入端子与内部电源端子40连接，输出端子与控制晶体管70的输入端子连接。控制晶体管70的输出端子与内部电源端子40连接。
这里，差动放大电路60具有规定的放大率，并具有输入偏置电压。差动放大电路60和控制晶体管70在内部电源端子40中形成负反馈电路。
接着，说明基准电压电路的概念动作。
恒压电路50根据内部电源端子40的电源电压，向基准电压输出端子30输出基准电压。差动放大电路60根据内部电源端子40的电源电压和恒压电路50的基准电压，向控制晶体管70输出控制信号。控制晶体管70根据控制信号而动作，使内部电源端子40的电源电压恒定。
[第1实施方式]
接着，说明第1实施方式的基准电压电路的结构。图2是示出第1实施方式的基准电压电路的图。在第1实施方式中，虽然没有图示，但是，使用P型基板，在P型基板上形成NMOS晶体管，在设于P型基板的NWELL上形成PMOS晶体管。
第1实施方式的基准电压电路具有：ED型基准电压电路即恒压电路50，其具有耗尽型NMOS晶体管51和NMOS晶体管52；以及控制晶体管即NMOS晶体管71。
耗尽型NMOS晶体管51的栅极和源极与基准电压输出端子30连接，漏极与内部电源端子40连接，背栅与接地端子20连接。NMOS晶体管52的栅极和漏极与基准电压输出端子30连接，源极与接地端子20连接，背栅与接地端子20连接。NMOS晶体管71的栅极与差动放大电路60的输出端子连接，源极与内部电源端子40连接，漏极与电源端子10连接，背栅与接地端子20连接。
这里，差动放大电路60的非反转输入端子和反转输入端子虚短路。差动放大电路60具有规定的放大率，并具有使耗尽型NMOS晶体管51饱和动作的输入偏置电压。通过该输入偏置电压，耗尽型NMOS晶体管51的源极-漏极之间的电压为可以使耗尽型NMOS晶体管51饱和动作的饱和电压以上，所以，耗尽型NMOS晶体管51饱和动作。即，输入偏置电压被电路设计成饱和电压以上。差动放大电路60和NMOS晶体管71在内部电源端子40中形成负反馈电路，通过该负反馈电路，NMOS晶体管71的输出电阻直观上成为乘以差动放大电路60的放大率后的值，NMOS晶体管71的输出电阻增加。
于是，当设NMOS晶体管71的跨导为gm71，NMOS晶体管71的基板偏压跨导为gmb71，差动放大电路60的放大率为Ao，NMOS晶体管71的输出电阻为ro71，NMOS晶体管52的跨导为gm52，NMOS晶体管51的输出电阻为ro51时，低频的基准电压输出端子30中的电源电压变动去除比PSRRLF通过
PSRRLF＝[(gm71+gmb71)×Ao×ro71]×(gm52×ro51)…(1)
来计算，比以往大。
接着，说明第1实施方式的基准电压电路的动作。
对电源端子10施加基准电压电路的电源电压，在内部电源端子40上产生恒压电路50的电源电压，在基准电压输出端子30上产生基准电压。这些恒压电路50的电源电压和恒压电路50的基准电压输入到差动放大电路60，通过差动放大电路60进行比较。差动放大电路60进行动作，以使恒压电路50的电源电压与在恒压电路50的基准电压中加上输入偏置电压后的电压相等，对NMOS晶体管71的栅极电压进行控制，以使恒压电路50的电源电压恒定。根据该栅极电压和电源端子10的电源电压，NMOS晶体管71向内部电源端子40输出恒定的恒压电路50的电源电压。具体而言，当恒压电路50的电源电压高于在恒压电路50的基准电压中加上输入偏置电压后的电压时，差动放大电路60的输出端子(NMOS晶体管71的栅极)的电压降低，NMOS晶体管71截止，恒压电路50的电源电压降低。并且，当恒压电路50的电源电压低于在恒压电路50的基准电压中加上输入偏置电压后的电压时，恒压电路50的电源电压升高。即，恒压电路50的电源电压被控制为恒定。根据该恒压电路50的电源电压，耗尽型NMOS晶体管51使恒定电流流过NMOS晶体管52，NMOS晶体管52使基准电压输出端子30产生恒定电压即基准电压。
接着，说明差动放大电路60。图7是示出差动放大电路的图。
由PMOS晶体管61和PMOS晶体管62构成的电流反射镜电路的输入端子与耗尽型NMOS晶体管63的漏极连接，输出端子与NMOS晶体管65的漏极连接。耗尽型NMOS晶体管63的栅极与差动放大电路60的非反转输入端子和NMOS晶体管66的栅极连接，源极与NMOS晶体管64的漏极连接，背栅与接地端子20连接。NMOS晶体管64的栅极与漏极连接，源极与NMOS晶体管66的漏极连接，背栅与接地端子20连接。NMOS晶体管65的栅极与差动放大电路60的反转输入端子连接，源极与NMOS晶体管66的漏极连接，背栅与接地端子20连接。NMOS晶体管66的源极和背栅与接地端子20连接。耗尽型NMOS晶体管63的栅极成为差动放大电路60的非反转输入端子，NMOS晶体管65的栅极成为差动放大电路60的反转输入端子，电流反射镜电路的输出端子成为差动放大电路60的输出端子。
NMOS晶体管66作为如下的恒流电路动作：使流过耗尽型NMOS晶体管63和NMOS晶体管65的电流之和保持恒定。从非反转输入端子到NMOS晶体管66的漏极的阈值电压成为耗尽型NMOS晶体管63的阈值电压和NMOS晶体管64的阈值电压之和的电压，从反转输入端子到NMOS晶体管66的漏极的阈值电压成为NMOS晶体管65的阈值电压。这样，在NMOS晶体管64和NMOS晶体管65的驱动能力相同的情况下，耗尽型NMOS晶体管63的阈值电压为负，所以，差动放大电路60在非反转输入端子上具有基于耗尽型NMOS晶体管63的阈值电压的绝对值的正的输入偏置电压。这里，当NMOS晶体管64和NMOS晶体管65的驱动能力不同时，相应地调整正的输入偏置电压。并且，基准电压输出端子30与NMOS晶体管66的栅极连接，所以，基于流过恒压电路50的电流的电流流过NMOS晶体管66。
这样，如式(1)那样，NMOS晶体管71的跨导gm71、NMOS晶体管71的基板偏压跨导gmb71、差动放大电路60的放大率Ao以及NMOS晶体管71的输出电阻ro71，影响电源电压变动去除比PSRRLF，所以，电源电压变动去除比PSRRLF相应地变大。
并且，即使电源端子10的电源电压降低，NMOS晶体管71非饱和动作，NMOS晶体管71的输出电阻ro71降低，只要差动放大电路60的放大率Ao大，则电源电压变动去除比PSRRLF也变大。由此，即使基准电压电路的最低动作电压降低，也能够使电源电压变动去除比PSRRLF变大。即，差动放大电路60的放大率Ao影响电源电压变动去除比PSRRLF，所以，只要差动放大电路60的放大率Ao大，则电源电压变动去除比PSRRLF相应地变大。
并且，不是仅通过从外部施加的电压和MOS晶体管的阈值电压来决定恒压电路50的基准电压，而是使用负反馈电路，通过恒压电路50的电源电压和基准电压来决定恒压电路50的电源电压，通过该电源电压来决定恒压电路50的基准电压。由此调整并决定恒压电路50的基准电压，所以，不受恒压电路50的耗尽型NMOS晶体管51和NMOS晶体管52的阈值电压的偏差的影响。
另外，虽然没有图示，但是使用了NMOS晶体管71，然而也可以使用源极接地电路的PMOS晶体管。此时，交换差动放大电路60中的非反转输入端子的连接目的地和反转输入端子的连接目的地，相对于内部电源端子40形成负反馈。
并且，虽然没有图示，但是恒压电路50的电路结构是一例，也可以是在日本特公平04-065546中公开的电路结构。此时，恒压电路50的电源电压和基准电压输入到差动放大电路60。差动放大电路60进行动作，以使恒压电路50的电源电压与在恒压电路50的基准电压中加上输入偏置电压后的电压相等。
并且，在图中，当在MOS晶体管的栅极部分具有虚线时，该MOS晶体管是耗尽型MOS晶体管，当在MOS晶体管的栅极部分没有虚线时，该MOS晶体管是增强型MOS晶体管。
并且，虽然没有图示，但是也可以将NMOS晶体管66的栅极与接地端子20连接，将NMOS晶体管66变更为耗尽型NMOS晶体管。
并且，也可以变更差动放大电路60内部的电路结构。图8是示出差动放大电路的图。
图8的差动放大电路60与图7的差动放大电路60相比，删除了NMOS晶体管64。
NMOS晶体管66作为如下的恒流电路动作：使流过耗尽型NMOS晶体管63和NMOS晶体管65的电流之和保持恒定。从非反转输入端子到NMOS晶体管66的漏极的阈值电压成为耗尽型NMOS晶体管63的阈值电压，从反转输入端子到NMOS晶体管66的漏极的阈值电压成为NMOS晶体管65的阈值电压。这样，耗尽型NMOS晶体管63的阈值电压为负，所以，差动放大电路60在非反转输入端子上具有基于耗尽型NMOS晶体管63的阈值电压和NMOS晶体管65的阈值电压之间的差分电压的绝对值的正的输入偏置电压。
并且，也可以变更差动放大电路60内部的电路结构。图9是示出差动放大电路的图。
图9的差动放大电路60与图8的差动放大电路60相比，追加了NMOS晶体管64c。
NMOS晶体管66作为如下的恒流电路动作：使流过耗尽型NMOS晶体管63和NMOS晶体管65的电流之和保持恒定。从非反转输入端子到NMOS晶体管66的漏极的阈值电压成为耗尽型NMOS晶体管63的阈值电压，从反转输入端子到NMOS晶体管66的漏极的阈值电压成为NMOS晶体管65的阈值电压和NMOS晶体管64c的阈值电压之和的电压。这样，耗尽型NMOS晶体管63的阈值电压为负，所以，差动放大电路60在非反转输入端子上具有基于耗尽型NMOS晶体管63的阈值电压和上述之和的电压之间的差分电压的绝对值的正的输入偏置电压。
并且，也可以变更差动放大电路60内部的电路结构。图10是示出差动放大电路的图。
图10的差动放大电路60与图9的差动放大电路60相比，将耗尽型NMOS晶体管63变更为NMOS晶体管63d。
NMOS晶体管66作为如下的恒流电路动作：使流过NMOS晶体管63d和NMOS晶体管65的电流之和保持恒定。从非反转输入端子到NMOS晶体管66的漏极的阈值电压成为NMOS晶体管63d的阈值电压，从反转输入端子到NMOS晶体管66的漏极的阈值电压成为NMOS晶体管65的阈值电压和NMOS晶体管64c的阈值电压之和的电压。这样，差动放大电路60在非反转输入端子上具有基于NMOS晶体管63d的阈值电压和上述之和的电压之间的差分电压的绝对值的正的输入偏置电压。
并且，也可以变更差动放大电路60内部的电路结构。图11是示出差动放大电路的图。
图11的差动放大电路60与图10的差动放大电路60相比，将NMOS晶体管63d变更为NMOS晶体管63e，将NMOS晶体管65变更为NMOS晶体管65e，删除NMOS晶体管64c。这里，NMOS晶体管65e的阈值电压实际上或直观上高于NMOS晶体管63e的阈值电压。例如，虽然没有图示，但是，通过使NMOS晶体管63e的背栅与源极连接，NMOS晶体管65e的背栅与接地端子20连接，NMOS晶体管65e的背栅电压低于NMOS晶体管63e的背栅电压，由此，能够使NMOS晶体管65e的阈值电压高于NMOS晶体管63e的阈值电压。并且，虽然没有图示，但是，通过改变NMOS晶体管63e和NMOS晶体管65e之间的沟道渗杂量，能够使NMOS晶体管65e的阈值电压高于NMOS晶体管63e的阈值电压。并且，虽然没有图示，但是，通过使NMOS晶体管63e的跨导系数大于NMOS晶体管65e的跨导系数，和/或使PMOS晶体管61的跨导系数大于PMOS晶体管62的跨导系数，NMOS晶体管63e的驱动电流多于NMOS晶体管65e，由此，能够直观上使NMOS晶体管65e的阈值电压高于NMOS晶体管63e的阈值电压。
NMOS晶体管66作为如下的恒流电路动作：使流过NMOS晶体管63e和NMOS晶体管65e的电流之和保持恒定。从非反转输入端子到NMOS晶体管66的漏极的阈值电压成为NMOS晶体管63e的阈值电压，从反转输入端子到NMOS晶体管66的漏极的阈值电压成为NMOS晶体管65e的阈值电压。这样，差动放大电路60在非反转输入端子上具有基于NMOS晶体管63e的阈值电压和NMOS晶体管65e的阈值电压之间的差分电压的绝对值的正的输入偏置电压。
[第2实施方式]
接着，说明第2实施方式的基准电压电路的结构。图3是示出第2实施方式的基准电压电路的图。在第2实施方式中，虽然没有图示，但是，使用P型基板，在P型基板上形成NMOS晶体管，在设于P型基板的NWELL上形成PMOS晶体管。
第2实施方式的基准电压电路具有：ED型基准电压电路即恒压电路50，其具有耗尽型NMOS晶体管51和NMOS晶体管52；以及控制晶体管即耗尽型NMOS晶体管71b。
耗尽型NMOS晶体管71b的栅极与差动放大电路60的输出端子连接，源极与内部电源端子40连接，漏极与电源端子10连接，背栅与接地端子20连接。
[第3实施方式]
接着，说明第3实施方式的基准电压电路的结构。图4是示出第3实施方式的基准电压电路的图。在第3实施方式中，虽然没有图示，但是，使用N型基板，在N型基板上形成PMOS晶体管，在设于N型基板的PWELL上形成NMOS晶体管。
第3实施方式的基准电压电路具有：ED型基准电压电路即恒压电路50，其具有耗尽型NMOS晶体管51c和NMOS晶体管52；以及控制晶体管即NMOS晶体管71c。
耗尽型NMOS晶体管51c的栅极、源极和背栅与基准电压输出端子30连接，漏极与内部电源端子40连接。NMOS晶体管71c的栅极与差动放大电路60的输出端子连接，源极和背栅与内部电源端子40连接，漏极与电源端子10连接。
[第4实施方式]
接着，说明第4实施方式的基准电压电路的结构。图5是示出第4实施方式的基准电压电路的图。在第4实施方式中，虽然没有图示，但是，使用N型基板，在N型基板上形成PMOS晶体管，在设于N型基板的PWELL上形成NMOS晶体管。
第4实施方式的基准电压电路具有：ED型基准电压电路即恒压电路50，其具有耗尽型NMOS晶体管51c和NMOS晶体管52；以及控制晶体管即耗尽型NMOS晶体管71d。
耗尽型NMOS晶体管71d的栅极与差动放大电路60的输出端子连接，源极和背栅与内部电源端子40连接，漏极与电源端子10连接。
[第5实施方式]
接着，说明第5实施方式的基准电压电路的结构。图6是示出第5实施方式的基准电压电路的图。
第5实施方式的基准电压电路具有：恒压电路50，其具有面结型NMOS晶体管51e和电阻52e；以及控制晶体管即NPN晶体管71e。
面结型NMOS晶体管51e的栅极和源极与基准电压输出端子30连接，漏极与内部电源端子40连接。电阻52e的一端与基准电压输出端子30连接，另一端与接地端子20连接。NPN晶体管71e的基极与差动放大电路60的输出端子连接，发射极与内部电源端子40连接，集电极与电源端子10连接。
另外，作为控制晶体管使用NPN晶体管71e，但是，也可以使用PNP晶体管。此时，交换差动放大电路60中的非反转输入端子的连接目的地和反转输入端子的连接目的地，相对于内部电源端子40形成负反馈。

Claims (4)

1.一种基准电压电路，其特征在于，该基准电压电路具有：
ED型基准电压电路，其具有耗尽型晶体管和增强型晶体管，向基准电压输出端子输出基准电压；
控制晶体管，其根据电源端子的电源电压，向所述ED型基准电压电路提供内部电源电压；以及
差动放大电路，其输入所述基准电压和所述内部电源电压，向所述控制晶体管输出控制信号，
所述差动放大电路相对于所述基准电压具有使所述耗尽型晶体管饱和动作的输入偏置电压，对所述控制晶体管进行控制，使所述ED型基准电压电路的电源电压恒定。
2.根据权利要求1所述的基准电压电路，其特征在于，
所述差动放大电路和所述控制晶体管相对于所述ED型基准电压电路的内部电源电压形成负反馈电路。
3.一种基准电压电路，其特征在于，该基准电压电路具有：
恒压电路，其具有面结型晶体管和电阻，向基准电压输出端子输出基准电压；
控制晶体管，其根据电源端子的电源电压，向所述恒压电路提供内部电源电压；以及
差动放大电路，其输入所述基准电压和所述内部电源电压，向所述控制晶体管输出控制信号，
所述差动放大电路相对于所述基准电压具有使所述面结型晶体管饱和动作的输入偏置电压，对所述控制晶体管进行控制，使所述恒压电路的电源电压恒定。
4.根据权利要求3所述的基准电压电路，其特征在于，
所述差动放大电路和所述控制晶体管相对于所述恒压电路的内部电源电压形成负反馈电路。
CN2008102104368A 2007-08-16 2008-08-15 基准电压电路 Active CN101369162B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007212070A JP5078502B2 (ja) 2007-08-16 2007-08-16 基準電圧回路
JP2007-212070 2007-08-16
JP2007212070 2007-08-16

Publications (2)

Publication Number Publication Date
CN101369162A CN101369162A (zh) 2009-02-18
CN101369162B true CN101369162B (zh) 2012-07-18

Family

ID=40362491

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008102104368A Active CN101369162B (zh) 2007-08-16 2008-08-15 基准电压电路

Country Status (5)

Country Link
US (1) US7719346B2 (zh)
JP (1) JP5078502B2 (zh)
KR (1) KR101175578B1 (zh)
CN (1) CN101369162B (zh)
TW (1) TWI432937B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5407510B2 (ja) * 2008-08-29 2014-02-05 株式会社リコー 定電圧回路装置
JP5306094B2 (ja) * 2009-07-24 2013-10-02 セイコーインスツル株式会社 基準電圧回路及び電子機器
JP5506594B2 (ja) * 2009-09-25 2014-05-28 セイコーインスツル株式会社 基準電圧回路
JP2011211444A (ja) * 2010-03-29 2011-10-20 Seiko Instruments Inc 内部電源電圧生成回路
JP5884234B2 (ja) * 2011-03-25 2016-03-15 エスアイアイ・セミコンダクタ株式会社 基準電圧回路
CN102193574B (zh) * 2011-05-11 2013-06-12 电子科技大学 一种高阶曲率补偿的带隙基准电压源
JP6095927B2 (ja) * 2012-09-27 2017-03-15 エスアイアイ・セミコンダクタ株式会社 半導体集積回路装置
JP6289083B2 (ja) * 2013-02-22 2018-03-07 エイブリック株式会社 基準電圧発生回路
JP6104784B2 (ja) 2013-12-05 2017-03-29 株式会社東芝 基準電圧生成回路
JP6320047B2 (ja) * 2014-01-10 2018-05-09 セイコーＮｐｃ株式会社 定電圧源回路
JP6320048B2 (ja) * 2014-01-10 2018-05-09 セイコーＮｐｃ株式会社 発振回路
JP6316632B2 (ja) * 2014-03-25 2018-04-25 エイブリック株式会社 ボルテージレギュレータ
CN104793689A (zh) * 2015-04-10 2015-07-22 无锡中星微电子有限公司 基准电压源电路
JP7106931B2 (ja) * 2018-03-28 2022-07-27 セイコーエプソン株式会社 定電流回路、半導体装置、電子機器および半導体装置の製造方法
JP7292117B2 (ja) * 2019-06-11 2023-06-16 エイブリック株式会社 基準電圧発生回路
JP7240075B2 (ja) * 2019-07-08 2023-03-15 エイブリック株式会社 定電圧回路
CN111443753B (zh) * 2020-04-03 2021-10-22 南京芯力微电子有限公司 一种带软启动的耗尽管基准电路
EP4033664B1 (en) * 2020-11-25 2024-01-10 Changxin Memory Technologies, Inc. Potential generation circuit, inverter, delay circuit, and logic gate circuit
EP4033661B1 (en) 2020-11-25 2024-01-24 Changxin Memory Technologies, Inc. Control circuit and delay circuit
US11681313B2 (en) 2020-11-25 2023-06-20 Changxin Memory Technologies, Inc. Voltage generating circuit, inverter, delay circuit, and logic gate circuit
EP4033312A4 (en) 2020-11-25 2022-10-12 Changxin Memory Technologies, Inc. CONTROL CIRCUIT AND DELAY CIRCUIT
CN114815954B (zh) * 2022-04-20 2023-02-24 西安电子科技大学 一种预稳压的零电流损耗单管栅控电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1136730A (zh) * 1995-04-05 1996-11-27 精工电子工业株式会社 基准电压半导体器件
CN1696861A (zh) * 2004-05-11 2005-11-16 精工电子有限公司 恒压输出电路

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4525663A (en) * 1982-08-03 1985-06-25 Burr-Brown Corporation Precision band-gap voltage reference circuit
EP0481531B1 (en) * 1987-05-21 1994-11-30 Kabushiki Kaisha Toshiba Charge transfer device
JPH02114308A (ja) * 1988-10-24 1990-04-26 Nec Corp 定電圧発生回路
JPH05127766A (ja) * 1991-11-01 1993-05-25 Mitsubishi Denki Eng Kk バンドギヤツプ定電圧回路
JPH0667744A (ja) * 1992-08-18 1994-03-11 Fujitsu Ltd 定電圧回路
JPH0728540A (ja) * 1993-07-14 1995-01-31 Nec Corp 基準電圧発生回路
JPH0778471A (ja) * 1993-09-10 1995-03-20 Toshiba Corp 半導体集積回路
JPH08263156A (ja) * 1995-03-20 1996-10-11 Nippon Avionics Co Ltd 定電流回路
JP3531129B2 (ja) * 1995-07-20 2004-05-24 株式会社ルネサステクノロジ 電源回路
JPH09307369A (ja) * 1996-05-15 1997-11-28 Denso Corp カレントミラー回路及び定電流駆動回路
JP4084872B2 (ja) * 1997-08-28 2008-04-30 株式会社リコー ボルテージレギュレータ
JPH11122057A (ja) * 1997-10-14 1999-04-30 Fujitsu Ten Ltd Ｍｏｓ用定電流源回路
JP2001159923A (ja) * 1999-12-03 2001-06-12 Fuji Electric Co Ltd 基準電圧回路
JP2002140124A (ja) * 2000-10-30 2002-05-17 Seiko Epson Corp 基準電圧回路
JP2002344259A (ja) * 2001-05-11 2002-11-29 New Japan Radio Co Ltd バイアス回路
JP2003015754A (ja) * 2001-07-03 2003-01-17 Denso Corp 基準電圧発生回路
DE10163633A1 (de) * 2001-12-21 2003-07-10 Philips Intellectual Property Stromquellenschaltung
JP4117780B2 (ja) 2002-01-29 2008-07-16 セイコーインスツル株式会社 基準電圧回路および電子機器
JP4694942B2 (ja) * 2005-10-14 2011-06-08 新日本無線株式会社 定電流回路
KR101212736B1 (ko) * 2007-09-07 2012-12-14 에스케이하이닉스 주식회사 코어전압 발생회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1136730A (zh) * 1995-04-05 1996-11-27 精工电子工业株式会社 基准电压半导体器件
CN1696861A (zh) * 2004-05-11 2005-11-16 精工电子有限公司 恒压输出电路

Also Published As

Publication number Publication date
CN101369162A (zh) 2009-02-18
US20090045870A1 (en) 2009-02-19
TW200923608A (en) 2009-06-01
KR20090017981A (ko) 2009-02-19
KR101175578B1 (ko) 2012-08-21
JP2009048319A (ja) 2009-03-05
US7719346B2 (en) 2010-05-18
JP5078502B2 (ja) 2012-11-21
TWI432937B (zh) 2014-04-01

Similar Documents

Publication Publication Date Title
CN101369162B (zh) 基准电压电路
US8013588B2 (en) Reference voltage circuit
CN108351662B (zh) 具有曲率补偿的带隙参考电路
EP2652872B1 (en) Current mirror and high-compliance single-stage amplifier
JP4315299B2 (ja) 低電圧演算増幅器とその方法
CN104216455B (zh) 用于4g通信芯片的低功耗基准电压源电路
US20100259335A1 (en) Resistorless feedback biasing for ultra low power crystal oscillator
CN101110575A (zh) 输出级电路、功率放大电路及电信号的处理方法
KR101163457B1 (ko) 저전압 레귤레이티드 캐스코드 회로 및 이를 이용한 시모스아날로그 회로
CN103427773B (zh) 轨至轨运算放大器
US7737782B1 (en) Operational amplifier circuit
CN101149628B (zh) 一种基准电压源电路
CN108363447A (zh) 一种具有工艺补偿的低温度系数全mos型电流源电路
US7956686B2 (en) Differential amplifier with symmetric circuit topology
CN104881071A (zh) 低功耗基准电压源
US10574200B2 (en) Transconductance amplifier
US7830207B2 (en) Amplifier circuit
CN201035440Y (zh) 电流镜
CN107395146B (zh) 一种恒定跨导放大器电路
Masoom et al. A 1.5-V, constant-gm, rail-to-rail input stage operational amplifier
US5717347A (en) Logic circuit of the emitter-coupled type, operating at a low supply voltage
US7256651B1 (en) System and method for providing a constant swing high-gain complementary differential limiting amplifier
KR0158625B1 (ko) 자유 컬렉터단자를 구비한 바이폴라 트랜지스터 회로
KR101338711B1 (ko) 전류원을 이용한 전력 증폭 장치
CN113589874B (zh) 无片外电容的线性电源集成电路及无线充电设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160324

Address after: Chiba County, Japan

Patentee after: SEIKO INSTR INC

Address before: Chiba County, Japan

Patentee before: Seiko Instruments Inc.

CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: EPPs Lingke Co. Ltd.

Address before: Chiba County, Japan

Patentee before: SEIKO INSTR INC

CP01 Change in the name or title of a patent holder