JP2011211444A - 内部電源電圧生成回路 - Google Patents

内部電源電圧生成回路 Download PDF

Info

Publication number
JP2011211444A
JP2011211444A JP2010076378A JP2010076378A JP2011211444A JP 2011211444 A JP2011211444 A JP 2011211444A JP 2010076378 A JP2010076378 A JP 2010076378A JP 2010076378 A JP2010076378 A JP 2010076378A JP 2011211444 A JP2011211444 A JP 2011211444A
Authority
JP
Japan
Prior art keywords
power supply
internal power
supply voltage
nmos transistor
logic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010076378A
Other languages
English (en)
Inventor
Shoichi Sugiura
正一 杉浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2010076378A priority Critical patent/JP2011211444A/ja
Priority to TW100109557A priority patent/TWI493318B/zh
Priority to US13/071,039 priority patent/US8384470B2/en
Priority to CN2011100745538A priority patent/CN102207743A/zh
Priority to KR1020110027741A priority patent/KR20110109960A/ko
Publication of JP2011211444A publication Critical patent/JP2011211444A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only

Abstract

【課題】内部電源電圧を供給されるロジック回路の貫通電流が電源電圧に依存しない内部電源電圧生成回路を提供する。
【解決手段】電流源１の定電流に基づき、基準電圧ＶＲＥＦは電源電圧ＶＤＤに依存しないで生成され、基準電圧ＶＲＥＦに基づき、ソースフォロアによって内部電源電圧ＤＶＤＤが電源電圧ＶＤＤに依存しないで生成される。内部電源電圧ＤＶＤＤに基づき、ロジック回路９の貫通電流が流れる。よって、ロジック回路９の貫通電流は電源電圧ＶＤＤに依存しない。また、内部電源電圧ＤＶＤＤは、ロジック回路９が仕様上動作できる最低のロジック回路９用の電源電圧である。よって、ロジック回路９の貫通電流は少ない。
【選択図】図１

Description

本発明は、内部電源端子の内部電源電圧を生成し、内部電源電圧をロジック回路に供給する内部電源電圧生成回路に関する。
従来の内部電源電圧生成回路について説明する。図４は、従来の内部電源電圧生成回路を示す回路図である。
ダイオード接続されるＮＭＯＳトランジスタ１１は、電源電圧ＶＤＤを内部電源電圧ＤＶＤＤに降圧する。この内部電源電圧ＤＶＤＤと接地電圧ＶＳＳとで、ロジック回路１２は動作する。ロジック回路１２用の電源電圧が電源電圧ＶＤＤから内部電源電圧ＤＶＤＤに低くなる分、ロジック回路１２の貫通電流は少なくなる（例えば、特許文献１参照）。
特開平０８−０１８３３９号公報
しかし、従来の技術では、電源電圧ＶＤＤが変動して高くなると、内部電源電圧ＤＶＤＤも高くなる。すると、ロジック回路１２用の電源電圧である内部電源電圧ＤＶＤＤが高くなる分、ロジック回路１２の貫通電流も多くなってしまう。つまり、内部電源電圧ＤＶＤＤを供給されるロジック回路１２の貫通電流は、電源電圧ＶＤＤに依存してしまう。
本発明は、上記課題に鑑みてなされ、内部電源電圧を供給されるロジック回路の貫通電流が電源電圧に依存しない内部電源電圧生成回路を提供する。
本発明は、上記課題を解決するため、内部電源端子の内部電源電圧を生成し、前記内部電源電圧をロジック回路に供給する内部電源電圧生成回路において、ダイオード接続されるＰＭＯＳトランジスタ及びダイオード接続される第一ＮＭＯＳトランジスタを備える電圧生成回路と、電源端子と前記電圧生成回路との間に設けられる電流源と、ゲートを前記電流源と前記電圧生成回路との接続点に接続されて基準電圧を入力され、前記電源端子と前記内部電源端子との間でソースフォロア接続される第二ＮＭＯＳトランジスタと、を備え、前記ＰＭＯＳトランジスタは、前記ロジック回路内部のＰＭＯＳトランジスタと同一の製造プロセスで形成され、前記第一ＮＭＯＳトランジスタは、前記ロジック回路内部のＮＭＯＳトランジスタと同一の製造プロセスで形成される、ことを特徴とする内部電源電圧生成回路を提供する。
本発明では、電流源の定電流に基づき、基準電圧は電源電圧に依存しないで生成され、基準電圧に基づき、ソースフォロアによって内部電源電圧が電源電圧に依存しないで生成される。内部電源電圧に基づき、ロジック回路の貫通電流が流れる。よって、ロジック回路の貫通電流は電源電圧に依存しない。
また、内部電源電圧は、ロジック回路が仕様上動作できる最低のロジック回路用の電源電圧である。よって、ロジック回路の貫通電流は少ない。
本発明の内部電源電圧生成回路を示す回路図である。 本発明の内部電源電圧生成回路の他の例を示す回路図である。 本発明の内部電源電圧生成回路の他の例を示す回路図である。 従来の内部電源電圧生成回路を示す回路図である。
以下、本発明の実施形態を、図面を参照して説明する。
まず、内部電源電圧生成回路の構成について説明する。図１は、内部電源電圧生成回路を示す回路図である。
内部電源電圧生成回路は、電流源１、ＰＭＯＳトランジスタ２、及び、ＮＭＯＳトランジスタ３〜４を備える。また、内部電源電圧生成回路は、電源端子、接地端子、及び、内部電源端子を備える。ＰＭＯＳトランジスタ２及びＮＭＯＳトランジスタ３は、電圧生成回路を構成する。ＮＭＯＳトランジスタ４は、ソースフォロアを構成する。
電流源１とダイオード接続されるＰＭＯＳトランジスタ２とダイオード接続されるＮＭＯＳトランジスタ３とは、電源端子と接地端子との間で順に直列接続される。ＮＭＯＳトランジスタ４のゲートは、電流源１とＰＭＯＳトランジスタ２との間の接続点に接続され、ソースは、内部電源端子に接続され、ドレインは、電源端子に接続される。つまり、ＮＭＯＳトランジスタ４は、ゲートを電流源１とＰＭＯＳトランジスタ２との間の接続点に接続され、電源端子と内部電源端子との間でソースフォロア接続される。ロジック回路９は、内部電源端子と接地端子との間に設けられる。
ここで、ＰＭＯＳトランジスタ２は、ロジック回路９内部のＰＭＯＳトランジスタ（図示せず）と同一の製造プロセスで形成される。ＮＭＯＳトランジスタ３〜４は、ロジック回路９内部のＮＭＯＳトランジスタ（図示せず）と同一の製造プロセスで形成される。
また、ＰＭＯＳトランジスタ２は、エンハンスメント型ＰＭＯＳトランジスタであり、ロジック回路９内部のＰＭＯＳトランジスタの閾値電圧と等しい負の値の閾値電圧（−Ｖｔｐ２）を有する。ＮＭＯＳトランジスタ３は、エンハンスメント型ＮＭＯＳトランジスタであり、ロジック回路９内部のＮＭＯＳトランジスタの閾値電圧と等しい正の値の閾値電圧Ｖｔｎ３を有する。ＮＭＯＳトランジスタ４は、エンハンスメント型ＮＭＯＳトランジスタであり、ロジック回路９内部のＮＭＯＳトランジスタの閾値電圧と等しい正の値の閾値電圧Ｖｔｎ４を有する。
次に、内部電源電圧生成回路の動作について説明する。
ＰＭＯＳトランジスタ２及びＮＭＯＳトランジスタ３はダイオード接続されている。つまり、これらのトランジスタはオンしている。電流源１の定電流Ｉｏは、ＰＭＯＳトランジスタ２及びＮＭＯＳトランジスタ３を介して接地端子に流れる。定電流ＩｏとＰＭＯＳトランジスタ２及びＮＭＯＳトランジスタ３のオン抵抗とに基づき、基準電圧ＶＲＥＦはＮＭＯＳトランジスタ４のゲートで生成される。つまり、ＰＭＯＳトランジスタ２及びＮＭＯＳトランジスタ３によって構成される電圧生成回路は、基準電圧ＶＲＥＦを生成する。ＰＭＯＳトランジスタ２のオーバードライブ電圧はＶｏｐ２であるとし、ＮＭＯＳトランジスタ３のオーバードライブ電圧はＶｏｎ３であるとする。すると、基準電圧ＶＲＥＦは下記の式（１）で算出される。
ＶＲＥＦ＝（｜Ｖｔｐ２｜＋Ｖｔｎ３）＋（Ｖｏｐ２＋Ｖｏｎ３）・・・（１）
ＮＭＯＳトランジスタ４はソースフォロア接続されている。よって、ソース電圧である内部電源電圧ＤＶＤＤは、ゲート電圧である基準電圧ＶＲＥＦに基づき、決定される。この時、ＮＭＯＳトランジスタ４のドライブ能力は、ロジック回路９の仕様に基づいて適宜回路設計される。また、内部電源電圧ＤＶＤＤは、ロジック回路９が仕様上動作できる最低のロジック回路９用の電源電圧であり、ロジック回路９の仕様に基づいて適宜回路設計される。内部電源電圧ＤＶＤＤは下記の式（２）で算出される。
ＤＶＤＤ
＝ＶＲＥＦ−Ｖｔｎ４
＝（｜Ｖｔｐ２｜＋Ｖｔｎ３）＋（Ｖｏｐ２＋Ｖｏｎ３）−Ｖｔｎ４・・・（２）
ここで、定電流Ｉｏは、オンするＰＭＯＳトランジスタ２及びオンするＮＭＯＳトランジスタ３に流れる貫通電流ＩＡと考えられる。また、ロジック回路９内部のＰＭＯＳトランジスタ及びＮＭＯＳトランジスタの両方がオンしてしまい、これらのトランジスタが貫通電流ＩＢを流してしまうことがある。
これらの貫通電流ＩＡ〜ＩＢにおいて、貫通電流ＩＡとＰＭＯＳトランジスタ２及びＮＭＯＳトランジスタ３のオン抵抗とに基づき、式（１）の基準電圧ＶＲＥＦは生成される。この基準電圧ＶＲＥＦに基づき、式（２）の内部電源電圧ＤＶＤＤは生成される。この内部電源電圧ＤＶＤＤとロジック回路９内部のオンするＰＭＯＳトランジスタ及びオンするＮＭＯＳトランジスタのオン抵抗とに基づき、貫通電流ＩＢが流れる。つまり、貫通電流ＩＢは、貫通電流ＩＡつまり定電流Ｉｏに依存する。
換言すると、貫通電流ＩＡを流すＰＭＯＳトランジスタ２及びＮＭＯＳトランジスタ３は、貫通電流ＩＢを流すロジック回路９内部のＰＭＯＳトランジスタ及びＮＭＯＳトランジスタと、同一の製造プロセスで形成される。また、説明の簡略のため、貫通電流ＩＡを流す各ＭＯＳトランジスタは、貫通電流ＩＢを流す各ＭＯＳトランジスタと、同一のゲート長及びゲート幅をそれぞれ有するとし、この時、同一のオン抵抗Ｒをそれぞれ有するとする。すると、式（２）より、下記の式（３）〜（４）が成立する。
Ｒ・ＩＡ＝Ｒ・Ｉｏ＝ＶＲＥＦ・・・（３）
Ｒ・ＩＢ＝ＤＶＤＤ＝ＶＲＥＦ−Ｖｔｎ４・・・（４）
式（３）〜（４）から、貫通電流ＩＢは下記の式（５）で算出される。
ＩＢ＝ＩＡ−Ｖｔｎ４／Ｒ＝Ｉｏ−Ｖｔｎ４／Ｒ・・・（５）
つまり、貫通電流ＩＢは、式（５）より、貫通電流ＩＡつまり定電流Ｉｏに依存する。よって、定電流Ｉｏが適宜回路設計されることにより、貫通電流ＩＢが制御されることができる。
また、この式（５）より、貫通電流ＩＢは電源電圧ＶＤＤに依存しない。
ロジック回路９の貫通電流が流れ、内部電源電圧ＤＶＤＤが低くなると、ＮＭＯＳトランジスタ４のゲート・ソース間電圧が高くなる。よって、ＮＭＯＳトランジスタ４のオン抵抗が小さくなり、内部電源電圧ＤＶＤＤが高くなる。つまり、ＮＭＯＳトランジスタ４は、内部電源電圧ＤＶＤＤが一定になるよう動作する。
このようにすると、電流源１の定電流に基づき、基準電圧ＶＲＥＦは電源電圧ＶＤＤに依存しないで生成され、基準電圧ＶＲＥＦに基づき、ソースフォロアによって内部電源電圧ＤＶＤＤが電源電圧ＶＤＤに依存しないで生成される。内部電源電圧ＤＶＤＤに基づき、ロジック回路９の貫通電流が流れる。よって、式（５）に示すように、ロジック回路９の貫通電流は電源電圧ＶＤＤに依存しない。
また、内部電源電圧ＤＶＤＤは、ロジック回路９が仕様上動作できる最低のロジック回路９用の電源電圧である。よって、ロジック回路９の貫通電流は少ない。
また、製造プロセスばらつきにより、ＭＯＳトランジスタの閾値電圧がばらついても、基準電圧ＶＲＥＦを生成する各ＭＯＳトランジスタ及び内部電源電圧ＤＶＤＤを供給される各ＭＯＳトランジスタは全て同一の製造プロセスで形成されるので、これらのＭＯＳトランジスタの閾値電圧は全てほぼ同一にばらつく。よって、定電流Ｉｏ及びロジック回路９の貫通電流は両方ともほぼ同一にばらつく。ここで、式（５）に示すように、定電流Ｉｏが適宜回路設計されることにより、製造プロセスばらつきに依存せずに、ロジック回路９の貫通電流が制御されることができる。
なお、図２に示すように、内部電源端子と接地端子との間に容量６が追加されても良い。
このようにすると、内部電源端子の内部電源電圧ＤＶＤＤは、容量６によって急激に変動しにくくなるので、安定する。
また、図３に示すように、ＮＭＯＳトランジスタ４のソースと内部電源端子との間に抵抗やダイオードなどのインピーダンス素子５が追加されても良い。
ここで、製造プロセスばらつきにより、ＮＭＯＳトランジスタ４の閾値電圧Ｖｔｎ４がばらつき、例えば、閾値電圧Ｖｔｎ４が低くなるとする。この時、インピーダンス素子５が存在しない場合、式（２）より、内部電源電圧ＤＶＤＤは高くなってしまう。しかし、図３のようにインピーダンス素子５が存在する場合、閾値電圧Ｖｔｎ４が低くなる分、ＮＭＯＳトランジスタ４に流れる電流が多くなるので、インピーダンス素子５に発生する電圧が高くなる。この電圧により、電圧降下が発生し、内部電源電圧ＤＶＤＤは高くならない。つまり、インピーダンス素子５が存在すると、閾値電圧Ｖｔｎ４が低くなっても、内部電源電圧ＤＶＤＤは高くならない。また、閾値電圧Ｖｔｎ４が高くなっても、上記と同様に、内部電源電圧ＤＶＤＤは低くならない。
このようにすると、製造プロセスばらつきにより、ＮＭＯＳトランジスタ４の閾値電圧Ｖｔｎ４がばらついても、内部電源電圧ＤＶＤＤはばらつきにくくなる。
また、ＮＭＯＳトランジスタ４は、ロジック回路９内部のＮＭＯＳトランジスタと異なる製造プロセス（チャネルドープ工程など）で形成され、エンハンスメント型ＮＭＯＳトランジスタであり、ロジック回路９内部のＮＭＯＳトランジスタの閾値電圧よりも低い正の値の閾値電圧を有しても良い。また、ＮＭＯＳトランジスタ４は、ロジック回路９内部のＮＭＯＳトランジスタと異なる製造プロセスで形成され、ディプレッション型ＮＭＯＳトランジスタであり、負の値の閾値電圧を有しても良い。
このようにすると、式（２）より、内部電源電圧ＤＶＤＤが高くなるので、その分、ロジック回路９の貫通電流が多くなってしまうが、ロジック回路９の動作速度が速くなる。
また、ＰＭＯＳトランジスタ２及びＮＭＯＳトランジスタ３は、電流源１と接地端子との間で、図１では、順に直列接続されているが、図示しないが、逆に直列接続されても良い。
１ 電流源
２ ＰＭＯＳトランジスタ
３〜４ ＮＭＯＳトランジスタ
９ ロジック回路

Claims (6)

  1. 内部電源端子の内部電源電圧を生成し、前記内部電源電圧をロジック回路に供給する内部電源電圧生成回路において、
    ダイオード接続されるＰＭＯＳトランジスタ及びダイオード接続される第一ＮＭＯＳトランジスタを備える電圧生成回路と、
    電源端子と前記電圧生成回路との間に設けられる電流源と、
    ゲートを前記電流源と前記電圧生成回路との接続点に接続されて基準電圧を入力され、前記電源端子と前記内部電源端子との間でソースフォロア接続される第二ＮＭＯＳトランジスタと、
    を備え、
    前記ＰＭＯＳトランジスタは、前記ロジック回路内部のＰＭＯＳトランジスタと同一の製造プロセスで形成され、
    前記第一ＮＭＯＳトランジスタは、前記ロジック回路内部のＮＭＯＳトランジスタと同一の製造プロセスで形成される、
    ことを特徴とする内部電源電圧生成回路。
  2. 前記第二ＮＭＯＳトランジスタのソースと前記内部電源端子との間に設けられるインピーダンス素子、
    をさらに備えることを特徴とする請求項１記載の内部電源電圧生成回路。
  3. 前記第二ＮＭＯＳトランジスタは、エンハンスメント型ＮＭＯＳトランジスタであり、前記ロジック回路内部のＮＭＯＳトランジスタの閾値電圧と等しい正の値の閾値電圧を有する、
    ことを特徴とする請求項１または２記載の内部電源電圧生成回路。
  4. 前記第二ＮＭＯＳトランジスタは、エンハンスメント型ＮＭＯＳトランジスタであり、前記ロジック回路内部のＮＭＯＳトランジスタの閾値電圧よりも低い正の値の閾値電圧を有する、
    ことを特徴とする請求項１または２記載の内部電源電圧生成回路。
  5. 前記第二ＮＭＯＳトランジスタは、ディプレッション型ＮＭＯＳトランジスタであり、負の値の閾値電圧を有する、
    ことを特徴とする請求項１または２記載の内部電源電圧生成回路。
  6. 前記内部電源端子と接地端子との間に設けられる容量、
    をさらに備えることを特徴とする請求項１記載の内部電源電圧生成回路。
JP2010076378A 2010-03-29 2010-03-29 内部電源電圧生成回路 Withdrawn JP2011211444A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010076378A JP2011211444A (ja) 2010-03-29 2010-03-29 内部電源電圧生成回路
TW100109557A TWI493318B (zh) 2010-03-29 2011-03-21 Internal supply voltage generation circuit
US13/071,039 US8384470B2 (en) 2010-03-29 2011-03-24 Internal power supply voltage generation circuit
CN2011100745538A CN102207743A (zh) 2010-03-29 2011-03-25 内部电源电压生成电路
KR1020110027741A KR20110109960A (ko) 2010-03-29 2011-03-28 내부 전원 전압 생성 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010076378A JP2011211444A (ja) 2010-03-29 2010-03-29 内部電源電圧生成回路

Publications (1)

Publication Number Publication Date
JP2011211444A true JP2011211444A (ja) 2011-10-20

Family

ID=44655708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010076378A Withdrawn JP2011211444A (ja) 2010-03-29 2010-03-29 内部電源電圧生成回路

Country Status (5)

Country Link
US (1) US8384470B2 (ja)
JP (1) JP2011211444A (ja)
KR (1) KR20110109960A (ja)
CN (1) CN102207743A (ja)
TW (1) TWI493318B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9710009B2 (en) 2015-03-13 2017-07-18 Kabushiki Kaisha Toshiba Regulator and semiconductor integrated circuit
JP2017532910A (ja) * 2014-10-16 2017-11-02 セインチップス テクノロジー カンパニーリミテッド Ｉｏインターフェースレベル変換回路、ｉｏインターフェースレベル変換方法及び記憶媒体
JP2018041179A (ja) * 2016-09-05 2018-03-15 旭化成エレクトロニクス株式会社 レギュレータ回路およびセンサ回路
JP2020115398A (ja) * 2020-05-05 2020-07-30 旭化成エレクトロニクス株式会社 レギュレータ回路およびセンサ回路

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5946304B2 (ja) * 2012-03-22 2016-07-06 エスアイアイ・セミコンダクタ株式会社 基準電圧回路
US10401942B2 (en) * 2017-02-22 2019-09-03 Ambiq Micro Inc. Reference voltage sub-system allowing fast power up from extended periods of ultra-low power standby mode
CN107085450B (zh) * 2017-03-13 2018-07-24 南京中感微电子有限公司 一种供电电路及电路供电系统
US10193444B1 (en) * 2017-07-28 2019-01-29 Pixart Imaging Inc. Reference voltage generator with adaptive voltage and integrated circuit chip
CN107678480A (zh) * 2017-11-13 2018-02-09 常州欣盛微结构电子有限公司 一种用于低功耗数字电路的线性电压管理器
EP4033661B1 (en) 2020-11-25 2024-01-24 Changxin Memory Technologies, Inc. Control circuit and delay circuit
EP4033664B1 (en) * 2020-11-25 2024-01-10 Changxin Memory Technologies, Inc. Potential generation circuit, inverter, delay circuit, and logic gate circuit
EP4033312A4 (en) 2020-11-25 2022-10-12 Changxin Memory Technologies, Inc. CONTROL CIRCUIT AND DELAY CIRCUIT
US11681313B2 (en) 2020-11-25 2023-06-20 Changxin Memory Technologies, Inc. Voltage generating circuit, inverter, delay circuit, and logic gate circuit
CN117767923A (zh) * 2022-09-16 2024-03-26 长鑫存储技术有限公司 延时电路与半导体器件
CN117251017A (zh) * 2023-11-20 2023-12-19 无锡靖芯科技有限公司 一种芯片内部的降压电压源电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06125229A (ja) * 1992-08-31 1994-05-06 Natl Semiconductor Corp <Ns> 局所的帰還により安定化したエミッタ・フォロワのカスケード回路
JPH09101832A (ja) * 1995-10-06 1997-04-15 Nec Corp 基準電圧回路
JP2000194432A (ja) * 1998-12-25 2000-07-14 Nippon Precision Circuits Inc Ｃｍｏｓロジック用電源回路
JP2007148530A (ja) * 2005-11-24 2007-06-14 Renesas Technology Corp 基準電圧発生回路およびそれを内蔵した半導体集積回路
JP2008276696A (ja) * 2007-05-07 2008-11-13 Fujitsu Microelectronics Ltd 定電圧回路、定電圧供給システム、および定電圧供給方法
US7808308B2 (en) * 2009-02-17 2010-10-05 United Microelectronics Corp. Voltage generating apparatus

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3259528B2 (ja) * 1994-06-30 2002-02-25 ソニー株式会社 水晶発振回路
JPH1115545A (ja) * 1997-06-26 1999-01-22 Matsushita Electric Ind Co Ltd 半導体装置
US6147550A (en) * 1998-01-23 2000-11-14 National Semiconductor Corporation Methods and apparatus for reliably determining subthreshold current densities in transconducting cells
US6496056B1 (en) * 1999-03-08 2002-12-17 Agere Systems Inc. Process-tolerant integrated circuit design
KR100713083B1 (ko) * 2005-03-31 2007-05-02 주식회사 하이닉스반도체 내부전원 생성장치
JP4713280B2 (ja) * 2005-08-31 2011-06-29 株式会社リコー 基準電圧発生回路及び基準電圧発生回路を使用した定電圧回路
TWI318039B (en) * 2006-07-26 2009-12-01 Huang Han Pang Circuit for generating voltage and current references
US20080150614A1 (en) * 2006-12-20 2008-06-26 Peter Vancorenland Method and system for dynamic supply voltage biasing of integrated circuit blocks
JP5078502B2 (ja) * 2007-08-16 2012-11-21 セイコーインスツル株式会社 基準電圧回路
CN101441493B (zh) * 2008-12-29 2010-12-22 苏州华芯微电子股份有限公司 参考电压电路及共栅结构前端放大电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06125229A (ja) * 1992-08-31 1994-05-06 Natl Semiconductor Corp <Ns> 局所的帰還により安定化したエミッタ・フォロワのカスケード回路
JPH09101832A (ja) * 1995-10-06 1997-04-15 Nec Corp 基準電圧回路
JP2000194432A (ja) * 1998-12-25 2000-07-14 Nippon Precision Circuits Inc Ｃｍｏｓロジック用電源回路
JP2007148530A (ja) * 2005-11-24 2007-06-14 Renesas Technology Corp 基準電圧発生回路およびそれを内蔵した半導体集積回路
JP2008276696A (ja) * 2007-05-07 2008-11-13 Fujitsu Microelectronics Ltd 定電圧回路、定電圧供給システム、および定電圧供給方法
US7808308B2 (en) * 2009-02-17 2010-10-05 United Microelectronics Corp. Voltage generating apparatus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017532910A (ja) * 2014-10-16 2017-11-02 セインチップス テクノロジー カンパニーリミテッド Ｉｏインターフェースレベル変換回路、ｉｏインターフェースレベル変換方法及び記憶媒体
US10200042B2 (en) 2014-10-16 2019-02-05 Sanechips Technology Co. Ltd. IO interface level shift circuit, IO interface level shift method and storage medium
US9710009B2 (en) 2015-03-13 2017-07-18 Kabushiki Kaisha Toshiba Regulator and semiconductor integrated circuit
JP2018041179A (ja) * 2016-09-05 2018-03-15 旭化成エレクトロニクス株式会社 レギュレータ回路およびセンサ回路
JP2020115398A (ja) * 2020-05-05 2020-07-30 旭化成エレクトロニクス株式会社 レギュレータ回路およびセンサ回路

Also Published As

Publication number Publication date
US20110234309A1 (en) 2011-09-29
TWI493318B (zh) 2015-07-21
CN102207743A (zh) 2011-10-05
US8384470B2 (en) 2013-02-26
TW201222196A (en) 2012-06-01
KR20110109960A (ko) 2011-10-06

Similar Documents

Publication Publication Date Title
JP2011211444A (ja) 内部電源電圧生成回路
TWI413351B (zh) 用於將金屬氧化半導體電晶體之閘極驅動至非導電狀態之電路
JP5352500B2 (ja) 半導体装置
JP2011029912A (ja) 基準電圧回路及び電子機器
CN110134175B (zh) 基准电压电路以及半导体装置
JP6104784B2 (ja) 基準電圧生成回路
JP2012034101A (ja) 半導体装置
JP2012004627A (ja) カレントミラー回路
JP2008211707A (ja) 入力回路
JP6292901B2 (ja) 基準電圧回路
JP5646360B2 (ja) 半導体装置
JP2006295322A (ja) レベルシフタ回路
JP6993243B2 (ja) 逆流防止回路及び電源回路
CN110365293B (zh) 振荡装置
JP6421624B2 (ja) 降圧電源回路および集積回路
JP2010277192A (ja) 電圧レギュレータ
JP2014085745A (ja) 基準電圧生成回路
TW201835707A (zh) 偏壓電路
US10705553B2 (en) Constant current circuit for suppressing transient variation in constant current
KR100933695B1 (ko) 반도체 소자
US10634712B2 (en) Current sensing circuit for sensing current flowing through load switch
JP2011239185A (ja) 半導体集積回路装置
JP5428259B2 (ja) 基準電圧発生回路および電源クランプ回路
JP2017068417A (ja) 電流源回路
JP6544093B2 (ja) 電源回路及び電圧制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130924

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20131114