TW201348915A - 電源供應電路和電源供應方法 - Google Patents

電源供應電路和電源供應方法 Download PDF

Info

Publication number
TW201348915A
TW201348915A TW102114132A TW102114132A TW201348915A TW 201348915 A TW201348915 A TW 201348915A TW 102114132 A TW102114132 A TW 102114132A TW 102114132 A TW102114132 A TW 102114132A TW 201348915 A TW201348915 A TW 201348915A
Authority
TW
Taiwan
Prior art keywords
gate
coupled
transistor
potential
power supply
Prior art date
Application number
TW102114132A
Other languages
English (en)
Other versions
TWI485542B (zh
Inventor
Jhy-Jyi Sze
Biay-Cheng Hseih
Shou-Gwo Wuu
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW201348915A publication Critical patent/TW201348915A/zh
Application granted granted Critical
Publication of TWI485542B publication Critical patent/TWI485542B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F19/00—Advertising or display means not otherwise provided for
    • G09F19/22—Advertising or display means on roads, walls or similar surfaces, e.g. illuminated
    • G09F19/226—External wall display means; Facade advertising means
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F13/00—Illuminated signs; Luminous advertising
    • G09F13/04—Signs, boards or panels, illuminated from behind the insignia
    • G09F13/06—Signs, boards or panels, illuminated from behind the insignia using individual cut-out symbols or cut-out silhouettes, e.g. perforated signs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F19/00—Advertising or display means not otherwise provided for
    • G09F19/12—Advertising or display means not otherwise provided for using special optical effects
    • G09F19/18—Advertising or display means not otherwise provided for using special optical effects involving the use of optical projection means, e.g. projection of images on clouds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Accounting & Taxation (AREA)
  • Marketing (AREA)
  • Business, Economics & Management (AREA)
  • Control Of Electrical Variables (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

一種電源供應電路，包括一偏壓電路和一電源電路。該偏壓電路係耦接至一閘極節點，其中該偏壓電路係根據該閘極節點之一閘極電位之一變化量，提供一正回授給該閘極電位。該電源電路係耦接至該閘極節點，其中該電源電路包括一電源MOS(Metal-Oxide-Semiconductor)電晶體，而該電源電路係根據該閘極電位之該變化量，提供一負回授給該閘極電位。

Description

電源供應電路和電源供應方法
本發明係關於一種電源供應電路，特別係有關於一種具有正回授(Positive Feedback Loop)和負回授(Negative Feedback Loop)之電源供應電路。
在積體電路領域中，有著各種各樣之電子裝置，包括：邏輯裝置(Logic Device)、輸入/輸出裝置(Input/Output Device，I/O Device)、高電位裝置(High-Voltage Device)等等。不同的電子裝置可能需要不一樣的電源供應電位。因此，當不同種類的裝置同時使用時，有必要提供一電源供應電路，其用以將一電源供應電位轉換為另一電源供應電位。
在一電源供應電路中，可以設有一偏壓電路，其用於提供適當之一偏壓電位，使得一電源裝置藉由該偏壓電路能操作於所需之狀態。該電源裝置通常較大，並可提供一負載裝置所需之大流量電流。
本發明提供一種電源供應電路，包括：一偏壓電路，耦接至一閘極節點，其中該偏壓電路係根據該閘極節點之一閘極電位之一變化量，提供一正回授給該閘極電位；以及一電源電路，耦接至該閘極節點，其中該電源電路包括一電源 MOS電晶體，而該電源電路係根據該閘極電位之該變化量，提供一負回授給該閘極電位。
另外，本發明提供一種電源供應電路，包括：一參考電晶體，具有一第一閘極、一第一汲極，以及一第一源極，其中該第一閘極係耦接至一閘極節點，而該第一汲極係耦接至一電源供應節點；一PMOS電晶體，具有一第二閘極、一第二汲極，以及一第二源極，其中該第二閘極係耦接至該第一源極，該第二源極係耦接至該閘極節點，而該第二汲極係耦接至一接地電位；一電源電晶體，具有一第三閘極、一第三汲極，以及一第三源極，其中該第三閘極係耦接至該閘極節點，而該第三汲極係耦接至該電源供應節點；以及一NMOS電晶體，具有一第四閘極、一第四汲極，以及一第四源極，其中該第四閘極係耦接至該第三源極，該第四汲極係耦接至該閘極節點，而該第四源極係耦接至該接地電位。
本發明提供一種電源供應方法，包括下列步驟：根據一閘極節點之一閘極電位之一變化量，透過一正回授迴路提供一正回授給該閘極電位；根據該閘極電位之該變化量，透過一負回授迴路提供一負回授給該閘極電位；以及輸出該負回授迴路中之一電位，作為一輸出電位。
100‧‧‧電源供應電路
10‧‧‧閘極節點
12‧‧‧電源供應節點
20‧‧‧輸出節點
22‧‧‧偏壓電路
24‧‧‧電源電路
26‧‧‧節點
C1、C2‧‧‧電容器
GND‧‧‧接地電位
LOAD‧‧‧負載電路
Mref、Mpower‧‧‧電晶體
MP‧‧‧PMOS電晶體
MN‧‧‧NMOS電晶體
MJ‧‧‧接面場效電晶體
VDD‧‧‧正極電源供應電位
VG‧‧‧閘極電位
第1圖係顯示根據本發明一實施例所述之電源供應電路之示意圖。
為讓本發明之目的、特徵和優點能更明顯易懂，下文特舉出本發明之具體實施例，並配合所附圖式，作詳細說明如下。必須了解的是，一些特定實施例係用於說明，但並非限制本發明之範圍。
根據多種實施例，本發明提供若干電源供應電路，同時討論這些實施例的操作和變化型，在各種不同視角的說明實施例中，圖式之參考標號係用於指明不同元件。
第1圖係顯示根據本發明一實施例所述之電源供應電路100之示意圖。如第1圖所示，電源供應電路100包括一電源供應節點12，其中電源供應節點12係由一電源供應電位產生電路(未顯示)處接收一正極電源供應電位VDD。正極電源供應電位VDD可以是2.8V、3.5V，或是更高或更低之電位。電源供應電路100包括一電源電路24，其用於提供一電流給一負載電路LOAD，而一偏壓電路22可為電源電路24施加操作偏壓。偏壓電路22和電源電路24係耦接至電源供應節點12。
在一些實施例中，偏壓電路22包括一電晶體Mref和一P型金氧半場效電晶體(亦即，P-channel Metal-Oxide-Semiconductor Field-Effect Transistor，簡稱為PMOS電晶體)MP。電晶體Mref可以是一N型金氧半場效電晶體(亦即，N-channel Metal-Oxide-Semiconductor Field-Effect Transistor，簡稱為NMOS電晶體)。必須注意的是，即使電晶體Mref亦可為一雙載子電晶體(Bipolar Transistor)，在之後的段落中皆暫稱電晶體Mref為一MOS(Metal-Oxide-Semiconductor)電晶體。MOS電晶體Mref之 閘極係耦接至一節點10，並具有一閘極電位VG。因此，節點10在之後的說明中亦被稱為一閘極節點。MOS電晶體Mref之源極係耦接至一電容器C1之一第一電容板，而電容器C1之一第二電容板係耦接至一接地電位GND。另外，MOS電晶體Mref之源極係耦接至PMOS電晶體MP之閘極。PMOS電晶體MP之源極係耦接至閘極節點10，而PMOS電晶體MP之汲極係耦接至接地電位GND。MOS電晶體Mref和PMOS電晶體MP形成一正回授迴路。例如，當閘極節點10之閘極電位VG上升時，MOS電晶體Mref之導通度隨之增加，並使得一節點26之一電位V26由於電容器C1累積之電荷數增加而上升。此情況將減少PMOS電晶體MP之源極至汲極電流(Source-drain Current)，從而提高閘極電位VG。相反地，當閘極節點10之閘極電位VG下降時，MOS電晶體Mref之導通度隨之減少，並使得節點26之電位V26下降。此情況將增加PMOS電晶體MP之源極至汲極電流，從而降低閘極電位VG。在其他實施例中，偏壓電路22中之該正回授迴路可以用其他電路實施之。
由於有了偏壓電路22中之該正回授迴路，偏壓電路22可作為一啟動電路。當電源供應電路100通電啟動時，閘極電位VG經由該正回授迴路而不斷上升，直到達成一穩定狀態時方停止，在此時，偏壓電路22持續地施加偏壓給電源電路24，以輸出一電流至一輸出節點20。
在一些實施例中，電源電路24包括一電晶體Mpower和一NMOS電晶體MN。電晶體Mpower可以是一NMOS電晶體。必須注意的是，即使電晶體Mpower亦可為一雙載子 電晶體(Bipolar Transistor)，在之後的段落中皆暫稱電晶體Mpower為一MOS電晶體。MOS電晶體Mpower為一電源電晶體，其具有較大尺寸以提供足夠之驅動能力(Driving Capability)。MOS電晶體Mpower之汲極係耦接至正極電源供應電位VDD。MOS電晶體Mpower之源極係耦接至輸出節點20。另外，MOS電晶體Mpower之源極係耦接至一電容器C2之一第一電容板，而電容器C2之一第二電容板係耦接至接地電位GND。MOS電晶體Mpower之源極更可耦接至NMOS電晶體MN之閘極。NMOS電晶體MN之汲極係耦接至閘極節點10，以接收閘極電位。NMOS電晶體MN之源極係耦接至接地電位GND。MOS電晶體Mpower和NMOS電晶體MN形成一負回授迴路。例如，當閘極節點10之閘極電位VG上升時，MOS電晶體Mpower之導通度隨之增加，並使得輸出節點20之一輸出電位Vout由於電容器C2累積之電荷數增加而上升。輸出電位Vout係提供給NMOS電晶體MN之閘極，因此將增加NMOS電晶體MN之源極至汲極電流(Source-drain Current)，從而拉低閘極電位VG。相反地，當閘極節點10之閘極電位VG下降時，MOS電晶體Mpower之導通度隨之減少，並使得輸出節點20之輸出電位Vout下降。輸出電位Vout係提供給NMOS電晶體MN之閘極，因此將降低NMOS電晶體MN之源極至汲極電流，從而提高閘極電位VG。在其他實施例中，電源電路24中之該負回授迴路可以用其他電路實施之。
結合前述偏壓電路22之該正回授迴路和電源電路24之該負回授迴路可以改良電源供應電路100之操作效果。例 如，假設有較大之一電流吸收器(Current Sink)設置於輸出節點20，引起輸出節點20之輸出電位Vout下降，再經由電源電路24之該負回授迴路使得閘極節點10之閘極電位VG上升。在此情況下，閘極電位VG上升同時觸發了偏壓電路22之該正回授迴路。經由偏壓電路22之該正回授迴路，可進一步提高閘極電位VG。因此，MOS電晶體Mpower之閘極對源極電位(Vgs)會上升更多，導致電源MOS電晶體Mpower所需之驅動能力上升。由此可知，藉由同時操作該正回授迴路和該負回授迴路，輸出電位Vout可以快速地上升回復為一正常值。由於電源MOS電晶體Mpower之驅動能力可因該正回授迴路之存在而上升，本發明無須為了增強驅動能力而加大電源MOS電晶體Mpower之尺寸。
在一些實施例中，電晶體Mref、Mpower係屬於同一種電晶體，例如，絕緣柵雙極電晶體(Lateral Insulated Gate Bipolar Transistor，LIGBT)。電晶體Mref、Mpower亦可為電源金氧半場效電晶體。由於屬於同一種類，電晶體Mref、Mpower可以具有相似之特性，滿足電源供應電路100之操作需求。MOS電晶體Mpower供應一電流至負載電路LOAD，其中負載電路LOAD係由輸出節點20處汲取電流。另一方面，MOS電晶體Mref施加偏壓以操作MOS電晶體Mpower。因此，MOS電晶體Mref之電晶體尺寸(例如：閘極寬度)可以比MOS電晶體Mpower之電晶體尺寸更小。
電源供應電路100更可包括一夾鉗電路(Clamp Circuit)以限制閘極電位VG，以保護MOS電晶體Mref、Mpower 不會被介質擊穿(Dielectric Breakdown)。在一些實施例中，該夾鉗電路包括一接面場效電晶體(Junction Field Effect Transistor，JFET)MJ，其可為一N型接面場效電晶體，但在其他種類的MOS裝置中亦可為一P型接面場效電晶體。接面場效電晶體MJ之閘極係耦接至接地電位GND以達成接地。因此，接面場效電晶體MJ之源極電位亦為電位VG，並限制為不高於接面場效電晶體MJ之關斷電位(Pinch-off Voltage)Vpin之範圍內。當閘極電位VG增加並接近關斷電位Vpin時，接面場效電晶體MJ將開始關閉，且最後在閘極電位VG完全等於關斷電位Vpin時，接面場效電晶體MJ將會完全關閉，以防止閘極電位VG進一步上升。
在一些實施例中，電源供應電路100接收正極電源供應電位VDD，並產生小於正極電源供應電位VDD之輸出電位Vout。經由形成該正回授迴路之偏壓電路22和形成該負回授迴路之電源電路24，電源電路24之驅動能力將提升，其中偏壓電路22和電源電路24係由該夾鉗電路所保護，以限制MOS電晶體Mref、Mpower之閘極電位。
在一些實施例中，本發明提供一電源供應電路，該電源供應電路包括一閘極節點和一偏壓電路，其中該偏壓電路係耦接至該閘極節點。該偏壓電路係根據該閘極節點之一閘極電位之一變化量，提供一正回授給該閘極電位。一電源電路係耦接至該閘極節點，其中該電源電路包括一電源MOS電晶體。該電源電路係根據該閘極電位之一變化量，提供一負回授給該閘極電位。一輸出節點係耦接至該電源電路。
在一些實施例中，本發明提供一電源供應電路，該電源供應電路包括一閘極節點、一電源供應節點，以及一參考電晶體，其中該參考電晶體具有耦接至該閘極節點之一第一閘極、耦接至該電源供應節點之一第一汲極，以及一第一源極。一PMOS電晶體具有耦接至該第一源極之一第二閘極、耦接至該閘極節點之一第二源極，以及耦接至一接地電位之一第二汲極。一電源電晶體具有耦接至該閘極節點之一第三閘極、耦接至該電源供應節點之一第三汲極，以及一第三源極。一NMOS電晶體具有耦接至該第三源極之一第四閘極、耦接至該閘極節點之一第四汲極，以及耦接至該接地電位之一第四源極。
在一些實施例中，本發明提供一電源供應方法，包括下列步驟：根據一閘極節點之一閘極電位之一變化量，透過一正回授迴路提供一正回授給該閘極電位；以及根據該閘極電位之該變化量，透過一負回授迴路提供一負回授給該閘極電位，其中該負回授迴路中之一電位係輸出成為一輸出電位。
在本說明書以及申請專利範圍中的序數，例如「第一」、「第二」、「第三」等等，彼此之間並沒有順序上的先後關係，其僅用於標示區分兩個具有相同名字之不同元件。
本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧電源供應電路
10‧‧‧閘極節點
12‧‧‧電源供應節點
20‧‧‧輸出節點
22‧‧‧偏壓電路
24‧‧‧電源電路
26‧‧‧節點
C1、C2‧‧‧電容器
GND‧‧‧接地電位
LOAD‧‧‧負載電路
Mref、Mpower‧‧‧電晶體
MP‧‧‧PMOS電晶體
MN‧‧‧NMOS電晶體
MJ‧‧‧接面場效電晶體
VDD‧‧‧正極電源供應電位
VG‧‧‧閘極電位

Claims (10)

  1. 一種電源供應電路，包括：一偏壓電路，耦接至一閘極節點，其中該偏壓電路係根據該閘極節點之一閘極電位之一變化量，提供一正回授給該閘極電位；以及一電源電路，耦接至該閘極節點，其中該電源電路包括一電源MOS電晶體，而該電源電路係根據該閘極電位之該變化量，提供一負回授給該閘極電位。
  2. 如申請專利範圍第1項所述之電源供應電路，更包括：一夾鉗電路，用以限制該閘極電位；其中該夾鉗電路包括一接面場效電晶體，該接面場效電晶體具有耦接至該閘極節點之一源極，以及耦接至一電源供應節點之一汲極，其中該接面場效電晶體更具有耦接至一接地電位之一閘極。
  3. 如申請專利範圍第1項所述之電源供應電路，其中該偏壓電路包括：一參考電晶體，其中該參考電晶體具有耦接至該閘極節點之一閘極、耦接至一電源供應節點之一汲極，以及一源極；以及一PMOS電晶體，其中該PMOS電晶體具有耦接至該參考電晶體之該源極之一閘極、耦接至該閘極節點之一源極，以及耦接至一接地電位之一汲極；其中該電源電路包括：該電源MOS電晶體，其中該電源MOS電晶體具有耦接至該 閘極節點之一閘極、耦接至一電源供應節點之一汲極，以及耦接至該電源電路之一輸出節點之一源極；以及一NMOS電晶體，其中該NMOS電晶體具有耦接至該輸出節點之一閘極、耦接至該閘極節點之一汲極，以及耦接至一接地電位之一源極。
  4. 如申請專利範圍第1項所述之電源供應電路，其中該偏壓電路包括一第一絕緣柵雙極電晶體，而該電源MOS電晶體包括一第二絕緣柵雙極電晶體，其中該第二絕緣柵雙極電晶體之尺寸係大於該第一絕緣柵雙極電晶體之尺寸。
  5. 一種電源供應電路，包括：一參考電晶體，具有一第一閘極、一第一汲極，以及一第一源極，其中該第一閘極係耦接至一閘極節點，而該第一汲極係耦接至一電源供應節點；一PMOS電晶體，具有一第二閘極、一第二汲極，以及一第二源極，其中該第二閘極係耦接至該第一源極，該第二源極係耦接至該閘極節點，而該第二汲極係耦接至一接地電位；一電源電晶體，具有一第三閘極、一第三汲極，以及一第三源極，其中該第三閘極係耦接至該閘極節點，而該第三汲極係耦接至該電源供應節點；以及一NMOS電晶體，具有一第四閘極、一第四汲極，以及一第四源極，其中該第四閘極係耦接至該第三源極，該第四汲極係耦接至該閘極節點，而該第四源極係耦接至該接地電位。
  6. 如申請專利範圍第5項所述之電源供應電路，更包括：一第一電容器，包括耦接至該第一源極之一第一電容板，以及耦接至該接地電位之一第二電容板；以及一第二電容器，包括耦接至該第三源極之一第一電容板，以及耦接至該接地電位之一第二電容板。
  7. 如申請專利範圍第5項所述之電源供應電路，更包括一接面場效電晶體，該接面場效電晶體具有耦接至該電源供應節點之一汲極，以及耦接至該閘極節點之一源極，其中該接面場效電晶體係用於關斷該閘極節點之一電位，其中該接面場效電晶體更具有耦接至該接地電位之一閘極，其中該閘極之一電位係保持在該接地電位。
  8. 如申請專利範圍第5項所述之電源供應電路，其中該參考電晶體之尺寸係小於該電源電晶體之尺寸，其中該參考電晶體和該電源電晶體皆為NMOS電晶體，或是皆為絕緣柵雙極電晶體。
  9. 一種電源供應方法，包括下列步驟：根據一閘極節點之一閘極電位之一變化量，透過一正回授迴路提供一正回授給該閘極電位；根據該閘極電位之該變化量，透過一負回授迴路提供一負回授給該閘極電位；以及輸出該負回授迴路中之一電位，作為一輸出電位。
  10. 如申請專利範圍第9項所述之電源供應方法，其中該正回授係經由一參考電晶體和一PMOS電晶體而提供，其中該參考電晶體之一閘極和該PMOS電晶體之一源極係用於接收該 閘極電位，而該參考電晶體之一源極係耦接至該PMOS電晶體之一閘極，其中該負回授係經由一電源電晶體和一NMOS電晶體而提供，其中該電源電晶體之一閘極和該NMOS電晶體之一汲極係用於接收該閘極電位，而該電源電晶體之一源極係耦接至該NMOS電晶體之一閘極，其中該電源供應方法更包括根據該閘極電位之該變化量，藉由一夾鉗電路限制該閘極電位，其中該閘極電位係經由一接面場效電晶體來作限制，其中該閘極電位係限制為不高於該接面場效電晶體之一關斷電位之範圍內，其中該正回授和該負回授係同時提供給該閘極電位。
TW102114132A 2012-05-31 2013-04-22 電源供應電路和電源供應方法 TWI485542B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261653775P 2012-05-31 2012-05-31
US13/618,290 US8878601B2 (en) 2012-05-31 2012-09-14 Power supply circuit with positive and negative feedback loops

Publications (2)

Publication Number Publication Date
TW201348915A true TW201348915A (zh) 2013-12-01
TWI485542B TWI485542B (zh) 2015-05-21

Family

ID=49669480

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102114132A TWI485542B (zh) 2012-05-31 2013-04-22 電源供應電路和電源供應方法

Country Status (3)

Country Link
US (1) US8878601B2 (zh)
KR (1) KR101462749B1 (zh)
TW (1) TWI485542B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI674751B (zh) * 2018-03-21 2019-10-11 瑞昱半導體股份有限公司 可保護低電壓元件的電路架構

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4473794A (en) * 1982-04-21 1984-09-25 At&T Bell Laboratories Current repeater
KR910005794B1 (ko) * 1988-06-09 1991-08-03 삼성전자 주식회사 반도체 시간 지연소자
JPH03159410A (ja) * 1989-11-17 1991-07-09 Toshiba Corp カレントミラー回路
US5521490A (en) * 1994-08-08 1996-05-28 National Semiconductor Corporation Current mirror with improved input voltage headroom
US5672959A (en) * 1996-04-12 1997-09-30 Micro Linear Corporation Low drop-out voltage regulator having high ripple rejection and low power consumption
KR19980064252A (ko) * 1996-12-19 1998-10-07 윌리엄비.켐플러 Ｐｍｏｓ 패스 소자를 가진 저 드롭-아웃 전압 조절기
EP1079506A1 (en) * 1999-08-26 2001-02-28 Alcatel Voltage generating circuit
US6191453B1 (en) * 1999-12-13 2001-02-20 Philips Electronics North America Corporation Lateral insulated-gate bipolar transistor (LIGBT) device in silicon-on-insulator (SOI) technology
US6373231B1 (en) * 2000-12-05 2002-04-16 Cypress Semiconductor Corp. Voltage regulator
US6933772B1 (en) * 2004-02-02 2005-08-23 Freescale Semiconductor, Inc. Voltage regulator with improved load regulation using adaptive biasing
US7319314B1 (en) * 2004-12-22 2008-01-15 Cypress Semiconductor Corporation Replica regulator with continuous output correction
US7724092B2 (en) 2007-10-03 2010-05-25 Qualcomm, Incorporated Dual-path current amplifier
TW200924373A (en) 2007-11-16 2009-06-01 Richtek Technology Corp Offset cancellation single-ended operational amplifier and method thereof
US8072329B1 (en) * 2008-08-12 2011-12-06 Impinj, Inc. Voltage regulators using a resistive chain to bias a native transistor
PL2347494T3 (pl) 2008-10-03 2019-08-30 Philips Ip Ventures B.V. System zasilający
WO2011004512A1 (ja) * 2009-07-08 2011-01-13 パナソニック株式会社 フィルタ回路及びこれを備えた光ディスク装置
KR101675562B1 (ko) 2010-05-04 2016-11-11 삼성전자주식회사 전원 장치
US8427204B2 (en) 2010-07-02 2013-04-23 Nanya Technology Corp. Mixed-mode input buffer
JP5706674B2 (ja) * 2010-11-24 2015-04-22 セイコーインスツル株式会社 定電流回路及び基準電圧回路
US20130119954A1 (en) * 2011-11-16 2013-05-16 Iwatt Inc. Adaptive transient load switching for a low-dropout regulator

Also Published As

Publication number Publication date
KR101462749B1 (ko) 2014-11-17
TWI485542B (zh) 2015-05-21
KR20130135029A (ko) 2013-12-10
US20130321073A1 (en) 2013-12-05
US8878601B2 (en) 2014-11-04

Similar Documents

Publication Publication Date Title
TWI413351B (zh) 用於將金屬氧化半導體電晶體之閘極驅動至非導電狀態之電路
US8710541B2 (en) Bi-directional switch using series connected N-type MOS devices in parallel with series connected P-type MOS devices
US8456225B1 (en) Negative charge pump
JP2011211444A (ja) 内部電源電圧生成回路
WO2010140276A1 (ja) 入出力回路
US8836380B2 (en) Bootstrap circuit
Larsen et al. High-voltage pulse-triggered SR latch level-shifter design considerations
US8729927B2 (en) Cascode drive circuitry
KR20170015933A (ko) 부트스트래핑 회로 및 이를 이용한 단극성 논리 회로
TWI643055B (zh) 基準電壓電路
US20150236635A1 (en) Inverter output circuit
TWI485542B (zh) 電源供應電路和電源供應方法
US9698763B1 (en) Ultra low voltage ring oscillator with redundant inverter
US10439596B2 (en) Input circuit
US10613560B2 (en) Buffer stage and control circuit
TWI543504B (zh) 靜電放電防護電路
US10211823B2 (en) Method and apparatus for protecting gate-source junction of low-voltage MOSFET in high-voltage circuit
Pashmineh et al. Self-biasing high-voltage driver based on standard CMOS with an adapted level shifter for a wide range of supply voltages
US20210067156A1 (en) Gate driver circuitry
US8723581B1 (en) Input buffers
TWI757020B (zh) 去耦合電容的漏電流阻擋電路和漏電流阻擋方法
JP5428259B2 (ja) 基準電圧発生回路および電源クランプ回路
JP6544093B2 (ja) 電源回路及び電圧制御方法
WO2019058771A1 (ja) 入力回路
CN102185569A (zh) 一种d类放大器的输出级电路