TWI643055B - 基準電壓電路 - Google Patents
基準電壓電路 Download PDFInfo
- Publication number
- TWI643055B TWI643055B TW104100723A TW104100723A TWI643055B TW I643055 B TWI643055 B TW I643055B TW 104100723 A TW104100723 A TW 104100723A TW 104100723 A TW104100723 A TW 104100723A TW I643055 B TWI643055 B TW I643055B
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- reference voltage
- source
- constant current
- circuit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
提供可輸出溫度特性佳之基準電壓的基準電壓電路。
作為具備第一定電流電路、源極連接於第一定電流電路，作為第1段的源極隨耦器而動作之第一導電型的第一電晶體、第二定電流電路、閘極連接於第一電晶體的源極，源極連接於第二定電流電路，作為第2段的源極隨耦器而動作之第二導電型的第二電晶體，從第二電晶體的源極輸出基準電壓的構造。
Description
本發明係關於可輸出溫度特性較佳之基準電壓的基準電壓電路。
針對先前的基準電壓電路進行說明。圖6係揭示先前的基準電壓電路的電路圖。
先前的基準電壓電路，係具備NMOS空乏電晶體601、NMOS電晶體602、接地端子100、輸出端子102、電源端子101。
先前的基準電壓電路，係將源極與NMOS空乏電晶體601的閘極連接，將汲極與NMOS電晶體602的閘極連接，並串聯連接該等，將其連接點設為輸出端子。
先前的基準電壓電路，係將NMOS空乏電晶體601設為定電流源，作為基準電壓Vref，取出NMOS電晶體602所發生的電壓。作為基準電壓Vref，輸出NMOS空乏電晶體601之臨限值電壓的絕對值Vtnd與NMOS電晶體602之臨限值電壓Vtne的和(例如，參照專
利文獻1圖10)。
[先前技術文獻]
[專利文獻]
[專利文獻1]日本特開2005-134939號公報
然而，先前的基準電壓電路，係NMOS空乏電晶體601的臨限值電壓，會受到依據NMOS電晶體602的臨限值電壓不均之背閘極電壓的影響而變化，故有難以輸出溫度特性佳之基準電壓的課題。又，有在啟動電源時，基準電壓上升速度較慢的課題。
本發明係有鑑於前述課題所發明者，提供可輸出溫度特性佳的基準電壓，且啟動迅速的基準電壓電路。
為了解決先前的課題，本發明的基準電壓電路如以下的構造。
作為具備第一定電流電路、源極連接於第一定電流電路，作為第1段的源極隨耦器而動作之第一導電型的第一電晶體、第二定電流電路、閘極連接於第一電晶體的源極，源極連接於第二定電流電路，作為第2段的源極隨耦
器而動作之第二導電型的第二電晶體，從第二電晶體的源極輸出基準電壓的構造。
本發明的基準電壓電路可輸出溫度特性佳的基準電壓。又，在啟動電源時，可使基準電壓迅速上升。
100‧‧‧接地端子
101‧‧‧電源端子
102‧‧‧輸出端子
103‧‧‧定電流電路
104‧‧‧定電流電路
105‧‧‧NMOS空乏電晶體
106‧‧‧PMOS電晶體
107‧‧‧電容
201‧‧‧NMOS空乏電晶體
202‧‧‧NMOS空乏電晶體
301‧‧‧PMOS電晶體
401‧‧‧定電流電路
402‧‧‧PMOS電晶體
501‧‧‧NMOS空乏電晶體
601‧‧‧NMOS空乏電晶體
602‧‧‧NMOS電晶體
[圖1]揭示第一實施形態的基準電壓電路之構造的電路圖。
[圖2]揭示第二實施形態的基準電壓電路之構造的電路圖。
[圖3]揭示第三實施形態的基準電壓電路之構造的電路圖。
[圖4]揭示第四實施形態的基準電壓電路之構造的電路圖。
[圖5]揭示第五實施形態的基準電壓電路之構造的電路圖。
[圖6]揭示先前的基準電壓電路之構造的電路圖。
以下，針對本發明的實施形態，參照圖面來進行說明。
<第一實施形態>
圖1係第一實施形態的基準電壓電路的電路圖。
第一實施形態的基準電壓電路，係具備NMOS空乏電晶體105、PMOS電晶體106、定電流電路103、104、電容107、接地端子100、輸出端子102、電源端子101。
接著，針對第一實施形態的基準電壓電路的連接進行說明。NMOS空乏電晶體105係閘極連接於接地端子100，汲極連接於電源端子101，源極連接於定電流電路103的一方的端子。定電流電路103之另一方的端子連接於接地端子100。PMOS電晶體106係閘極連接於NMOS空乏電晶體105的源極，汲極連接於接地端子100，源極連接於輸出端子102。定電流電路104係一方的端子連接於電源端子101，另一方的端子連接於輸出端子102。電容107係一方的端子連接於輸出端子102，另一方的端子連接於接地端子100。
接著，針對第一實施形態的基準電壓電路的動作進行說明。NMOS空乏電晶體105係將定電流電路103作為負荷電流，構成第1段的源極隨耦器。PMOS電晶體106係將定電流電路104作為負荷電流，構成第2段的源極隨耦器。將NMOS空乏電晶體105之臨限值電壓的絕對值設為Vtnd，PMOS電晶體106的臨限值電壓設為Vtpe。
對電源端子101施加電源電壓VDD時，於NMOS空乏電晶體105的源極會產生電壓Vtnd。此係利用
增大NMOS空乏電晶體105的深寬比，減少定電流電路103的電流值，使閘極源極間電壓Vgs成為與臨限值電壓的絕對值Vtnd略相等來實現。PMOS電晶體106係對閘極施加電壓Vtnd，故於源極會產生電壓(Vtnd+Vtpe)。此係利用增大PMOS空乏電晶體106的深寬比，減少定電流電路104的電流值，使閘極源極間電壓Vgs成為與臨限值電壓Vtpe略相等來實現。所以，將輸出端子102所發生的基準電壓設為Vref時，則成為Vref=Vtnd+Vtpe。電容107係為了使基準電壓Vref穩定化，設置於輸出端子102。
NMOS空乏電晶體105係具有臨限值電壓的絕對值Vtnd越高溫則越大的特性。PMOS空乏電晶體106係具有臨限值電壓Vtpe越高溫則越小的特性。基準電壓Vref是加算了越高溫則越大的臨限值電壓Vtnd與越高溫則越小的臨限值電壓Vtpe的電壓，所以，各溫度特性被相抵消的話，可成為溫度特性佳的電壓。
如以上所說明般，第一實施形態的基準電壓電路，係利用使用NMOS空乏電晶體105的源極隨耦器與PMOS電晶體106的源極隨耦器，可輸出溫度特性佳的基準電壓Vref。
<第二實施形態>
圖2係第二實施形態的基準電壓電路的電路圖。與圖1的不同，是將NMOS空乏電晶體105變更為NMOS空乏
電晶體201、202之處。其他與圖1相同。
接著，針對第二實施形態的基準電壓電路的連接進行說明。NMOS空乏電晶體202係閘極連接於接地端子100，源極連接於定電流電路103的一方的端子，汲極連接於PMOS電晶體106的閘極。NMOS空乏電晶體201係閘極連接於NMOS空乏電晶體202的源極，源極連接於PMOS電晶體106的閘極，汲極連接於電源端子101。其他與圖1相同。
接著，針對第二實施形態的基準電壓電路的動作進行說明。NMOS空乏電晶體202係將定電流電路103作為負荷電流，構成源極隨耦器。PMOS電晶體106係將定電流電路104作為負荷電流，構成第2段的源極隨耦器。NMOS空乏電晶體201係將定電流電路103、NMOS空乏電晶體202作為負荷電流，構成第1段的源極隨耦器。將NMOS空乏電晶體201、202之臨限值電壓的絕對值設為Vtnd，PMOS電晶體106的臨限值電壓設為Vtpe。
對電源端子101施加電源電壓VDD時，於NMOS空乏電晶體202的源極會產生電壓Vtnd。此係利用增大NMOS空乏電晶體202的深寬比，減少定電流電路103的電流值來實現。NMOS空乏電晶體201係對閘極施加電壓Vtnd，故於源極會產生電壓(Vtnd+Vtnd)=Vtnd×2。此係利用增大NMOS空乏電晶體201的深寬比來實現。PMOS電晶體106係對閘極施加電壓Vtnd×2，故於源極會
產生電壓(Vtnd×2+Vtpe)的電壓。此係利用增大PMOS電晶體106的深寬比，減少定電流電路104的電流值來實現。將輸出端子102所發生的基準電壓設為Vref時，則成為Vref=Vtnd×2+Vtpe。
NMOS空乏電晶體201、202之臨限值電壓的絕對值Vtnd具有越高溫則越大的特性。PMOS空乏電晶體106的臨限值電壓Vtpe具有越高溫則越小的特性。基準電壓Vref是加算了越高溫則越大的臨限值電壓Vtnd與越高溫則越小的臨限值電壓Vtpe的電壓，所以，各溫度特性被相抵消的話，可成為溫度特性佳的電壓。
再者，利用連接n個與NMOS空乏電晶體201相同構造的電晶體，基準電壓Vref係成為(Vtnd×n+Vtpe)，進而可提升基準電壓Vref的電壓值。
如以上所說明般，第二實施形態的基準電壓電路，係利用使用NMOS空乏電晶體201、202的源極隨耦器與PMOS電晶體106的源極隨耦器，可輸出溫度特性佳的基準電壓Vref。又，可將基準電壓的電壓值，提高NMOS空乏電晶體的個數分。
<第三實施形態>
圖3係第三實施形態的基準電壓電路的電路圖。與圖1的不同，是追加PMOS電晶體301之處。其他與圖1相同。
針對第三實施形態的基準電壓電路的連接進行說明。
PMOS電晶體301係閘極及汲極連接於PMOS電晶體106的源極，源極連接於輸出端子102。其他與圖1相同。
接著，針對第三實施形態的基準電壓電路的動作進行說明。NMOS空乏電晶體105係將定電流電路103作為負荷電流，構成第1段的源極隨耦器。PMOS電晶體106、301係將定電流電路104作為負荷電流，構成第2段的源極隨耦器。將NMOS空乏電晶體105之臨限值電壓的絕對值設為Vtnd，PMOS電晶體106、301的臨限值電壓設為Vtpe。
對電源端子101施加電源電壓VDD時，於NMOS空乏電晶體105的源極會產生電壓Vtnd。此係利用增大NMOS空乏電晶體105的深寬比，減少定電流電路103的電流值來實現。PMOS電晶體106係對閘極施加電壓Vtnd，故於源極會產生電壓(Vtnd+Vtpe)。此係利用增大PMOS電晶體106的深寬比，減少定電流電路104的電流值來實現。PMOS電晶體301係對閘極施加電壓(Vtnd+Vtpe)，故於源極會產生電壓(Vtnd+Vtpe+Vtpe=Vtnd+Vtpe×2)。此係利用增大PMOS電晶體301的深寬比來實現。將輸出端子102所發生的基準電壓設為Vref時，則成為Vref=Vtnd+Vtpe×2。
NMOS空乏電晶體105係具有臨限值電壓的絕對值Vtnd越高溫則越大的特性。PMOS空乏電晶體106、301係具有臨限值電壓Vtpe越高溫則越小的特性。基準電壓Vref是加算了越高溫則越大的臨限值電壓Vtnd與越
高溫則越小的臨限值電壓Vtpe的電壓，所以，各溫度特性被相抵消的話，可成為溫度特性佳的電壓。
再者，在第三實施形態中，已使用兩個PMOS電晶體來進行說明，但是，不限於此構造，利用增加PMOS電晶體的數量並同樣地連接n個，Vref係成為(Vtnd+Vtpe×n)，進而可提升基準電壓Vref的電壓值。又，PMOS電晶體301變更成二極體也可獲得相同效果。
如以上所說明般，第三實施形態的基準電壓電路，係利用使用NMOS空乏電晶體105的源極隨耦器與PMOS電晶體106、301的源極隨耦器，可輸出溫度特性佳的基準電壓Vref。又，基準電壓Vref的電壓值，係可提高PMOS電晶體的個數分。
<第四實施形態>
圖4係第四實施形態的基準電壓電路的電路圖。與圖1的不同，是追加PMOS電晶體402與定電流電路401之處。其他與圖1相同。
針對第四實施形態的基準電壓電路的連接進行說明。PMOS電晶體402係閘極連接於PMOS電晶體106的源極，汲極連接於接地端子100，源極連接於輸出端子102。定電流電路401係一方的端子連接於電源端子101，另一方的端子連接於輸出端子102。其他與圖1相同。
接著，針對第四實施形態的基準電壓電路的
動作進行說明。NMOS空乏電晶體105係將定電流電路103作為負荷電流，構成第1段的源極隨耦器。PMOS電晶體106係將定電流電路104作為負荷電流，構成第2段的源極隨耦器。PMOS電晶體402係將定電流電路401作為負荷電流，構成第3段的源極隨耦器。將NMOS空乏電晶體105之臨限值電壓的絕對值設為Vtnd，PMOS電晶體106、402的臨限值電壓設為Vtpe。
對電源端子101施加電源電壓VDD時，於NMOS空乏電晶體105的源極會產生電壓Vtnd。此係利用增大NMOS空乏電晶體105的深寬比，減少定電流電路103的電流值來實現。PMOS電晶體106係對閘極施加電壓Vtnd，故於源極會產生電壓(Vtnd+Vtpe)。此係利用增大PMOS電晶體106的深寬比，減少定電流電路104的電流值來實現。PMOS電晶體402係對閘極施加電壓(Vtnd+Vtpe)，故於源極會產生電壓(Vtnd+Vtpe+Vtpe)=(Vtnd+Vtpe×2)。此係利用增大PMOS電晶體402的深寬比，減少定電流電路401的電流值來實現。將輸出端子102所發生的基準電壓設為Vref時，則成為Vref=Vtnd+Vtpe×2。
NMOS空乏電晶體105之臨限值電壓的絕對值Vtnd具有越高溫則越大的特性。PMOS空乏電晶體106、402的臨限值電壓Vtpe具有越高溫則越小的特性。因此，基準電壓Vref係加算越高溫則越大的Vtnd與越高溫則越小的Vtpe，可獲得溫度特性佳的電壓。又，可將基
準電壓Vref的電壓值，提高加算了Vtpe的個數分。
再者，在第四實施形態的基準電壓電路中，追加了第3段的源極隨耦器，但是，進而增加源極隨耦器的段數亦可。利用n段構成源極隨耦器，基準電壓Vref係成為(Vtnd+Vtpe×n)。
又，已追加PMOS電晶體來進行說明，但是，追加NMOS電晶體並同樣地連接亦可。
又，於其他實施形態的基準電壓電路，追加n段的源極隨耦器來構成，也可獲得相同的效果。
如以上所說明般，第四實施形態的基準電壓電路，係利用使用NMOS空乏電晶體105的源極隨耦器與PMOS電晶體106、402的源極隨耦器，可輸出溫度特性佳的基準電壓Vref。又，可將基準電壓Vref的電壓值，提高源極隨耦器的段數分。
<第五實施形態>
圖5係第五實施形態的基準電壓電路的電路圖。與圖1的不同，是追加啟動用的NMOS空乏電晶體501之處。其他與圖1相同。
針對第五實施形態的基準電壓電路的連接進行說明。NMOS空乏電晶體501係閘極連接於PMOS電晶體106的閘極，源極連接於PMOS電晶體106的源極，汲極連接於電源端子101。其他與圖1相同。
接著，針對第五實施形態的基準電壓電路的
動作進行說明。對電源端子101施加電源電壓VDD時，對NMOS空乏電晶體501的閘極施加電壓Vtnd，電流會從NMOS空乏電晶體501流至輸出端子102。藉由該電流，對電容107及輸出端子102所發生的寄生電容進行充電，故可迅速啟動基準電壓電路。
再者，在第五實施形態的基準電壓電路中，已使用於圖1的電路追加NMOS空乏電晶體501的構造來進行說明，但是，即使追加於其他實施形態的電路，也可獲得相同效果。
如以上所說明般，第五實施形態的基準電壓電路，係可輸出溫度特性佳的基準電壓，且可迅速啟動基準電壓電路。
如以上所說明般，本發明的基準電壓電路，係可輸出溫度特性佳的基準電壓，且可迅速啟動基準電壓電路。
再者，NMOS空乏電晶體105與PMOS電晶體106的深寬比，和定電流電路103與定電流電路104的電流值，係以各電晶體的溫度特性相抵消之方式設定即可，並不是限定於增大深寬比或減少電流值者。
又，本發明的基準電壓電路，係即使使各電晶體的導電型相反來構成，也可獲得相同效果。
Claims (6)
- 一種基準電壓電路，其特徵為具備：第一定電流電路；第一導電型的第一電晶體，係源極連接於前述第一定電流電路，閘極連接於接地端子，作為第1段的源極隨耦器而動作；第二定電流電路；第二導電型的第二電晶體，係閘極連接於前述第一電晶體的源極，源極連接於前述第二定電流電路，作為第2段的源極隨耦器而動作；及輸出端子，係連接於前述第二電晶體的源極。
- 一種基準電壓電路，其特徵為具備：第一定電流電路；第一導電型的第三電晶體，係閘極連接於接地端子；第一導電型的第一電晶體，係在源極與前述第一定電流電路之間連接前述第三電晶體，閘極連接於前述第三電晶體與前述第一定電流電路的連接點，作為第1段的源極隨耦器而動作；第二定電流電路；第二導電型的第二電晶體，係閘極連接於前述第一電晶體的源極，源極連接於前述第二定電流電路，作為第2段的源極隨耦器而動作；輸出端子，係連接於前述第二電晶體的源極。
- 如申請專利範圍第1項所記載之基準電壓電路，其中，前述基準電壓電路，係在前述第二電晶體的源極與前述第二定電流電路之間，連接有閘極與汲極被連接的第三電晶體。
- 如申請專利範圍第1項所記載之基準電壓電路，其中，前述基準電壓電路，係在前述第二電晶體的源極與前述第二定電流電路之間，連接二極體。
- 如申請專利範圍第1項至第4項中任一項所記載之基準電壓電路，其中，前述基準電壓電路，係具備：第三定電流電路；及第二導電型的第四電晶體，係閘極連接於前述第二定電流電路，源極連接於前述第三定電流電路，作為第3段的源極隨耦器而動作。
- 如申請專利範圍第5項所記載之基準電壓電路，其中，前述基準電壓電路，係具備：啟動用電晶體，係閘極連接於前述第2段之後的源極隨耦器的輸入，源極連接於前述基準電壓電路的輸出端子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014-012660 | 2014-01-27 | ||
| JP2014012660A JP6292901B2 (ja) | 2014-01-27 | 2014-01-27 | 基準電圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201546598A TW201546598A (zh) | 2015-12-16 |
| TWI643055B true TWI643055B (zh) | 2018-12-01 |
Family
ID=53678970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW104100723A TWI643055B (zh) | 2014-01-27 | 2015-01-09 | 基準電壓電路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9811105B2 (zh) |
| JP (1) | JP6292901B2 (zh) |
| KR (1) | KR102208799B1 (zh) |
| CN (1) | CN104808731B (zh) |
| TW (1) | TWI643055B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6805049B2 (ja) * | 2017-03-31 | 2020-12-23 | エイブリック株式会社 | 基準電圧発生装置 |
| CN107678480A (zh) * | 2017-11-13 | 2018-02-09 | 常州欣盛微结构电子有限公司 | 一种用于低功耗数字电路的线性电压管理器 |
| JP2020035307A (ja) * | 2018-08-31 | 2020-03-05 | エイブリック株式会社 | 定電流回路 |
| JP7190927B2 (ja) | 2019-02-08 | 2022-12-16 | エイブリック株式会社 | 基準電圧回路及び半導体装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5451890A (en) * | 1992-08-24 | 1995-09-19 | California Institue Of Technology | Gallium arsenide source follower FET logic family with diodes for preventing leakage currents |
| US20010005160A1 (en) * | 1993-08-31 | 2001-06-28 | Fujitsu Limited | Reference voltage generation circuit using source followers |
| JP2007035071A (ja) * | 2006-10-30 | 2007-02-08 | Ricoh Co Ltd | 低電圧動作の基準電圧源回路 |
| US20070103207A1 (en) * | 2005-11-10 | 2007-05-10 | Sunext Technology Co., Ltd. | Source follower capable of increasing a voltage swing of an input terminal |
| TW201214076A (en) * | 2010-09-27 | 2012-04-01 | Himax Tech Ltd | Voltage regulation circuit |
| TW201339792A (zh) * | 2012-03-28 | 2013-10-01 | Novatek Microelectronics Corp | 電壓緩衝器 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58159119A (ja) * | 1982-03-18 | 1983-09-21 | Seiko Epson Corp | Ｃｍｏｓ集積回路用基準電圧回路 |
| KR940005510B1 (ko) * | 1992-03-20 | 1994-06-20 | 삼성전자 주식회사 | 기준전류 발생회로 |
| JPH08335122A (ja) * | 1995-04-05 | 1996-12-17 | Seiko Instr Inc | 基準電圧用半導体装置 |
| JPH11134049A (ja) * | 1997-10-30 | 1999-05-21 | Dve:Kk | 基準電圧回路 |
| JP4397211B2 (ja) | 2003-10-06 | 2010-01-13 | 株式会社リコー | 基準電圧発生回路及びそれを用いた電源装置 |
| US7956672B2 (en) * | 2004-03-30 | 2011-06-07 | Ricoh Company, Ltd. | Reference voltage generating circuit |
| JP2008084342A (ja) * | 2007-12-06 | 2008-04-10 | Ricoh Co Ltd | 低電圧動作の基準電圧源回路 |
| JP5121587B2 (ja) * | 2008-06-06 | 2013-01-16 | 旭化成エレクトロニクス株式会社 | 基準電圧回路 |
| US7944303B2 (en) * | 2009-01-21 | 2011-05-17 | Fairchild Semiconductor Corporation | Super source follower output impedance enhancement |
| JP2010283735A (ja) * | 2009-06-08 | 2010-12-16 | Seiko Epson Corp | 検出装置及び固体撮像装置 |
| JP5250501B2 (ja) * | 2009-08-04 | 2013-07-31 | ルネサスエレクトロニクス株式会社 | 温度検出回路 |
| JP5884234B2 (ja) * | 2011-03-25 | 2016-03-15 | エスアイアイ・セミコンダクタ株式会社 | 基準電圧回路 |
-
2014
- 2014-01-27 JP JP2014012660A patent/JP6292901B2/ja active Active
-
2015
- 2015-01-09 TW TW104100723A patent/TWI643055B/zh active
- 2015-01-14 US US14/596,923 patent/US9811105B2/en active Active
- 2015-01-22 KR KR1020150010523A patent/KR102208799B1/ko active IP Right Grant
- 2015-01-22 CN CN201510032785.5A patent/CN104808731B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5451890A (en) * | 1992-08-24 | 1995-09-19 | California Institue Of Technology | Gallium arsenide source follower FET logic family with diodes for preventing leakage currents |
| US20010005160A1 (en) * | 1993-08-31 | 2001-06-28 | Fujitsu Limited | Reference voltage generation circuit using source followers |
| US20070103207A1 (en) * | 2005-11-10 | 2007-05-10 | Sunext Technology Co., Ltd. | Source follower capable of increasing a voltage swing of an input terminal |
| JP2007035071A (ja) * | 2006-10-30 | 2007-02-08 | Ricoh Co Ltd | 低電圧動作の基準電圧源回路 |
| TW201214076A (en) * | 2010-09-27 | 2012-04-01 | Himax Tech Ltd | Voltage regulation circuit |
| TW201339792A (zh) * | 2012-03-28 | 2013-10-01 | Novatek Microelectronics Corp | 電壓緩衝器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015141462A (ja) | 2015-08-03 |
| KR102208799B1 (ko) | 2021-01-28 |
| CN104808731B (zh) | 2018-06-29 |
| US20150212536A1 (en) | 2015-07-30 |
| US9811105B2 (en) | 2017-11-07 |
| KR20150089941A (ko) | 2015-08-05 |
| TW201546598A (zh) | 2015-12-16 |
| CN104808731A (zh) | 2015-07-29 |
| JP6292901B2 (ja) | 2018-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008161044A5 (zh) | ||
| TWI643055B (zh) | 基準電壓電路 | |
| JP2011029912A (ja) | 基準電圧回路及び電子機器 | |
| JP2015188209A5 (zh) | ||
| JP2016072982A5 (ja) | ロジック回路 | |
| US9531336B2 (en) | Operational amplifier and driving circuit | |
| JP2006302971A (ja) | 電源クランプ回路及び半導体装置 | |
| JP2011211444A (ja) | 内部電源電圧生成回路 | |
| TWI520486B (zh) | 搭載於半導體裝置的移位電路 | |
| JP2017512341A5 (zh) | ||
| JP2018129727A5 (zh) | ||
| US9098102B2 (en) | Reference voltage generating circuit | |
| US9425789B1 (en) | Reference voltage circuit and electronic device | |
| JP6320546B2 (ja) | 演算増幅回路 | |
| JP2014110569A5 (zh) | ||
| US20150236635A1 (en) | Inverter output circuit | |
| US8854097B2 (en) | Load switch | |
| TWI644195B (zh) | 緩衝級和控制電路 | |
| US20140152288A1 (en) | Reference Voltage Generator and Corresponding Integrated Circuit | |
| US10211823B2 (en) | Method and apparatus for protecting gate-source junction of low-voltage MOSFET in high-voltage circuit | |
| US9369123B2 (en) | Power-on reset circuit | |
| JP5646938B2 (ja) | スイッチ回路 | |
| JP6672067B2 (ja) | 安定化電源回路 | |
| JP2015170996A (ja) | パワーオンリセット回路 | |
| US9712152B2 (en) | Circuit for controlling power supply |