JP5646938B2

JP5646938B2 - スイッチ回路

Info

Publication number: JP5646938B2
Application number: JP2010219241A
Authority: JP
Inventors: 宏昭佐々木
Original assignee: Asahi Kasei EMD Corp
Current assignee: Asahi Kasei EMD Corp
Priority date: 2010-09-29
Filing date: 2010-09-29
Publication date: 2014-12-24
Anticipated expiration: 2030-09-29
Also published as: JP2012074995A

Description

本発明は、第１の電位と第２の電位の間の接続状態をオンオフするスイッチ回路に関する。

第１の電位と第２の電位の間の接続状態をオンオフするスイッチ回路として、図１（ａ）（ｂ）に示す回路が知られている。図１に示す回路では、第１の電位Ｖ１と第２の電位Ｖ２との間にトランジスタＭ１が接続されている。このトランジスタＭ１をオンオフすると、第１の電位と第２の電位との間の接続状態をオンオフすることができる。なお、図１（ａ）はＮ型ＭＯＳＦＥＴを用いた例であり、図１（ｂ）はＰ型ＭＯＳＦＥＴを用いた例である。

しかし、図１（ａ）および（ｂ）に示す回路では、トランジスタＭ１をオフしたときに第１の電位Ｖ１と第２の電位Ｖ２によってＭ１のドレイン−ソース間において、次の式１で表されるリーク電流Ｉ_LEAKが発生してしまう。

（Ｖ_GS：ゲート−ソース間電圧、Ｖ_T：閾値電圧、Ｖ_DS：ドレイン−ソース間電圧、β＝（Ｗ／Ｌ）＊μＣｏｘで表される定数、γ：定数、ｅ：電子の電荷、ｋ_B：ボルツマン定数、Ｔ：絶対温度［Ｋ］）

このようにリーク電流が発生すると、スイッチ回路に接続される周辺回路に影響を与えるおそれが生じる。例えば、第１および／または第２の回路が容量素子である場合、該容量素子が充放電してしまう。また、第２の回路が定電流回路である場合、スイッチ回路に接続される他の回路に流れる電流値が変動してしまい、第２の回路が分圧抵抗回路である場合は出力される値が変動してしまう。

そこで、リーク電流による誤動作を防止する回路として、図２に示す回路が知られている（例えば、特許文献１参照。）。該回路は、端子ＩＮＰと端子ＩＮＮの電位差が僅少である場合を想定したブリッジ回路における誤動作を防止する回路である。Ｍ１３，Ｍ１４，Ｍ２６はＰＭＯＳであり、Ｍ１５，Ｍ１６，Ｍ２４はＮＭＯＳである。Ｍ１３〜１６，Ｍ２４，２６はそれぞれ同じディメンションである。Ｍ２６のゲートはＶ_DDに接続されており、常にオフ状態を維持する。Ｍ２４のゲートはグラウンドに接続されており、常にオフ状態を維持する。Ｍ１３とＭ１４、およびＭ１５とＭ１６のゲートにはそれぞれ相補的な信号が入力される。

ここでＭ１５，Ｍ１４にＨＩＧＨが、Ｍ１３，Ｍ１６にＬＯＷがそれぞれ入力されることでＭ１４もＭ１６がオフ、Ｍ１３とＭ１５がオンになった場合、ＩＮＰに流れるリーク電流はｉ１４−ｉ２４であり、ＩＮＮに流れるリーク電流はｉ２６−ｉ１６であるが、ｉ１４≒ｉ２６かつｉ１６≒ｉ２４となるので、ｉ１４−ｉ２４＝ｉ２６−ｉ１６となり、リーク電流によるＩＮＰとＩＮＮの間の電位差の発生が抑制される。すなわち、オンとなるＭ１３を介してＤＯＰに与えられるＶＨ，オンとなるＭ１５を介してＤＯＮに与えられるＶＬ、および磁気によって抵抗値が変化するブリッジ回路の各抵抗値に基づいて、スイッチ回路のリーク電流の影響を受けずに発生するＩＮＰ，ＩＮＮの電位差を増幅して出力している。

特開２００７−１９２６４７号公報

しかし、図２に示す回路では、第１の回路と第２の回路との間でリーク電流による電位差の発生を防止することは可能であっても、リーク電流そのものがＩＮＰ，ＩＮＮに流れ込むことを防止することは出来ない。すなわち、特許文献１に開示された回路によれば、スイッチ回路からブリッジ回路にリーク電流が流れ込んでもＩＮＰ，ＩＮＮの電位差に影響を与えなければ問題とはならないが、リーク電流が流れ込むこと自体が問題となる回路においては未だその問題は解決されない。

したがって、スイッチ回路のリーク電流が該スイッチ回路に接続される回路に影響を与えることを抑制する必要がある。

本発明者らは上記課題を解決するために鋭意検討した結果、ソースが第１の電位を有し、ドレインが第２の電位を有し、第１の電位と第２の電位の間の接続状態をオンオフする第１のトランジスタと、該第１のトランジスタのドレインにソースが接続され、ゲートとバックゲートとが接続され第３の電位を有し、前記第１のトランジスタと略同一の特性を有する第２のトランジスタとを備え、前記第３の電位は、前記第１のトランジスタをオフした時の前記第１の電位と前記第２の電位との差と同一になるように設定され、前記第１のトランジスタをオフした時に、前記第１のトランジスタのゲート−ソース間電圧Ｖ_GS1と、前記前記第２のトランジスタのゲート−ソース間電圧Ｖ_GS2が略等しくなることを特徴とするスイッチ回路によって、上記課題を解決できることを見出し本発明を完成させた。

本発明のスイッチ回路によれば、第１の電位と第２の電位の間の接続状態をオンオフする第１のトランジスタをオフしている間に流れるリーク電流が、該スイッチ回路に接続される他の回路に影響を与えることを簡易に抑制することが可能となる。

従来のスイッチ回路を示す回路図である。従来のリーク電流キャンセル回路を示す回路図である。本発明の第１の実施形態に係るスイッチ回路を示す回路図である。本発明の第２の実施形態に係るスイッチ回路を示す回路図である。

［第１の実施形態］
以下、図３を参照しつつ、第１の実施形態に係るスイッチ回路について説明する。

なお、以下の説明は第１のトランジスタおよび第２のトランジスタがＮ型ＭＯＳＦＥＴである場合について行うが、Ｐ型ＭＯＳＦＥＴであっても同様に実施することができる。

図３に示すスイッチ回路は、第１のトランジスタＭ１と、第２のトランジスタＭ２と、を備えている。

第１のトランジスタＭ１は、第１の電位Ｖ１と第２の電位Ｖ２との間の接続状態をオンオフするＮ型ＭＯＳＦＥＴである。

第２のトランジスタＭ２は、第１のトランジスタＭ１のドレインにソースが接続されるＮ型ＭＯＳＦＥＴである。なお、第１のトランジスタＭ１および第２のトランジスタＭ２はそれぞれ、略同一の特性を有しているものとする。

図３に示すスイッチ回路において、第１の電位Ｖ１は第１の回路３１によって発生し、第２の電位Ｖ２は第２の回路３２によって発生する。

また、第１のトランジスタＭ１のソース電位はＶ１であり、第１のトランジスタＭ１のドレイン電位と第２のトランジスタＭ２のソース電位はＶ２であり、第２のトランジスタＭ２のゲート電位（＝第２のトランジスタのバックゲート電圧）はＶ３となる。

なお、Ｖ３は、第３の回路３３によって所望の値とすることが可能なものである。具体的には、第１のトランジスタＭ１のゲート電位をグラウンド電位にすることで第１の電位Ｖ１と第２の電位Ｖ２の接続状態をオフした時に、Ｖ３＝Ｖ２−Ｖ１の関係が成り立つ値となる。Ｖ３がＶ２−Ｖ１となることによって、第１のトランジスタのゲート−ソース間電圧Ｖ_GS1（＝−Ｖ１）と、第２のトランジスタのゲート−ソース間電圧Ｖ_GS2（＝Ｖ３−Ｖ２）が等しくなる。

なお、第３の回路は、スイッチ回路に接続される回路の状態に応じて受動的にＶ３＝Ｖ２−Ｖ１とする回路であってもよいし、Ｖ１およびＶ２の電位を監視して、Ｖ１およびＶ２に基づいて能動的にＶ３＝Ｖ２−Ｖ１とする回路であってもよい。

次に、第１の実施形態に係るスイッチ回路の動作について説明する。

第１のトランジスタＭ１のゲートをグラウンド電位とすることで接続状態をオフしたとき、第１のトランジスタＭ１のゲート−ソース電位Ｖ_GS1は−Ｖ１となり、ドレイン−ソース間電圧Ｖ_DS1はＶ２−Ｖ１となる。また、第２のトランジスタＭ２のゲート−ソース間電圧Ｖ_GS2はＶ３−Ｖ２となり、ドレイン−ソース間電圧Ｖ_DS1はＶ_DD−Ｖ２となる。

このとき、第１のトランジスタＭ１および第２のトランジスタＭ２には、Ｖ_GSおよびＶ_DSに依存した上記の式１で表されるリーク電流Ｉ_LEAK1、Ｉ_LEAK2がそれぞれ発生することとなる。ここで、ドレイン−ソース間電圧Ｖ_DSが十分に大きい場合（一般的には０．１Ｖ以上の場合）、Ｉ_LEAK1およびＩ_LEAK2は、次の式２および式３にそれぞれ近似することができる。

ここで、第１のトランジスタＭ１および第２のトランジスタＭ２がそれぞれ略同一の特性を有するものである場合、β₁＝β₂、γ₁＝γ₂、Ｖ_T1＝Ｖ_T2となる。よって、Ｖ_GS1とＶ_GS2とが略同一となるように制御されていればＶ_GS1＝Ｖ_GS2となり、Ｉ_LEAK1＝Ｉ_LEAK2となる。

なお、第１のトランジスタＭ１および第２のトランジスタＭ２について、例えば、それぞれのソース面積、ドレイン面積、ゲート長、ゲート幅、および酸化膜圧等を同一のサイズとし、ドーパントの種類やドーズ量を揃えることにより、それぞれが略同一の特性を有することができる。

以上のように本発明に係るスイッチ回路が動作することにより、第１のトランジスタＭ１のリーク電流Ｉ_LEAK1は、第２のトランジスタＭ２のリーク電流Ｉ_LEAK2によってキャンセルされることになるので、該スイッチ回路に接続される他の回路に対して、リーク電流が影響を与えることを抑制することが可能になる。

例えば、接続される他の回路が容量素子により構成される場合、第２のトランジスタＭ２がなければ、第１のトランジスタＭ１のリーク電流Ｉ_LEAK1の影響を受けて容量素子が電荷を放電するおそれがある。しかし、図３に示すように本発明のスイッチ回路によれば、第１のトランジスタＭ１のリーク電流Ｉ_LEAK1は、第２のトランジスタＭ２のリーク電流Ｉ_LEAK2によってキャンセルされるので、他の回路の容量素子からの放電を抑制することが可能になる。

また、例えば、接続される他の回路が定電流源である場合、当該他の回路に流れる電流が変動することを抑制できる。

また、例えば、接続される他の回路が分圧抵抗回路の場合、分圧抵抗回路の抵抗素子の各々に流れる電流が変動することが抑制されるので、出力値への影響を抑制することができる。

［第２の実施形態］
次に、本発明の第２の実施形態に係るスイッチ回路について、図４を参照しつつ説明する。図４に示すスイッチ回路は、第１のトランジスタＭ１と、第２のトランジスタＭ２とを備えている。

第１のトランジスタＭ１のソースはグラウンド端子に接続されており、第２のトランジスタＭ２のゲート、バックゲートおよびソースは互いに接続されている。

上述の第１の実施形態におけるスイッチ回路と同様に、第１のトランジスタＭ１のゲートをグラウンド電位とすることで接続状態をオフする。このとき、第１のトランジスタのゲート−ソース間電圧Ｖ_GS1はゼロとなり、第２のトランジスタのゲート−ソース間電圧Ｖ_GS2もゼロとなる。

よって、第１のトランジスタＭ１および第２のトランジスタＭ２が略同一の特性であれば、Ｉ_LEAK1＝Ｉ_LEAK2となり、第１の形態のスイッチ回路よりもさらに容易にリーク電流をキャンセルすることが可能になる。

本発明は、負荷への電流を制御するスイッチ回路として好適である。

１スイッチ回路
Ｍ１第１のトランジスタ
Ｍ２第２のトランジスタ

Claims

ソースが第１の電位を有し、ドレインが第２の電位を有し、第１の電位と第２の電位の間の接続状態をオンオフする第１のトランジスタと、
該第１のトランジスタのドレインにソースが接続され、ゲートとバックゲートとが接続され第３の電位を有し、前記第１のトランジスタと略同一の特性を有する第２のトランジスタとを備え、
前記第３の電位は、前記第１のトランジスタをオフした時の前記第１の電位と前記第２の電位との差と同一になるように設定され、
前記第１のトランジスタをオフした時に、前記第１のトランジスタのゲート−ソース間電圧Ｖ_GS1と、前記前記第２のトランジスタのゲート−ソース間電圧Ｖ_GS2が略等しくなることを特徴とするスイッチ回路。
前記第１の電位がグラウンドであり、前記第２のトランジスタのゲート及びバックゲートと、ソースとが互いに接続されることを特徴とする請求項１に記載のスイッチ回路。