JP4610381B2 - レベルシフト回路及びレベルシフト装置 - Google Patents
レベルシフト回路及びレベルシフト装置 Download PDFInfo
- Publication number
- JP4610381B2 JP4610381B2 JP2005075640A JP2005075640A JP4610381B2 JP 4610381 B2 JP4610381 B2 JP 4610381B2 JP 2005075640 A JP2005075640 A JP 2005075640A JP 2005075640 A JP2005075640 A JP 2005075640A JP 4610381 B2 JP4610381 B2 JP 4610381B2
- Authority
- JP
- Japan
- Prior art keywords
- type transistor
- conductivity type
- node
- level shift
- shift circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/013—Modifications of generator to prevent operation by noise or interference
Description
図1は本実施形態のレベルシフト回路の具体的構成を示す図である。
図2は、前記第1の実施形態の第1の変形例を示す。
図3は、前記第1の実施形態の第2の変形例を示す。
図4は、前記第1の実施形態の第3の変形例を示す。
図5は、本実施形態のレベルシフト回路の具体的構成を示す図である。
図6は、本実施形態のレベルシフト回路の具体的構成を示す図である。
図7は、本実施形態のレベルシフト回路の具体的構成を示す図である。
図8は、本実施形態のレベルシフト回路の具体的構成を示す図である。
図9は、本実施形態のレベルシフト回路の具体的構成を示す図である。
図10は、本実施形態のレベルシフト回路の具体的構成を示す図である。
図11は、本実施形態のレベルシフト回路の具体的構成を示す図である。
図12は、本実施形態のレベルシフト回路の具体的構成を示す図である。
図13は、本実施形態のレベルシフト回路の具体的構成を示す図である。
図14及び図15は、本実施形態のレベルシフト回路の具体的構成を示す図である。
図16は、本実施形態のレベルシフト装置の具体的構成を示す図である。
OUT 出力端子
VSS 接地
VDD3 高電圧源(第2の電圧源)
N1 N型トランジスタ
(第1の第1導電型トランジスタ)
N2 N型トランジスタ
(第2の第1導電型トランジスタ)
N3 N型トランジスタ
(第3の第1導電型トランジスタ、
OFFリーク発生回路)
N4 N型トランジスタ
(第1の第1導電型トランジスタ)
N5 N型トランジスタ
(第2の第1導電型トランジスタ)
N6、N7 N型トランジスタ
P1、P2 P型トランジスタ(電源供給回路)
P3、P4、P5、P8 P型トランジスタ(電流変換回路)
P6、P7 P型トランジスタ(電流遮断部)
N8 N型トランジスタ
(第1の第1導電型高耐圧トランジスタ)
N9 N型トランジスタ
(第2の第1導電型高耐圧トランジスタ)
N10 N型トランジスタ
(第3の第1導電型高耐圧トランジスタ)
P9、P10 P型トランジスタ(スイッチ回路)
P11 P型トランジスタ
(第6の第2導電型トランジスタ)
P12 P型トランジスタ
(第7の第2導電型トランジスタ)
P13 P型トランジスタ
(第5の第2導電型トランジスタ)
P14 P型トランジスタ(第2の第2導電型トランジスタ)
R1〜R5 抵抗
W1 ノード(第1のノード)
W2 ノード(第2のノード)
BIAS ノード(第3のノード)
INV0〜INV3 インバータ
Nand1、Nand2 NAND回路
Nor1、Nore2 NOR回路
10 電流遮断部
11 電源供給回路
12 断絶回路
20 フリップフロップ回路
Claims (22)
- 第1の電圧源を電源とする相補の第1及び第2の入力信号が各々ゲートに入力され、一端が接地され、他端が第1及び第2のノードに各々接続された信号入力用の第1及び第2の第1導電型トランジスタと、
一端が第2の電圧源に接続され、他端が前記第1及び第2のノードに各々接続され、前記第1及び第2のノードの一方に前記第2の電圧源の電圧を供給すると同時に、他方のノードへの前記第2の電圧源の電圧の供給を遮断する電源供給回路と、
一端及びゲートが接地され、他端が第3のノードに接続された第3の第1導電型トランジスタによって構成されたOFFリーク発生回路と、
前記第3のノードに接続され、前記第3の第1導電型トランジスタに流れる電流を前記第2の電圧源から流れる電流に変換すると共に、この変換した電流を所定倍に増幅して前記第1及び第2のノードに各々出力する電流変換回路とを備えた
ことを特徴とするレベルシフト回路。 - 前記請求項1記載のレベルシフト回路において、
前記電流変換回路は、
第2導電型トランジスタによって構成されたカレントミラー回路である
ことを特徴とするレベルシフト回路。 - 前記請求項1又は2記載のレベルシフト回路において、
前記電流変換回路の出力と前記第1及び第2のノードとの間に、前記第1又は第2のノードの電位によって制御され、前記第1及び第2のノードの何れか一方に前記電流変換回路の出力電流を供給するためのスイッチ回路を備えた
ことを特徴とするレベルシフト回路。 - 前記請求項1〜3の何れか1項に記載のレベルシフト回路において、
前記スイッチ回路は、
前記第1又は第2のノードの一方のノードが前記第2の電圧源と同電位の時に前記電流変換回路の出力を前記他方のノードに対して絶ち、前記一方のノードが前記接地と同電位の時に前記電流変換回路の出力を前記他方のノードに対して接続する
ことを特徴とするレベルシフト回路。 - 前記請求項1〜4の何れか1項に記載のレベルシフト回路において、
前記第2の電圧源と前記電源供給回路との間に、前記電流変換回路の出力が配置され、
前記スイッチ回路は、前記電源供給回路と兼用するよう構成された
ことを特徴とするレベルシフト回路。 - 前記請求項1〜4の何れか1項に記載のレベルシフト回路において、
前記電源供給回路は、一端が前記第2の電圧源に接続され、他端が前記第1及び第2のノードに各々接続されたクロスカップル接続の第1及び第2の第2導電型トランジスタによって構成され、
前記入力信号のレベル変化時に前記第2の電圧源と前記第1又は第2の第2導電型トランジスタとの接続を絶って貫通電流を遮断する電流遮断部を備え、
前記電流変換回路は、前記電源遮断部と前記第1及び第2の第2導電型トランジスタとの接続点に各々出力される
ことを特徴とするレベルシフト回路。 - 第1の電圧源を電源とする相補の第1及び第2の入力信号が各々ゲートに入力され、一端が接地され、他端が第1及び第2のノードに各々接続された信号入力用の第1及び第2の第1導電型トランジスタと、
一端が第2の電圧源に接続され、他端が前記第1及び第2のノードに各々接続されたクロスカップル接続の第1及び第2の第2導電型トランジスタと、
前記第1のノードと前記第2の第2導電型トランジスタのゲートとの間に設置された第3の第2導電型トランジスタと、
前記第2のノードと前記第1の第2導電型トランジスタのゲートとの間に設置された第4の第2導電型トランジスタと、
前記第1及び第2の入力信号が各々ゲートに入力され、一端が接地され、他端が前記第2及び第1の第2導電型トランジスタのゲートに接続された入力信号用の第3及び第4の第1導電型トランジスタと、
一端及びゲートが接地され、他端が第3のノードに接続された第5の第1導電型トランジスタによって構成されたOFFリーク発生回路と、
一端が第2の電圧源に接続され、他端及びゲートが前記第3のノードに接続された第5の第2導電型トランジスタとを備え、
前記第3及び第4の第2導電型トランジスタのゲートが前記第3のノードに接続される
ことを特徴とするレベルシフト回路。 - 前記請求項7記載のレベルシフト回路において、
前記第1のノードと前記第2の第2導電型トランジスタのゲートとの間及び前記第2のノードと前記第1の第2導電型トランジスタのゲートとの間に接続され、前記第1又は第2のノードの一方が接地電位から前記第2の電圧源の電位へ電位変化する時に、前記一方のノードと前記一方のノードがゲートに接続される前記第1又は第2の第2導電型トランジスタのゲートとの間を接続する第6及び第7の第2導電型トランジスタを備えた
ことを特徴とするレベルシフト回路。 - 前記請求項8記載のレベルシフト回路において、
前記第6及び第7の第2導電型トランジスタのゲートは、各々、遅延回路を介して前記第1及び第2のノードと接続されている
ことを特徴とするレベルシフト回路。 - 第1の電圧源を電源とする相補の第1及び第2の入力信号が各々ゲートに入力され、一端が接地され、他端が第1及び第2のノードに各々接続された信号入力用の第1及び第2の第1導電型トランジスタと、
一端が第2の電圧源に接続され、他端が前記第1及び第2のノードに各々接続されたクロスカップル接続の第1及び第2の第2導電型トランジスタと、
前記入力信号のレベル変化時に前記第2の電圧源と前記第1又は第2の第2導電型トランジスタとの接続を絶って貫通電流を遮断する電流遮断部とを備え、
前記電流遮断部は、前記第2の電圧源と前記第1の第2導電型トランジスタとの間に設置された第3の第2導電型トランジスタと、前記第2の電圧源と前記第2の第2導電型トランジスタとの間に設置された第4の第2導電型トランジスタとによって構成され、
前記第1及び第3の第2導電型トランジスタ相互の接続点、及び前記第2及び第4の第2導電型トランジスタの相互の接続点との間に接続された第5の第2導電型トランジスタと、
一端及びゲートが接地され、他端が第3のノードに接続された第3の第1導電型トランジスタによって構成されたOFFリーク発生回路と、
一端が第2の電圧源に接続され、他端及びゲートが前記第3のノードに接続された第6の第2導電型トランジスタとを備え、
前記第5の第2導電型トランジスタのゲートが前記第3のノードに接続される
ことを特徴とするレベルシフト回路。 - 第1の電圧源を電源とする相補の第1及び第2の入力信号が各々ゲートに入力され、一端が接地され、他端が第1及び第2のノードに各々接続された信号入力用の第1及び第2の第1導電型トランジスタと、
一端が第2の電圧源に接続され、他端が前記第1及び第2のノードに各々接続され、前記第1及び第2のノードの一方のノードに前記第2の電圧源の電圧を供給すると同時に、他方のノードへの前記第2の電圧源の供給を遮断する電源供給回路と、
前記第1及び第2のノードを入力とするフリップフロップ回路と、
前記信号入力用の第1及び第2の第1導電型トランジスタと接地との間に挿入され、前記信号入力用の第1及び第2の第1導電型トランジスタと接地との間を断絶する断絶回路と、
一端及びゲートが接地され、他端が第3のノードに接続された第3の第1導電型トランジスタによって構成されたOFFリーク発生回路と、
前記第1及び第2のノードとの間に接続された第1の第2導電型トランジスタと、
一端が第2の電圧源に接続され、他端及びゲートが前記第3のノードに接続された第2の第2導電型トランジスタとを備え、
前記第1の第2導電型トランジスタのゲートが前記第3のノードに接続される
ことを特徴とするレベルシフト回路。 - 前記請求項1、10及び11の何れか1項に記載のレベルシフト回路において、
前記第1、第2及び第3の第1導電型トランジスタの閾値電圧は、他のトランジスタよりも低く且つ相互に同一閾値電圧に設定されている
ことを特徴とするレベルシフト回路。 - 前記請求項7記載のレベルシフト回路において、
前記第3、第4及び第5の第1導電型トランジスタの閾値電圧は、他のトランジスタよりも低く且つ相互に同一閾値電圧に設定されている
ことを特徴とするレベルシフト回路。 - 前記請求項1、10及び11の何れか1項に記載のレベルシフト回路において、
前記第1の第1導電型トランジスタと前記第1のノードとの間、及び前記第2の第1導電型トランジスタと前記第2のノードとの間に、第1及び第2の第1導電型高耐圧トランジスタが各々配置されており、
前記第3の第1導電型トランジスタと前記第3のノードとの間に、第3の第1導電型高耐圧トランジスタが配置されており、
前記第1、第2及び第3の第1導電型トランジスタは低耐圧トランジスタで構成され、
前記第1、第2及び第3の第1導電型高耐圧トランジスタのゲートは、前記第1、第2及び第3の第1導電型トランジスタに前記低耐圧トランジスタの耐圧以上の電位が入力されないよう制御される
ことを特徴とするレベルシフト回路。 - 前記請求項7記載のレベルシフト回路において、
前記第3の第1導電型トランジスタと前記第2の第2導電型トランジスタのゲートとの間、及び前記第4の第1導電型トランジスタと前記第1の第2導電型トランジスタのゲートとの間に、第1及び第2の第1導電型高耐圧トランジスタが各々配置されており、
前記第5の第1導電型トランジスタと前記第3のノードとの間に、第3の第1導電型高耐圧トランジスタが配置されており、
前記第3、第4及び第5の第1導電型トランジスタは低耐圧トランジスタで構成され、
前記第1、第2及び第3の第1導電型高耐圧トランジスタのゲートは、前記第3、第4及び第5の第1導電型トランジスタに前記低耐圧トランジスタの耐圧以上の電位が入力されないよう制御される
ことを特徴とするレベルシフト回路。 - 前記請求項14記載のレベルシフト回路において、
前記第1の第1導電型高耐圧トランジスタのゲートが前記第1の第1導電型トランジスタのゲートに接続され、
前記第2の第1導電型高耐圧トランジスタのゲートが前記第2の第1導電型トランジスタのゲートに接続され、
前記第3の第1導電型高耐圧トランジスタのゲートが接地される
ことを特徴とするレベルシフト回路。 - 前記請求項15記載のレベルシフト回路において、
前記第1の第1導電型高耐圧トランジスタのゲートが前記第3の第1導電型トランジスタのゲートに接続され、
前記第2の第1導電型高耐圧トランジスタのゲートが前記第4の第1導電型トランジスタのゲートに接続され、
前記第3の第1導電型高耐圧トランジスタのゲートが接地される
ことを特徴とするレベルシフト回路。 - 前記請求項1、10及び11の何れか1項に記載のレベルシフト回路において、
前記電流変換回路は、前記第1及び第2の第1導電型トランジスタのOFF動作時のOFFリーク電流と同等又は同等以上の電流を出力する
ことを特徴とするレベルシフト回路。 - 前記請求項7記載のレベルシフト回路において、
前記電流変換回路は、前記第3及び第4の第1導電型トランジスタのOFF動作時のOFFリーク電流と同等又は同等以上の電流を出力する
ことを特徴とするレベルシフト回路。 - 前記請求項1、7、10及び11の何れか1項に記載のレベルシフト回路において、
前記第3のノードと接地との間に、抵抗が配置される
ことを特徴とするレベルシフト回路。 - 前記請求項1、7、10及び11の何れか1項に記載のレベルシフト回路において、
前記第1の電圧源のシャットダウン時に、レベルシフト機能を停止すると同時に、前記OFFリーク発生回路と前記電流変換回路との接続を絶つ断絶手段を備えた
ことを特徴とするレベルシフト回路。 - 前記請求項2、7、10及び11の何れか1項に記載のレベルシフト回路を複数備えたレベルシフト装置であって、
前記各レベルシフト回路に内蔵されるOFFリーク発生回路及びカレントミラー回路のバイアス電位を発生させる第2導電型トランジスタは、前記複数のレベルシフト回路で共用される
ことを特徴とするレベルシフト装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005075640A JP4610381B2 (ja) | 2005-03-16 | 2005-03-16 | レベルシフト回路及びレベルシフト装置 |
US11/376,185 US7348801B2 (en) | 2005-03-16 | 2006-03-16 | Level shifter |
US12/068,154 US7436213B2 (en) | 2005-03-16 | 2008-02-04 | Level shifter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005075640A JP4610381B2 (ja) | 2005-03-16 | 2005-03-16 | レベルシフト回路及びレベルシフト装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006261981A JP2006261981A (ja) | 2006-09-28 |
JP4610381B2 true JP4610381B2 (ja) | 2011-01-12 |
Family
ID=37009655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005075640A Expired - Fee Related JP4610381B2 (ja) | 2005-03-16 | 2005-03-16 | レベルシフト回路及びレベルシフト装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7348801B2 (ja) |
JP (1) | JP4610381B2 (ja) |
Families Citing this family (52)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006295322A (ja) * | 2005-04-06 | 2006-10-26 | Nec Electronics Corp | レベルシフタ回路 |
KR100925034B1 (ko) | 2006-12-05 | 2009-11-03 | 한국전자통신연구원 | 비동기 디지털 신호레벨 변환회로 |
US7834662B2 (en) | 2006-12-13 | 2010-11-16 | Apple Inc. | Level shifter with embedded logic and low minimum voltage |
EP1976124B1 (en) * | 2007-03-28 | 2012-04-25 | Infineon Technologies AG | High speed level shifter |
US7679418B2 (en) * | 2007-04-27 | 2010-03-16 | Mosaid Technologies Incorporated | Voltage level shifter and buffer using same |
US20080303556A1 (en) * | 2007-06-08 | 2008-12-11 | Uladzimir Fomin | Power supply ground crossing detection circuit |
JP5088117B2 (ja) * | 2007-12-06 | 2012-12-05 | 富士通株式会社 | レベルシフタ回路 |
US7868658B1 (en) | 2008-01-11 | 2011-01-11 | Marvell International Ltd. | Level shifter circuits and methods for maintaining duty cycle |
US7622954B2 (en) * | 2008-02-26 | 2009-11-24 | Standard Microsystems Corporation | Level shifter with memory interfacing two supply domains |
US7994821B1 (en) | 2010-04-02 | 2011-08-09 | Altera Corporation | Level shifter circuits and methods |
US7777550B1 (en) | 2008-03-31 | 2010-08-17 | Marvell International Ltd. | High boosting-ratio/low-switching-delay level shifter |
JP5194954B2 (ja) * | 2008-03-31 | 2013-05-08 | 富士通セミコンダクター株式会社 | レベルコンバータ |
KR101020280B1 (ko) * | 2008-04-22 | 2011-03-07 | 주식회사 하이닉스반도체 | 레벨시프터 |
KR100968152B1 (ko) * | 2008-06-04 | 2010-07-06 | 주식회사 하이닉스반도체 | 레벨 시프터 회로 |
TWI371673B (en) * | 2008-08-25 | 2012-09-01 | Ili Technology Corp | Level shift circuit |
CN101667824B (zh) * | 2008-09-03 | 2011-12-28 | 奕力科技股份有限公司 | 电压电平转换电路 |
US7710183B2 (en) * | 2008-09-04 | 2010-05-04 | Qualcomm Incorporated | CMOS level shifter circuit design |
IT1392565B1 (it) * | 2008-12-23 | 2012-03-09 | St Microelectronics Des & Appl | Convertitore di livello logico |
US7847612B2 (en) * | 2009-02-10 | 2010-12-07 | Himax Technologies Limited | Level shift circuit |
US8102728B2 (en) | 2009-04-07 | 2012-01-24 | Apple Inc. | Cache optimizations using multiple threshold voltage transistors |
US8248142B1 (en) * | 2009-06-26 | 2012-08-21 | Marvell Israel (M.I.S.L.) Ltd. | Fast level shifter |
DE102009037486B3 (de) | 2009-08-13 | 2011-07-28 | Texas Instruments Deutschland GmbH, 85356 | Elektronische Vorrichtung und Verfahren zur effizienten Pegelverschiebung |
JP5577872B2 (ja) * | 2009-12-24 | 2014-08-27 | 富士通セミコンダクター株式会社 | レベルシフト回路 |
US7884644B1 (en) | 2010-02-21 | 2011-02-08 | Altera Corporation | Techniques for adjusting level shifted signals |
TWI410048B (zh) * | 2010-06-03 | 2013-09-21 | Orise Technology Co Ltd | 轉壓器 |
TWI422154B (zh) * | 2010-08-25 | 2014-01-01 | Orise Technology Co Ltd | 轉壓器與相關裝置 |
JP5646938B2 (ja) * | 2010-09-29 | 2014-12-24 | 旭化成エレクトロニクス株式会社 | スイッチ回路 |
JP2012228139A (ja) * | 2011-04-22 | 2012-11-15 | Toshiba Corp | レベルシフト回路、制御回路及びdc−dcコンバータ |
JP2013131964A (ja) * | 2011-12-22 | 2013-07-04 | Renesas Electronics Corp | レベルシフト回路及び表示装置の駆動回路 |
JP5978629B2 (ja) * | 2012-01-20 | 2016-08-24 | 凸版印刷株式会社 | 半導体集積回路 |
US9054694B2 (en) | 2012-05-31 | 2015-06-09 | Agency for Science, Technology Research | Circuit arrangements and methods of operating the same |
US9331699B2 (en) * | 2014-01-08 | 2016-05-03 | Micron Technology, Inc. | Level shifters, memory systems, and level shifting methods |
US9531360B1 (en) * | 2014-04-24 | 2016-12-27 | Marvell International Ltd. | High speed comparator |
WO2016098593A1 (ja) * | 2014-12-16 | 2016-06-23 | ソニー株式会社 | 電源監視回路、パワーオンリセット回路、および半導体装置 |
JP6540290B2 (ja) * | 2015-07-06 | 2019-07-10 | 株式会社ソシオネクスト | レベルコンバータ回路 |
KR102072876B1 (ko) * | 2015-07-24 | 2020-02-04 | 매그나칩 반도체 유한회사 | 레벨 시프트 회로 및 방법 |
US20170250688A1 (en) * | 2016-02-29 | 2017-08-31 | Dialog Semiconductor (Uk) Limited | Circuit and Method of a Level Shift Network with Increased Flexibility |
JP6775971B2 (ja) * | 2016-03-16 | 2020-10-28 | ローム株式会社 | レベルシフト回路、電子機器および集積回路 |
TWI584596B (zh) * | 2016-06-15 | 2017-05-21 | 智原科技股份有限公司 | 轉壓器 |
US9859893B1 (en) * | 2016-06-30 | 2018-01-02 | Qualcomm Incorporated | High speed voltage level shifter |
US20180097519A1 (en) * | 2016-09-30 | 2018-04-05 | Taiwan Semiconductor Manufacturing Company Ltd. | Adaptive level shifter |
EP3435544B1 (en) * | 2017-04-13 | 2022-09-14 | Shenzhen Goodix Technology Co., Ltd. | Level conversion circuit and fingerprint recognition device |
JP2019046951A (ja) * | 2017-09-01 | 2019-03-22 | ルネサスエレクトロニクス株式会社 | 半導体装置、半導体システム、及び、半導体装置の製造方法 |
US10103732B1 (en) * | 2017-10-04 | 2018-10-16 | Synopsys, Inc. | Low power voltage level shifter circuit |
JP7097749B2 (ja) * | 2018-06-05 | 2022-07-08 | エイブリック株式会社 | レベルシフト回路 |
US10819319B1 (en) * | 2018-11-20 | 2020-10-27 | Impinj, Inc. | Level shifter circuit with self-gated transition amplifier |
FR3096198A1 (fr) * | 2019-05-14 | 2020-11-20 | Stmicroelectronics (Grenoble 2) Sas | Dispositif intégré décaleur de niveau de tension |
US10985738B1 (en) * | 2020-02-04 | 2021-04-20 | Micron Technology, Inc. | High-speed level shifter |
US11876516B2 (en) * | 2020-11-13 | 2024-01-16 | Synopsys, Inc. | Non-fighting level shifters |
KR102593336B1 (ko) * | 2021-04-01 | 2023-10-24 | 한양대학교 산학협력단 | 전류 모드 로직 회로 및 이를 포함하는 pam4 구동 회로 |
JP2023048295A (ja) * | 2021-09-28 | 2023-04-07 | キヤノン株式会社 | レベルシフト回路、光源、画像形成装置 |
US11581875B1 (en) * | 2021-10-26 | 2023-02-14 | Nxp B.V. | Integrated circuit having a differential transmitter circuit |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001177392A (ja) * | 1999-09-30 | 2001-06-29 | Interuniv Micro Electronica Centrum Vzw | レベルをシフトさせるための方法および装置 |
JP2001298356A (ja) * | 2000-02-10 | 2001-10-26 | Matsushita Electric Ind Co Ltd | レベルシフト回路 |
JP2002076881A (ja) * | 2000-08-29 | 2002-03-15 | Nec Microsystems Ltd | レベル変換回路 |
JP2002076882A (ja) * | 2000-09-05 | 2002-03-15 | Toshiba Corp | 半導体集積回路装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5684415A (en) * | 1995-12-22 | 1997-11-04 | Symbios Logic Inc. | 5 volt driver in a 3 volt CMOS process |
KR100228529B1 (ko) * | 1996-12-20 | 1999-11-01 | 윤종용 | 반도체 메모리 장치용 스케일러블 레벨 시프터 |
JP2993462B2 (ja) * | 1997-04-18 | 1999-12-20 | 日本電気株式会社 | 出力バッファ回路 |
US6483345B1 (en) * | 1999-06-23 | 2002-11-19 | Nortel Networks Limited | High speed level shift circuit for low voltage output |
IT1313227B1 (it) * | 1999-07-02 | 2002-06-17 | St Microelectronics Srl | Traslatore di tensione, in particolare di tipo cmos. |
US6445210B2 (en) * | 2000-02-10 | 2002-09-03 | Matsushita Electric Industrial Co., Ltd. | Level shifter |
IT1316872B1 (it) * | 2000-03-31 | 2003-05-12 | St Microelectronics Srl | Traslatore di tensione in particolare di tipo cmos |
US20050134355A1 (en) * | 2003-12-18 | 2005-06-23 | Masato Maede | Level shift circuit |
-
2005
- 2005-03-16 JP JP2005075640A patent/JP4610381B2/ja not_active Expired - Fee Related
-
2006
- 2006-03-16 US US11/376,185 patent/US7348801B2/en not_active Expired - Fee Related
-
2008
- 2008-02-04 US US12/068,154 patent/US7436213B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001177392A (ja) * | 1999-09-30 | 2001-06-29 | Interuniv Micro Electronica Centrum Vzw | レベルをシフトさせるための方法および装置 |
JP2001298356A (ja) * | 2000-02-10 | 2001-10-26 | Matsushita Electric Ind Co Ltd | レベルシフト回路 |
JP2002076881A (ja) * | 2000-08-29 | 2002-03-15 | Nec Microsystems Ltd | レベル変換回路 |
JP2002076882A (ja) * | 2000-09-05 | 2002-03-15 | Toshiba Corp | 半導体集積回路装置 |
Also Published As
Publication number | Publication date |
---|---|
US20060208759A1 (en) | 2006-09-21 |
US20080136489A1 (en) | 2008-06-12 |
US7348801B2 (en) | 2008-03-25 |
JP2006261981A (ja) | 2006-09-28 |
US7436213B2 (en) | 2008-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4610381B2 (ja) | レベルシフト回路及びレベルシフト装置 | |
KR20010087177A (ko) | 레벨시프트회로 | |
CN101873129B (zh) | 使用交叉耦合级联晶体管的电平移位 | |
KR100574488B1 (ko) | 레벨 쉬프터 | |
WO2010068873A2 (en) | High speed conditional back bias virtual ground restoration circuit | |
JP3477448B2 (ja) | レベルシフト回路 | |
US20110267106A1 (en) | Low-power routing multiplexers | |
KR20020080910A (ko) | 전압 레벨 차이로 인한 누설 전류를 효과적으로 차단할 수있는 전압 레벨 변환 장치를 구비한 온-칩 시스템 | |
JP5203791B2 (ja) | レベルシフト回路 | |
JP2007180797A (ja) | レベルシフト回路 | |
JP4559826B2 (ja) | レベルシフト回路 | |
US8653879B2 (en) | Level shifter and semiconductor integrated circuit including the shifter | |
CN114006614B (zh) | 一种基于nmos上拉驱动器的热插拔结构 | |
US9071240B2 (en) | Low power, single-rail level shifters employing power down signal from output power domain and a method of converting a data signal between power domains | |
JP4263963B2 (ja) | レベルシフト回路 | |
US20210036704A1 (en) | Voltage level shifter | |
US7511551B2 (en) | Voltage converter and method of performing the same | |
CN111049513A (zh) | 一种带冷备份功能的轨到轨总线保持电路 | |
JP4484671B2 (ja) | レベルシフト回路 | |
CN115208381B (zh) | 一种支持预置位的高速电平转换结构 | |
JP2009171084A (ja) | レベルシフタ回路 | |
KR100227073B1 (ko) | 출력 버퍼 | |
KR20000027846A (ko) | 낸드형 논리회로 | |
WO2019244230A1 (ja) | 半導体集積回路装置およびレベルシフタ回路 | |
JP2013187712A (ja) | レベルシフタ回路及び半導体集積回路並びにレベルシフタ回路の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100921 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100928 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101012 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4610381 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |