CN111049513A - 一种带冷备份功能的轨到轨总线保持电路 - Google Patents

一种带冷备份功能的轨到轨总线保持电路 Download PDF

Info

Publication number
CN111049513A
CN111049513A CN201911206725.5A CN201911206725A CN111049513A CN 111049513 A CN111049513 A CN 111049513A CN 201911206725 A CN201911206725 A CN 201911206725A CN 111049513 A CN111049513 A CN 111049513A
Authority
CN
China
Prior art keywords
power supply
signal
circuit
bus
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911206725.5A
Other languages
English (en)
Other versions
CN111049513B (zh
Inventor
赵玉姣
刘玉清
麻军野
李建成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Microelectronic Technology Institute
Mxtronics Corp
Original Assignee
Beijing Microelectronic Technology Institute
Mxtronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Microelectronic Technology Institute, Mxtronics Corp filed Critical Beijing Microelectronic Technology Institute
Priority to CN201911206725.5A priority Critical patent/CN111049513B/zh
Publication of CN111049513A publication Critical patent/CN111049513A/zh
Application granted granted Critical
Publication of CN111049513B publication Critical patent/CN111049513B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00392—Modifications for increasing the reliability for protection by circuit redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明涉及一种带冷备份功能的轨到轨总线保持电路，包括数据传输反相器电路，信号保持作用的弱反相器电路，防止信号线到电源漏电的漏电控制电路，栅电压控制电路，电源电压监控信号产生电路。本发明用途是一、电路结构具有总线保持功能；二、总线保持电平可达到电源电平；三、端口具有冷备份功能，即电路电源电压为零时，端口对电源或地为高阻状态；四、处于冷备份状态时，如果端口所接总线信号为高低变化信号，不存在端口对电源或地的漏电通路,保证端口与总线的隔离。

Description

一种带冷备份功能的轨到轨总线保持电路
技术领域
本发明属于电路系统总线应用可靠性领域，涉及一种带冷备份功能的轨到轨总线保持电路。
背景技术
总线保持功能是解决输入浮空电平问题的一种创新方法。总线保持电路由两个反相器构成，通过第二个反相器产生一个比较小的正向反馈电流回流到器件的输入端，可以有效的增加过渡时期的输入电流，使电路快速进入到输入电平的正常状态，并通过反馈保持住输入电平，直到具有较强驱动能力的电平到来之前。具有保持功能的电路，即使总线上没有驱动或者浮空时，总线上的状态也一直会保持最后一个输入电平的状态。
冷备份是一种应用在子电路/系统中的容余设计。随着系统复杂程度的提高,元器件无供电状况下不可能被人为拔出，作为备份的电路仍然连接着总线，这就存在电路潜通的风险。通常表现为主机通过低阻通路向备机漏电，致使本应处于空闲关机状态的备机电路带有一定的小于器件额定要求的潜通电压，从而导致系统功能异常，给整个电路系统工作的可靠性带来问题。
一般的总线保持电路结构见图1，该结构不具有冷备份功能，即当总线端口VIN为高电平，电源电压为零时，存在端口到电源的漏电通路，在使用图1的结构时不能对电路进行断电，在一些低功耗系统设计中无法满足要求。
为了使总线保持电路具有冷备份功能，通常采用的结构如图2所示，该结构中，在反向弱驱动PMOS管P6和电源之间增加了一个二极管D2，D2正极接电源，负极接PMOS管P6的源端。该结构利用二极管正向导通反向截止的特性，保证总线端口VIN为高电平，电源电压为零时，截止端口到电源的漏电通路。该电路结构存在的缺点是，当保持信号为高电平信号时，保持高电平值比电源电压值小一个二极管的正向导通压降。
发明内容
本发明解决的技术问题是：克服现有技术的不足，提出一种带冷备份功能的轨到轨总线保持电路，在总线端口VIN为高电平，电源电压为零时，不存在输出端口到电源的潜通路；总线保持信号为高时，保持信号电平值等于电源电压值；冷备份工作状态，电源电压受系统影响产生波动，总线端口VIN信号电平的变化不会对备份电路电源端产生潜通漏电流，系统可正常工作，保证冷备份工作可靠性。
本发明解决技术的方案是：
一种带冷备份功能的轨到轨总线保持电路，包括数据传输反相器、信号保持作用的弱反相器电路、防止信号线到电源漏电的漏电控制电路、栅电压控制电路以及电源电压监控信号产生电路；
数据传输反相器电路用于总线上数据的正常传输；
弱反相器电路具有信号保持作用，防止总线信号电平处于中间状态，使总线信号保持前一状态；
漏电流控制电路，当电源电压正常时，保证浮空的总线电平输出，当电源电压为零时，该电路截止，保证总线上的高电平信号不会产生对电源和地的潜通漏电；
栅电压控制电路，控制漏电流控制电路中的PMOS管P3的栅电压，电路电源电压正常时，栅电压为零，电源电压低于端口电压一个阈值后，栅电压跟随总线端口电压变化；
电源电压监控信号产生电路用于监测电路电源电压情况，当电源电压高于设计的阈值电平时，电源监控信号Q为高，当电源电压低于设计的阈值电平时，电源监控信号Q为低。
进一步的，数据传输反相器电路包括PMOS管P1和NMOS管N2，为信号进行正常传输时的传输路径，决定了总线端口的输入电流及输入高低电平电压特性；
信号保持作用的弱反相器电路包括PMOS管P2和NMOS管N4，对总线信号具有上拉、下拉能力；
漏电流控制电路包括PMOS管P3和二极管D1，截止信号端通过P3管和衬底到电源的漏电通路；
栅电压控制电路包括NMOS管N3和PMOS管P4，控制P3管的导通和闭合；
电源电压监控信号产生电路包括电阻R1、R2、R3、NMOS管N1和用于整形的反相缓冲电路INV1，产生的电源电压监控信号为Q。
进一步的，电阻R1的一端接电源Vcc，另一端和电阻R2的一端相连，节点为A；电阻R2的另一端接地，电阻R3一端接电源，另一端接NMOS管N1的漏端，NMOS管N1的栅端与节点A相连，源端和阱端接地，NMOS管N1的漏端接反相缓冲电路的输入端，反相缓冲电路的输出端即为电源电压监控电路产生信号Q产生端口。
进一步的，PMOS管P1和NMOS管N2栅端相连接输入端VIN，漏端相连接输出端VOUT，PMOS管P1的源端和阱端接电源Vcc，NMOS管N2的源端和阱端接地，PMOS管P2和NMOS管N4栅端相连接输出端VOUT，NMOS管N4的源端和阱端接地，漏端接输入信号VIN，PMOS管P2的源端和阱端接电源Vcc，漏端接PMOS管P3的源端，PMOS管P3的漏端接输入信号VIN，阱端通过二极管D1与PMOS管P2的漏端相连，D1的正极接P2的漏端，负极与P3的阱端相连，PMOS管P3的栅端、PMOS管P4的源端与NMOS管N3的漏端相连，PMOS管P4的漏端和阱端接VIN，NMOS管N3的栅端接电源电压监控信号Q，源端和漏端接地；所述信号VIN总线保持电路的输入端口，VOUT为总线保持电路的输出端口。
进一步的，电源电压监控电路产生的信号Q满足：当电源电压Vcc高于一定值时，电源监控信号Q为高电平，当电源电压Vcc低于一定值时，电源监控信号Q为低电平。
进一步的，电源电压监控信号产生电路用于监测电路电源电压情况，当电源电压高于一定值时，电源监控信号Q为高，当电源电压低于一定值时，电源监控信号Q为低；通过调整电阻R1和电阻R2的阻值比，在节点A得到电源电压Vcc的比例分压值，并连接至NMOS开关管N1的栅端，控制NMOS开关管N1的导通与关断。
进一步的，在电源上电或者下电的过程中，当节点A的电压低于NMOS开关管N1的导通阈值电压时，NMOS开关管N1处于截止状态，电阻R3将N1漏端电平拉至电源电压，电源监控信号Q为低电平；当节点A的电压高于NMOS开关管N1的导通阈值电压时，NMOS开关管N1处于导通状态，N1漏端电平拉至地电平，电源监控信号Q为高电平。即电源电压上升或下降至某一阈值时，电源监控信号Q的电平随电源电压上下电至此阈值电平时发生翻转，高于该阈值Q为高电平，低于该阈值Q为低电平。
进一步的，电路电源端电压正常，数据传输反相器电路具有强驱动能力，当输入端VIN总线电平为高时，输出低电平信号，当输入端VIN总线电平为低时，输出高电平信号，用于总线上数据的正常传输；电路正常上电，则Q为高电平，N3管导通，P4管截止，PMOS管P3的栅端电压被拉至地电位，为低电平，PMOS管P3导通，当输入端VIN总线电平为高时，输出端VOUT为低电平信号，PMOS管P2导通，NMOS管N4截止，输入端漏电流为零，当输入端VIN总线电平为低时，输出端VOUT为高电平信号，PMOS管P2截止，NMOS管N4导通，输入端漏电流为零。正常上电时，数据传输正常，且该结构保证电路输入高阻特性。
进一步的，电路正常上电，输入端VIN信号中断时，PMOS管P3导通，如果输入端VIN信号中断前为低电平信号，VOUT为高电平，PMOS管P2截止，NMOS管N4导通，则信号中断后，由于NMOS管N4的下拉，使得输入端VIN保持低电平；如果输入端VIN信号中断前为高电平信号，VOUT为低电平，PMOS管P2、PMOS管P3导通，NMOS管N4截止，则信号中断后，由于PMOS管P2、P3的上拉，使得输入端VIN保持高电平，信号保持作用的弱反相器电路驱动能力弱，防止总线信号电平处于中间状态，使总线信号保持前一状态，保持低电平等于地电位，保持高电平等于电源电位，实现轨到轨的信号保持，保证电路的低功耗性能。
进一步的，当电路处于冷备份工作状态，即电路电源电压为零时，电源电压控制信号Q为低电平信号，NMOS管N3截止，由于电源电压为零，PMOS管P4导通，PMOS管P3的栅电平跟随输入端口VIN电平变化，当VIN信号为高电平信号时，PMOS管P3栅电压为高，P3截止，不存在通过P3管的输入端至电源的漏电通路；由于PMOS管P3的阱与源端通过二极管连接，当端口VIN为高电平信号时，漏阱之间的寄生二极管被拉至地电位，二极管D1处于反向截止状态，电路工作在冷备份状态时，不存在端口到电源的漏电通路。
本发明与现有技术相比的有益效果是：
(1)本发明PMOS管P2和端口VIN之间，增加PMOS管P3，通过控制P3管的栅端电压，使P3管处于截止或者导通状态，从而保证总线保持电路正常工作的同时，保证电路冷备份工作状态端口到电源的潜通路截止；
(2)本发明P3管得阱端和源端用二极管D1连接，利用二极管正向导通反向截止的特性，截断端口通过P3管的阱端对电源的漏电通路，保证电路冷备份工作稳定可靠；
(3)本发明为了控制PMOS管P3的导通截止状态，设计P3的栅电压控制电路，使得电路工作在冷备份工作状态时，P3管截止；
(4)本发明设计电源电压监控信号Q产生电路，当电源电压值低于一定值时，P4管使P3的栅电压跟随端口信号电平变化，使得在某一电源电压值之下，不存在端口VIN到电源的漏电通路；
(5)本发明该结构在处于高保持信号工作状态时，P2管和P3管均导通，此时总线端VIN保持得高电平信号电压值等于电源电压值。该电路结构实现了轨到轨电平保持功能。
附图说明
图1为传统总线保持电路结构图；
图2为传统具有冷备份功能的总线保持电路结构图；
图3为本发明电源电压监控信号Q产生电路结构图；
图4为本发明提出的具有冷备份功能的轨到轨总线保持电路结构图。
具体实施方式
下面结合实施例对本发明作进一步阐述。
如图4所示，本发明设计提出的具有冷备份功能的轨到轨总线保持电路的结构图，包括数据传输反相器1、信号保持作用的弱反相器电路2、防止信号线到电源漏电的漏电控制电路3、栅电压控制电路4以及电源电压监控信号产生电路5。
数据传输反相器电路1具有较强的驱动能力，用于总线上数据的正常传输；信号保持作用的弱反相器电路2驱动能力较弱，用于防止总线信号电平处于中间状态，可以使总线信号保持前一状态；
漏电流控制电路3当电源电压正常时，可以保证浮空的总线电平输出，当电源电压为零时，该电路截止，保证总线上的高电平信号不会产生对电源、地的潜通漏电；
栅电压控制电路4控制漏电流控制电路3中的P3管栅电压，电路电源电压正常时，栅电压为零，电源低于一定值后，栅电压跟随总线端口电压变化；电源电压监控信号产生电路5用于监测电路电源电压情况，当电源电压高于一定值时，电源监控信号Q为高，当电源电压低于一定值时，电源监控信号Q为低。
数据传输反相器电路1由PMOS管P1和NMOS管N2构成，具有较强的驱动能力，为信号进行正常传输时的传输路径，决定了总线端口的输入电流及输入高低电平电压等特性，信号保持作用的弱反相器电路2由PMOS管P2和NMOS管N4构成，对总线信号具有较弱的上拉、下拉能力；
漏电流控制电路3由PMOS管P3和二极管D1构成，截止信号端通过P3管和衬底到电源的漏电通路，栅电压控制电路4包括NMOS管N3、PMOS管P4，控制P3管的导通和闭合，电源电压监控信号产生电路5包括电阻R1、R2、R3、NMOS管N1和用于整形的反相缓冲电路INV1，产生的电源电压监控信号为Q。
如图3所示，电阻R1的一端接电源Vcc，另一端和电阻R2的一端相连，节点为A，电阻R2的另一端接地，电阻R3一端接电源，另一端接NMOS管N1的漏端，NMOS管N1的栅端与节点A相连，源端和阱端接地，NMOS管N1的漏端接反相缓冲电路的输入端，反相缓冲电路的输出端即为电源电压监控电路产生信号Q产生端口。
PMOS管P1和NMOS管N2栅端相连接输入端VIN，漏端相连接输出端VOUT，PMOS管P1的源端和阱端接电源Vcc，NMOS管N2的源端和阱端接地，PMOS管P2和NMOS管N4栅端相连接输出端VOUT，NMOS管N4的源端和阱端接地，漏端接输入信号VIN，PMOS管P2的源端和阱端接电源Vcc，漏端接PMOS管P3的源端，PMOS管P3的漏端接输入信号VIN，阱端通过二极管D1与PMOS管P2的漏端相连，D1的正极接P2的漏端，负极与P3的阱端相连，PMOS管P3的栅端、PMOS管P4的源端与NMOS管N3的漏端相连，PMOS管P4的漏端和阱端接VIN，NMOS管N3的栅端接电源电压监控信号Q，源端和漏端接地；所述信号VIN总线保持电路的输入端口，VOUT为总线保持电路的输出端口。
数据传输反相器电路1和信号保持作用的弱反相器电路2满足如下要求：由PMOS管P1和NMOS管N2，具有较强的驱动能力，为信号进行正常传输时的传输路径，决定了总线端口的输入电流及输入高低电平电压等特性，PMOS管P2和NMOS管N4驱动能力较弱，对总线信号具有较弱的上拉、下拉能力。
电源电压监控电路产生的信号Q满足如下要求：当电源电压Vcc高于一定值时，电源监控信号Q为高电平，当电源电压Vcc低于一定值时，电源监控信号Q为低电平。
本发明电路采用CMOS生产工艺，所用到的MOS管均为增强型MOS管，二极管为N阱二极管。
本发明用途是一、电路具有信号总线保持功能；二、信号保持电平可达到电源电压值；三、端口具有冷备份功能，即电路电源电压为零时，端口对电源或地为高阻状态；四、处于冷备份状态时，如果端口所接总线信号为高低变化信号，不存在端口对电源或地的漏电通路,保证端口与总线的隔离。
如图4，下面具体阐述本发明电路的工作原理：
电源电压监控信号产生电路5用于监测电路电源电压情况，当电源电压高于一定值时，电源监控信号Q为高，当电源电压低于一定值时，电源监控信号Q为低。通过调整电阻R1和电阻R2的阻值比，在节点A得到电源电压Vcc的比例分压值，并连接至NMOS开关管N1的栅端，控制NMOS开关管N1的导通与关断。
在电源上电或者下电的过程中，当节点A的电压低于NMOS开关管N1的导通阈值电压时，NMOS开关管N1处于截止状态，电阻R3将N1漏端电平拉至电源电压，电源监控信号Q为低电平；当节点A的电压高于NMOS开关管N1的导通阈值电压时，NMOS开关管N1处于导通状态，N1漏端电平拉至地电平，电源监控信号Q为高电平。即电源电压上升或下降至某一阈值时，电源监控信号Q的电平随电源电压上下电至此阈值电平时发生翻转，高于该阈值Q为高电平，低于该阈值Q为低电平。
电路电源端电压正常，数据传输反相器电路1具有较强的驱动能力，当输入端VIN总线电平为高时，输出低电平信号，当输入端VIN总线电平为低时，输出高电平信号，用于总线上数据的正常传输；电路正常上电，则Q为高电平，N3管导通，P4管截止，PMOS管P3的栅端电压被拉至地电位，为低电平，PMOS管P3导通，当输入端VIN总线电平为高时，输出端VOUT为低电平信号，PMOS管P2导通，NMOS管N4截止，输入端漏电流为零，当输入端VIN总线电平为低时，输出端VOUT为高电平信号，PMOS管P2截止，NMOS管N4导通，输入端漏电流为零。正常上电时，数据传输正常，且该结构保证电路输入高阻特性。
电路正常上电，输入端VIN信号中断时，前面分析可知PMOS管P3导通，如果输入端VIN信号中断前为低电平信号，VOUT为高电平，PMOS管P2截止，NMOS管N4导通，则信号中断后，由于NMOS管N4的下拉，使得输入端VIN保持低电平；如果输入端VIN信号中断前为高电平信号，VOUT为低电平，PMOS管P2、PMOS管P3导通，NMOS管N4截止，则信号中断后，由于PMOS管P2、P3的上拉，使得输入端VIN保持高电平，Vcc-2VDS≈Vcc，信号保持作用的弱反相器电路2驱动能力较弱，用于防止总线信号电平处于中间状态，可以使总线信号保持前一状态，保持低电平等于地电位，保持高电平等于电源电位，实现轨到轨的信号保持，保证电路的低功耗性能。
当电路处于冷备份工作状态，即电路电源电压为零时，电源电压控制信号Q为低电平信号，NMOS管N3截止，由于电源电压为零，PMOS管P4导通，PMOS管P3的栅电平跟随输入端口VIN电平变化，当VIN信号为高电平信号时，PMOS管P3栅电压为高，P3截止，不存在通过P3管的输入端至电源的漏电通路；由于PMOS管P3的阱与源端通过二极管连接，当端口VIN为高电平信号时，虽然阱电位由于漏阱之间得寄生二极管被拉至地电位，但由于二极管D1处于反向截止状态，不存在通过PMOS管P3的衬底对电源的漏电通路。电路工作在冷备份状态时，不存在端口到电源的漏电通路。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (10)

1.一种带冷备份功能的轨到轨总线保持电路，其特征在于，包括数据传输反相器(1)、信号保持作用的弱反相器电路(2)、防止信号线到电源漏电的漏电控制电路(3)、栅电压控制电路(4)以及电源电压监控信号产生电路(5)；
数据传输反相器电路(1)用于总线上数据的正常传输；
弱反相器电路(2)具有信号保持作用，防止总线信号电平处于中间状态，使总线信号保持前一状态；
漏电流控制电路(3)，当电源电压正常时，保证浮空的总线电平输出，当电源电压为零时，该电路截止，保证总线上的高电平信号不会产生对电源和地的潜通漏电；
栅电压控制电路(4)，控制漏电流控制电路(3)中的PMOS管P3的栅电压，电路电源电压正常时，栅电压为零，电源电压低于端口电压一个阈值后，栅电压跟随总线端口电压变化；
电源电压监控信号产生电路(5)用于监测电路电源电压情况，当电源电压高于设计的阈值电平时，电源监控信号Q为高，当电源电压低于设计的阈值电平时，电源监控信号Q为低。
2.根据权利要求1所述的一种带冷备份功能的轨到轨总线保持电路，其特征在于：数据传输反相器电路(1)包括PMOS管P1和NMOS管N2，为信号进行正常传输时的传输路径，决定了总线端口的输入电流及输入高低电平电压特性；
信号保持作用的弱反相器电路(2)包括PMOS管P2和NMOS管N4，对总线信号具有上拉、下拉能力；
漏电流控制电路(3)包括PMOS管P3和二极管D1，截止信号端通过P3管和衬底到电源的漏电通路；
栅电压控制电路(4)包括NMOS管N3和PMOS管P4，控制P3管的导通和闭合；
电源电压监控信号产生电路(5)包括电阻R1、R2、R3、NMOS管N1和用于整形的反相缓冲电路INV1，产生的电源电压监控信号为Q。
3.根据权利要求2所述的一种带冷备份功能的轨到轨总线保持电路，其特征在于：电阻R1的一端接电源Vcc，另一端和电阻R2的一端相连，节点为A；电阻R2的另一端接地，电阻R3一端接电源，另一端接NMOS管N1的漏端，NMOS管N1的栅端与节点A相连，源端和阱端接地，NMOS管N1的漏端接反相缓冲电路的输入端，反相缓冲电路的输出端即为电源电压监控电路产生信号Q产生端口。
4.根据权利要求2所述的一种带冷备份功能的轨到轨总线保持电路，其特征在于：PMOS管P1和NMOS管N2栅端相连接输入端VIN，漏端相连接输出端VOUT，PMOS管P1的源端和阱端接电源Vcc，NMOS管N2的源端和阱端接地，PMOS管P2和NMOS管N4栅端相连接输出端VOUT，NMOS管N4的源端和阱端接地，漏端接输入信号VIN，PMOS管P2的源端和阱端接电源Vcc，漏端接PMOS管P3的源端，PMOS管P3的漏端接输入信号VIN，阱端通过二极管D1与PMOS管P2的漏端相连，D1的正极接P2的漏端，负极与P3的阱端相连，PMOS管P3的栅端、PMOS管P4的源端与NMOS管N3的漏端相连，PMOS管P4的漏端和阱端接VIN，NMOS管N3的栅端接电源电压监控信号Q，源端和漏端接地；所述信号VIN总线保持电路的输入端口，VOUT为总线保持电路的输出端口。
5.根据权利要求4所述的一种带冷备份功能的轨到轨总线保持电路，其特征在于：电源电压监控电路产生的信号Q满足：当电源电压Vcc高于一定值时，电源监控信号Q为高电平，当电源电压Vcc低于一定值时，电源监控信号Q为低电平。
6.根据权利要求1所述的一种带冷备份功能的轨到轨总线保持电路，其特征在于：电源电压监控信号产生电路(5)用于监测电路电源电压情况，当电源电压高于一定值时，电源监控信号Q为高，当电源电压低于一定值时，电源监控信号Q为低；通过调整电阻R1和电阻R2的阻值比，在节点A得到电源电压Vcc的比例分压值，并连接至NMOS开关管N1的栅端，控制NMOS开关管N1的导通与关断。
7.根据权利要求6所述的一种带冷备份功能的轨到轨总线保持电路，其特征在于：在电源上电或者下电的过程中，当节点A的电压低于NMOS开关管N1的导通阈值电压时，NMOS开关管N1处于截止状态，电阻R3将N1漏端电平拉至电源电压，电源监控信号Q为低电平；当节点A的电压高于NMOS开关管N1的导通阈值电压时，NMOS开关管N1处于导通状态，N1漏端电平拉至地电平，电源监控信号Q为高电平。即电源电压上升或下降至某一阈值时，电源监控信号Q的电平随电源电压上下电至此阈值电平时发生翻转，高于该阈值Q为高电平，低于该阈值Q为低电平。
8.根据权利要求1所述的一种带冷备份功能的轨到轨总线保持电路，其特征在于：电路电源端电压正常，数据传输反相器电路(1)具有强驱动能力，当输入端VIN总线电平为高时，输出低电平信号，当输入端VIN总线电平为低时，输出高电平信号，用于总线上数据的正常传输；电路正常上电，则Q为高电平，N3管导通，P4管截止，PMOS管P3的栅端电压被拉至地电位，为低电平，PMOS管P3导通，当输入端VIN总线电平为高时，输出端VOUT为低电平信号，PMOS管P2导通，NMOS管N4截止，输入端漏电流为零，当输入端VIN总线电平为低时，输出端VOUT为高电平信号，PMOS管P2截止，NMOS管N4导通，输入端漏电流为零。正常上电时，数据传输正常，且该结构保证电路输入高阻特性。
9.根据权利要求1所述的一种带冷备份功能的轨到轨总线保持电路，其特征在于：电路正常上电，输入端VIN信号中断时，PMOS管P3导通，如果输入端VIN信号中断前为低电平信号，VOUT为高电平，PMOS管P2截止，NMOS管N4导通，则信号中断后，由于NMOS管N4的下拉，使得输入端VIN保持低电平；如果输入端VIN信号中断前为高电平信号，VOUT为低电平，PMOS管P2、PMOS管P3导通，NMOS管N4截止，则信号中断后，由于PMOS管P2、P3的上拉，使得输入端VIN保持高电平，信号保持作用的弱反相器电路(2)驱动能力弱，防止总线信号电平处于中间状态，使总线信号保持前一状态，保持低电平等于地电位，保持高电平等于电源电位，实现轨到轨的信号保持，保证电路的低功耗性能。
10.根据权利要求1所述的一种带冷备份功能的轨到轨总线保持电路，其特征在于：当电路处于冷备份工作状态，即电路电源电压为零时，电源电压控制信号Q为低电平信号，NMOS管N3截止，由于电源电压为零，PMOS管P4导通，PMOS管P3的栅电平跟随输入端口VIN电平变化，当VIN信号为高电平信号时，PMOS管P3栅电压为高，P3截止，不存在通过P3管的输入端至电源的漏电通路；由于PMOS管P3的阱与源端通过二极管连接，当端口VIN为高电平信号时，漏阱之间的寄生二极管被拉至地电位，二极管D1处于反向截止状态，电路工作在冷备份状态时，不存在端口到电源的漏电通路。
CN201911206725.5A 2019-11-29 2019-11-29 一种带冷备份功能的轨到轨总线保持电路 Active CN111049513B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911206725.5A CN111049513B (zh) 2019-11-29 2019-11-29 一种带冷备份功能的轨到轨总线保持电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911206725.5A CN111049513B (zh) 2019-11-29 2019-11-29 一种带冷备份功能的轨到轨总线保持电路

Publications (2)

Publication Number Publication Date
CN111049513A true CN111049513A (zh) 2020-04-21
CN111049513B CN111049513B (zh) 2023-08-08

Family

ID=70234078

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911206725.5A Active CN111049513B (zh) 2019-11-29 2019-11-29 一种带冷备份功能的轨到轨总线保持电路

Country Status (1)

Country Link
CN (1) CN111049513B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113805786A (zh) * 2021-09-27 2021-12-17 北京微纳星空科技有限公司 一种模拟信号采集系统

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04123391A (ja) * 1990-09-13 1992-04-23 Nec Corp ゲートアレイ用出力バッファ回路
CN1449112A (zh) * 2002-03-28 2003-10-15 富士通株式会社 带有漏电流截止电路的半导体集成电路
US20050110520A1 (en) * 2003-11-20 2005-05-26 Industrial Technology Research Institute. Input stage for mixed-voltage-tolerant buffer without leakage issue
CN1622220A (zh) * 2003-11-27 2005-06-01 三星电子株式会社 用于检测输入信号的输入缓冲器
CN1969457A (zh) * 2004-02-19 2007-05-23 莫赛德技术公司 低漏电及数据保持电路
CN103746681A (zh) * 2013-12-24 2014-04-23 北京时代民芯科技有限公司 一种cmos器件电源上下电输出三态控制电路
CN107147388A (zh) * 2017-04-21 2017-09-08 北京时代民芯科技有限公司 一种低潜通cmos三态输出电路
CN107894933A (zh) * 2017-12-08 2018-04-10 中国电子科技集团公司第五十八研究所 支持冷备份应用的cmos输出缓冲电路
CN108155901A (zh) * 2016-12-05 2018-06-12 中国工程物理研究院电子工程研究所 一种抗参数漂移反相器
CN109637573A (zh) * 2012-09-10 2019-04-16 德克萨斯仪器股份有限公司 具有非易失性逻辑阵列备份相关应用的处理装置
CN110289848A (zh) * 2019-06-03 2019-09-27 上海华力微电子有限公司 电压电平转换电路

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04123391A (ja) * 1990-09-13 1992-04-23 Nec Corp ゲートアレイ用出力バッファ回路
CN1449112A (zh) * 2002-03-28 2003-10-15 富士通株式会社 带有漏电流截止电路的半导体集成电路
US20050110520A1 (en) * 2003-11-20 2005-05-26 Industrial Technology Research Institute. Input stage for mixed-voltage-tolerant buffer without leakage issue
CN1622220A (zh) * 2003-11-27 2005-06-01 三星电子株式会社 用于检测输入信号的输入缓冲器
CN1969457A (zh) * 2004-02-19 2007-05-23 莫赛德技术公司 低漏电及数据保持电路
CN109637573A (zh) * 2012-09-10 2019-04-16 德克萨斯仪器股份有限公司 具有非易失性逻辑阵列备份相关应用的处理装置
CN103746681A (zh) * 2013-12-24 2014-04-23 北京时代民芯科技有限公司 一种cmos器件电源上下电输出三态控制电路
CN108155901A (zh) * 2016-12-05 2018-06-12 中国工程物理研究院电子工程研究所 一种抗参数漂移反相器
CN107147388A (zh) * 2017-04-21 2017-09-08 北京时代民芯科技有限公司 一种低潜通cmos三态输出电路
CN107894933A (zh) * 2017-12-08 2018-04-10 中国电子科技集团公司第五十八研究所 支持冷备份应用的cmos输出缓冲电路
CN110289848A (zh) * 2019-06-03 2019-09-27 上海华力微电子有限公司 电压电平转换电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
孙建超等: ""伽玛暴偏振仪LVDS冷备份测试系统研制"", vol. 30, no. 04, pages 455 - 459 *
尹申燕等: ""冷机低阻通路下的潜通电路分析及隔离方法"", vol. 50, no. 08, pages 156 - 160 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113805786A (zh) * 2021-09-27 2021-12-17 北京微纳星空科技有限公司 一种模拟信号采集系统
CN113805786B (zh) * 2021-09-27 2022-06-07 北京微纳星空科技有限公司 一种模拟信号采集系统

Also Published As

Publication number Publication date
CN111049513B (zh) 2023-08-08

Similar Documents

Publication Publication Date Title
CN108494234B (zh) 适用于GaN高速栅驱动电路的浮动电源轨
US7205820B1 (en) Systems and methods for translation of signal levels across voltage domains
CN107147388B (zh) 一种低潜通cmos三态输出电路
CN106656148B (zh) 一种防止电流倒灌的双向io电路
CN111313878A (zh) 一种模拟开关电路
CN108123708B (zh) 一种用于io电路的上拉电路
US7952389B2 (en) Level shift circuit
CN111049513A (zh) 一种带冷备份功能的轨到轨总线保持电路
CN100568725C (zh) 容许断电和过电压的总线保持电路
JP2959449B2 (ja) 出力回路
US20100117690A1 (en) Semiconductor device
CN113395063A (zh) 电平移位电路
US5408145A (en) Low power consumption and high speed NOR gate integrated circuit
KR100703720B1 (ko) 파워 게이팅 회로를 구비한 반도체 집적회로 장치
CN114006614B (zh) 一种基于nmos上拉驱动器的热插拔结构
KR102475620B1 (ko) 반도체 장치
US7663398B1 (en) Circuit and method for high impedance input/output termination in shut off mode and for negative signal swing
CN111179891A (zh) 一种基于蜂鸣器带温度检测的驱动电路
JPH08242162A (ja) 半導体メモリ装置のデータ出力バッファ回路
CN113364448A (zh) 一种栅电压及衬底电压跟随cmos三态门电路
CN113872588B (zh) 一种适用lvds接收级的冷备份和失效保护电路
US11621705B2 (en) Semiconductor integrated circuit device and level shifter circuit
US11770151B2 (en) Signal receiver and signal transceiver
CN111063329A (zh) 一种带温度检测的蜂鸣器驱动电路
WO2008028012A1 (en) Junction field effect transistor input buffer level shifting circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant