CN114006614B - 一种基于nmos上拉驱动器的热插拔结构 - Google Patents

一种基于nmos上拉驱动器的热插拔结构 Download PDF

Info

Publication number
CN114006614B
CN114006614B CN202111294859.4A CN202111294859A CN114006614B CN 114006614 B CN114006614 B CN 114006614B CN 202111294859 A CN202111294859 A CN 202111294859A CN 114006614 B CN114006614 B CN 114006614B
Authority
CN
China
Prior art keywords
nmos tube
nmos
drain
pull
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111294859.4A
Other languages
English (en)
Other versions
CN114006614A (zh
Inventor
喻丹
高国平
于群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN202111294859.4A priority Critical patent/CN114006614B/zh
Publication of CN114006614A publication Critical patent/CN114006614A/zh
Application granted granted Critical
Publication of CN114006614B publication Critical patent/CN114006614B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开一种基于NMOS上拉驱动器的热插拔结构，属于集成电路I/O端口领域，输入端A接反相器INV1的输入端，所述反相器INV1的输出端同时接NMOS管N1的漏端和NMOS管N3的栅端；NMOS管N3的漏端接电源VCC，源端接NMOS管N4的漏端和输出端Y；输入端A接NMOS管N2的漏端和NMOS管N4的栅端，NMOS管N4的漏端接NMOS管N3的源端和输出端Y；输出端Y与电阻R1的一端相连，电阻R1的另一端连接NMOS管N5的漏端，NMOS管N5的源端与NMOS管N6的漏端和NMOS管N7的漏端同时相连，NMOS管N6和NMOS管N7的漏端作为NMOS管N3的衬底电位B。本发明使用隔离NMOS管作为输出级上拉管实现，通过NMOS的衬底浮置结构设计能够实现驱动级的端口热插拔需求，增强了输出级下拉的驱动能力，另外消除了上拉NMOS管的衬底偏置效应。

Description

一种基于NMOS上拉驱动器的热插拔结构
技术领域
本发明涉及集成电路I/O端口技术领域，特别涉及一种基于NMOS上拉驱动器的热插拔结构。
背景技术
随着现代集成电路技术的飞速发展，越来越多的电子产品进入我们的生活中。在系统级应用电路中，与总线相连的缓冲器电路的应用十分广泛，该缓冲器电路往往作为电平转换或者增强信号驱动能力的功能。在大型通信电路系统的实际应用中，这些缓冲器电路往往会考虑实际工作需求，选择进入睡眠或者下电模式。另外的特殊情况是，当该缓冲器电路出现损坏需要更换时，系统电路往往是不允许断电的。这就需要缓冲器电路能够即插即用。所以需要该缓冲器电路具有热插拔的功能，即缓冲器电路在插拔替换，或者电源上电下电状态下，都能够保证不会对总线上的信号产生影响，同时不会出现总线上的信号倒灌到缓冲器芯片内部而出现烧坏电路的情况。
一个典型的CMOS驱动器的输出级由一个PMOS上拉管和一个NMOS下拉管组成。而采用NMOS作为上拉驱动管，能够在器件数量一定的情况下有效增强驱动器的驱动能力，减小了芯片的面积，降低成本。传统数字电路NMOS的衬底与源端相连，可以消除器件的衬底偏置效应。但是当该连接方法的NMOS管作为缓冲器电路的输出级上拉管时，无法满足电路的热插拔功能。当输出端口高电平脉冲时，输出端口通过上拉NMOS管衬底的集成PN结倒灌到电源，从而影响到总线上的信号，甚至产生的浪涌电流会烧坏缓冲器电路。
发明内容
本发明的目的在于提供一种基于NMOS上拉驱动器的热插拔结构，以解决背景技术中的问题。
为解决上述技术问题，本发明提供了一种基于NMOS上拉驱动器的热插拔结构，包括输入端A、输出端Y、NMOS管N1~N7、反相器INV1和电阻R1；
输入端A接反相器INV1的输入端，所述反相器INV1的输出端同时接NMOS管N1的漏端和NMOS管N3的栅端；NMOS管N3的漏端接电源VCC，源端接NMOS管N4的漏端和输出端Y；
输入端A接NMOS管N2的漏端和NMOS管N4的栅端，NMOS管N4的漏端接NMOS管N3的源端和输出端Y；
输出端Y与电阻R1的一端相连，电阻R1的另一端连接NMOS管N5的漏端，NMOS管N5的源端与NMOS管N6的漏端和NMOS管N7的漏端同时相连，NMOS管N6和NMOS管N7的漏端作为NMOS管N3的衬底电位B。
可选的，所述NMOS管N1、NMOS管N2、NMOS管N4、NMOS管N6和NMOS管N7的源端和衬底均连接到GND，所述NMOS管N5的衬底连接到GND。
可选的，所述NMOS管N3为输出级上拉NMOS管；所述NMOS管N4为输出级下拉NMOS管。
在本发明提供的基于NMOS上拉驱动器的热插拔结构中，包括输入端A、输出端Y、NMOS管N1~N7、反相器INV1和电阻R1；输入端A接反相器INV1的输入端，所述反相器INV1的输出端同时接NMOS管N1的漏端和NMOS管N3的栅端；NMOS管N3的漏端接电源VCC，源端接NMOS管N4的漏端和输出端Y；输入端A接NMOS管N2的漏端和NMOS管N4的栅端，NMOS管N4的漏端接NMOS管N3的源端和输出端Y；输出端Y与电阻R1的一端相连，电阻R1的另一端连接NMOS管N5的漏端，NMOS管N5的源端与NMOS管N6的漏端和NMOS管N7的漏端同时相连，NMOS管N6和NMOS管N7的漏端作为NMOS管N3的衬底电位B。本发明使用常规CMOS工艺中的隔离NMOS管作为输出级上拉管实现，通过NMOS的衬底浮置结构设计能够实现驱动级的端口热插拔需求，同时相较于传统结构，增强了输出级下拉的驱动能力，另外消除了上拉NMOS管的衬底偏置效应；另外电路结构器件简单，器件可靠性更高，应用范围广，适用于驱动器芯片设计中。
附图说明
图1是本发明提供的基于NMOS上拉驱动器的热插拔结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种基于NMOS上拉驱动器的热插拔结构作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
本发明提供了一种基于NMOS上拉驱动器的热插拔结构，其结构如图1所示，包括输入端A、输出端Y、NMOS管N1~N7、反相器INV1和电阻R1；输入端A接反相器INV1的输入端，所述反相器INV1的输出端同时接NMOS管N1的漏端和NMOS管N3的栅端；NMOS管N3的漏端接电源VCC，源端接NMOS管N4的漏端和输出端Y；
输入端A接NMOS管N2的漏端和NMOS管N4的栅端，NMOS管N4的漏端接NMOS管N3的源端和输出端Y；
输出端Y与电阻R1的一端相连，电阻R1的另一端连接NMOS管N5的漏端，NMOS管N5的源端与NMOS管N6的漏端和NMOS管N7的漏端同时相连，NMOS管N6和NMOS管N7的漏端作为NMOS管N3的衬底电位B。
所述NMOS管N1、NMOS管N2、NMOS管N4、NMOS管N6和NMOS管N7的源端和衬底均连接到GND，所述NMOS管N5的衬底连接到GND。所述NMOS管N3为输出级上拉NMOS管；所述NMOS管N4为输出级下拉NMOS管。
NMOS管N1、N2、N7的栅端接电位OEE，NMOS管N5的栅端接电位OE，NMOS管N6的栅端接电位A，NMOS管N3的衬底连接电位B。
本发明的工作原理如下：
1、在正常工作时，OE为高电平，OEE为低电平。当输入端A的信号为高电平时，上拉NMOS管N3处于关闭状态，下拉NMOS管N4开启，输出端Y的信号下拉为低电平，同时衬底电位B为低电平；当输入端A的信号为低电平时，NMOS管N3开启，NMOS管N4、NMOS管N6关闭，NMOS管N3的衬底信号B为跟随输出端Y。所以正常工作时，实现了输出级上拉NMOS的衬底电位跟随输出端Y的效果，消除了上拉NMOS的衬底偏置效应。另外输出级下拉时，NMOS管N5和NMOS管N6管打开，增强了下拉的驱动能力。
2、当输出置于高阻态时，即OE为低电平，OEE为高电平，上拉NMOS管N3和下拉NMOS管N4处于关闭状态，NMOS管N7开启、NMOS管N5关闭。NMOS管N3的衬底电位B下拉到GND。实现了输出端口Y与芯片内部的隔离。
3、下电模式时，VCC接GND，OE为低电平，OEE为高电平，上拉NMOS管N3和下拉NMOS管N4处于关闭状态，NMOS管N7开启、NMOS管N5关闭。同样实现输出端口Y与芯片内部的隔离，防止输出端口Y电流倒灌到VCC上。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (1)

1.一种基于NMOS上拉驱动器的热插拔结构，其特征在于，包括输入端A、输出端Y、NMOS管N1~N7、反相器INV1和电阻R1；
输入端A接反相器INV1的输入端，所述反相器INV1的输出端同时接NMOS管N1的漏端和NMOS管N3的栅端；NMOS管N3的漏端接电源VCC，源端接NMOS管N4的漏端和输出端Y；
输入端A接NMOS管N2的漏端和NMOS管N4的栅端，NMOS管N4的漏端接NMOS管N3的源端和输出端Y；
输出端Y与电阻R1的一端相连，电阻R1的另一端连接NMOS管N5的漏端，NMOS管N5的源端与NMOS管N6的漏端和NMOS管N7的漏端同时相连，NMOS管N6和NMOS管N7的漏端作为NMOS管N3的衬底电位B；
所述NMOS管N1、NMOS管N2、NMOS管N4、NMOS管N6和NMOS管N7的源端和衬底均连接到GND，所述NMOS管N5的衬底连接到GND；
所述NMOS管N3为输出级上拉NMOS管；所述NMOS管N4为输出级下拉NMOS管。
CN202111294859.4A 2021-11-03 2021-11-03 一种基于nmos上拉驱动器的热插拔结构 Active CN114006614B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111294859.4A CN114006614B (zh) 2021-11-03 2021-11-03 一种基于nmos上拉驱动器的热插拔结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111294859.4A CN114006614B (zh) 2021-11-03 2021-11-03 一种基于nmos上拉驱动器的热插拔结构

Publications (2)

Publication Number Publication Date
CN114006614A CN114006614A (zh) 2022-02-01
CN114006614B true CN114006614B (zh) 2023-08-15

Family

ID=79926888

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111294859.4A Active CN114006614B (zh) 2021-11-03 2021-11-03 一种基于nmos上拉驱动器的热插拔结构

Country Status (1)

Country Link
CN (1) CN114006614B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114826248B (zh) * 2022-05-05 2023-07-07 中国电子科技集团公司第五十八研究所 一种驱动器使能的热插拔结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101895279A (zh) * 2010-06-24 2010-11-24 成都华微电子科技有限公司 热插拔检测控制电路
CN104333202A (zh) * 2014-11-06 2015-02-04 无锡普雅半导体有限公司 一种调整控制驱动管工作的驱动电路
CN106374909A (zh) * 2016-09-19 2017-02-01 中国电子科技集团公司第五十八研究所 一种带热插拔功能的i/o端口电路结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101895279A (zh) * 2010-06-24 2010-11-24 成都华微电子科技有限公司 热插拔检测控制电路
CN104333202A (zh) * 2014-11-06 2015-02-04 无锡普雅半导体有限公司 一种调整控制驱动管工作的驱动电路
CN106374909A (zh) * 2016-09-19 2017-02-01 中国电子科技集团公司第五十八研究所 一种带热插拔功能的i/o端口电路结构

Also Published As

Publication number Publication date
CN114006614A (zh) 2022-02-01

Similar Documents

Publication Publication Date Title
US5300835A (en) CMOS low power mixed voltage bidirectional I/O buffer
US7205820B1 (en) Systems and methods for translation of signal levels across voltage domains
KR940006965B1 (ko) 출력회로
US10347325B1 (en) DDR4 memory I/O driver
US5973511A (en) Voltage tolerant input/output buffer
US6566932B2 (en) On-chip system with voltage level converting device for preventing leakage current due to voltage level difference
US20090243692A1 (en) Two Voltage Input Level Shifter with Switches for Core Power Off Application
CN114006614B (zh) 一种基于nmos上拉驱动器的热插拔结构
US6937065B2 (en) Level shelter, semiconductor integrated circuit and information processing system
US5450356A (en) Programmable pull-up buffer
KR100210557B1 (ko) 모드 설정용 입력 회로
JP2002185307A (ja) 中継用マクロセル
US6313671B1 (en) Low-power integrated circuit I/O buffer
US20060214685A1 (en) Level conversion circuit
KR100703720B1 (ko) 파워 게이팅 회로를 구비한 반도체 집적회로 장치
US20090167369A1 (en) Lvds output driver
Kim et al. Low-voltage bootstrapped CMOS drivers with efficient conditional bootstrapping
EP0610621A2 (en) Digital logic circuit and method having pull-down and pull-up devices
KR100713907B1 (ko) 반도체 장치의 라인 구동 회로
CN109936359B (zh) 一种低功耗双向数字电平转换电路及芯片
GB2270598A (en) BiCMOS circuit with negative VBE protection
JP2000341109A (ja) ロジックインターフェース回路及び半導体メモリ装置
KR100780597B1 (ko) 입력버퍼
US11621705B2 (en) Semiconductor integrated circuit device and level shifter circuit
US5751178A (en) Apparatus and method for shifting signal levels

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant