CN114826248B - 一种驱动器使能的热插拔结构 - Google Patents

一种驱动器使能的热插拔结构 Download PDF

Info

Publication number
CN114826248B
CN114826248B CN202210479969.6A CN202210479969A CN114826248B CN 114826248 B CN114826248 B CN 114826248B CN 202210479969 A CN202210479969 A CN 202210479969A CN 114826248 B CN114826248 B CN 114826248B
Authority
CN
China
Prior art keywords
gate
nmos tube
nmos
circuit
latch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210479969.6A
Other languages
English (en)
Other versions
CN114826248A (zh
Inventor
喻丹
高国平
于群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN202210479969.6A priority Critical patent/CN114826248B/zh
Publication of CN114826248A publication Critical patent/CN114826248A/zh
Application granted granted Critical
Publication of CN114826248B publication Critical patent/CN114826248B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开一种驱动器使能的热插拔结构，属于集成电路领域，包括NMOS管N1～N3、反相器INV1～INV3、电阻R1、电容C1、上电电路和锁存器；锁存器的第一输入端和所述电阻R1的第一端均接入DE信号，所述电阻R1的第二端同时接NMOS管N1的漏端、NMOS管N2的漏端和反相器INV3的输入端；所述NMOS管N1的栅端接所述锁存器的输出端；所述NMOS管N2的栅端同时接反相器INV2的输出端、锁存器的第二输入端和上电电路的输入端；反相器INV2与反相器INV1串接，反相器INV1的输入端同时接NMOS管N3的漏端和电容C1的第一端，所述电容C1的第二端接VCC；NMOS管N3的栅端接上电电路的输出。在热插拔之初，本发明利用对内部使能的强下拉，维持电路的输出高阻态；电路结构简单，应用范围广，适用于驱动器芯片设计中。

Description

一种驱动器使能的热插拔结构
技术领域
本发明涉及集成电路技术领域，特别涉及一种驱动器使能的热插拔结构。
背景技术
随着电子技术的飞速发展，越来越多的电子产品进入生产生活。电子系统逐渐实现了功能的多样化、模块化。尤其是大型的电子系统中，集成的模块越来越多，功能也越来越复杂。对于这些电子系统的可靠性保障就显得尤为重要。
即插即用设备的出现，成为解决这一难题的方法。设备即插即用，就是当某个模块出现故障，只需要对故障模块进行插拔替换，快速解决问题。模块电路的热插拔使用，就是对总线接口类电路的热插拔功能提出要求。如广泛使用的接口驱动电路，往往起到电平转换、平衡传输、或增强信号驱动能力的作用。这就需要驱动电路能够满足热插拔功能。即电路在插拔替换过程中，不会因为误导通而出现烧坏电路的情况，也不会由于倒灌电流造成主板电源跌落和总线信号异常。
一个典型驱动器的使能端口，往往直接连接芯片内部逻辑电路。在实际应用中，电路单板从主机上热插拔，当电路单板插入主机时，主机已处于稳定工作状态，所有电容均被充满。而待插入的单板是不带电的；当电路单板与主机背板接触，对电路单板进行充电，将从主机吸入较大的瞬态电流。该过程产生的浪涌电流会造成使能端口出现不确定的状态，可能导致输出端口错误打开，导致浪涌电流流过电路从而烧毁电路。
发明内容
本发明的目的在于提供一种驱动器使能的热插拔结构，以解决背景技术中的问题。
为解决上述技术问题，本发明提供了一种驱动器使能的热插拔结构，包括NMOS管N1～N3、反相器INV1～INV3、电阻R1、电容C1、上电电路和锁存器；
所述锁存器的第一输入端和所述电阻R1的第一端均接入DE信号，所述电阻R1的第二端同时接NMOS管N1的漏端、NMOS管N2的漏端和反相器INV3的输入端；
所述NMOS管N1的栅端接所述锁存器的输出端；所述NMOS管N2的栅端同时接反相器INV2的输出端、所述锁存器的第二输入端和所述上电电路的输入端；反相器INV2与反相器INV1串接，反相器INV1的输入端同时接NMOS管N3的漏端和电容C1的第一端，所述电容C1的第二端接VCC；NMOS管N3的栅端接上电电路的输出；
所述反相器INV3的输出端接后端逻辑部分。
在发明的一种实施方式中，所述上电电路包括NMOS管N4～N6、PMOS管P1～P2；PMOS管P1的源端和衬底均接VCC，栅端接GND，漏端接NMOS管N4的漏端；NMOS管N4的栅端与自身漏端相连，源端作为所述上电电路输出，同时连接NMOS管N5的漏端、NMOS管N6的栅端和PMOS管P2的漏端；
NMOS管N5的栅端和PMOS管P2的栅端相连作为所述上电电路的输入端，所述上电电路的输入端同时与NMOS管N2的栅端、反相器INV2的输出端和所述锁存器的第二输入端相连；NMOS管N5的源端与NMOS管N6漏端相连；PMOS管P2的源端和衬底均接VCC；NMOS管N6的源端接地GND。
在发明的一种实施方式中，所述NMOS管N4～N6、PMOS管P1～P2的衬底均分别和自身源端相连。
在发明的一种实施方式中，所述锁存器包括或非门NOR1和NOR2，或非门NOR1的一个输入端连接NMOS管N2的栅端，另一个输入端连接或非门NOR2的输出端；或非门NOR2的一个输入端连接DE信号，另一个输入端连接或非门NOR1的输出端；所述或非门NOR2的输出端作为所述锁存器整体的输出端，与所述NMOS管N1的栅端相连。
在发明的一种实施方式中，所述NMOS管N1～N3的源端分别和自身的衬底共同接地GND。
在本发明提供的驱动器使能的热插拔结构，能够实现使能端口热插拔，结合上电电路，在热插拔之初，利用对内部使能的强下拉，维持电路的输出高阻态；另外本发明的电路结构简单，应用范围广，适用于驱动器芯片设计中。
附图说明
图1是本发明提供的一种驱动器使能的热插拔结构示意图；
图2是本发明提供的驱动器使能的热插拔结构中上电电路结构示意图；
图3是本发明提供的驱动器使能的热插拔结构中锁存器结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种驱动器使能的热插拔结构作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明提供了一种驱动器使能的热插拔结构，其结构如图1所示，包括DE信号、输出端DEE、NMOS管N1～N3、反相器INV1～INV3、电阻R1、电容C1、上电电路和锁存器；
DE信号同时接入所述锁存器的第一输入端和电阻R1的第一端；所述电阻R1的第二端同时接NMOS管N1的漏端、NMOS管N2的漏端和反相器INV3的输入端；所述反相器INV3的输出端即为DEE，接后端逻辑部分。NMOS管N1的栅端接所述锁存器的输出端，此处记为c信号；NMOS管N2的栅端同时接反相器INV2的输出端、所述锁存器的第二输入端和所述上电电路的输入端，此处记为b信号。反相器INV2与反相器INV1串接，反相器INV1的输入端同时接NMOS管N3的漏端和电容C1的第一端，所述电容C1的第二端接VCC；NMOS管N3的栅端接上电电路的输出，此处记为a信号。NMOS管N1～N3的源端分别和自身的衬底共同接地GND。
所述上电电路参考图2，上电电路包括NMOS管N4～N6、PMOS管P1～P2。PMOS管P1的源端和衬底均接VCC，栅端接GND，漏端接NMOS管N4的漏端；NMOS管N4的栅端与自身漏端相连，源端作为所述上电电路输出，同时连接NMOS管N5的漏端、NMOS管N6的栅端和PMOS管P2的漏端；NMOS管N5的栅端和PMOS管P2的栅端相连作为所述上电电路的输入端，所述上电电路的输入端同时与NMOS管N2的栅端、反相器INV2的输出端和所述锁存器的第二输入端相连；NMOS管N5的源端与NMOS管N6漏端相连。PMOS管P2的栅端接NMOS管N5的栅端，源端和衬底均接VCC。该上电电路中NMOS管N4～N6、PMOS管P1～P2的衬底均分别和自身源端相连。
所述锁存器如图3所示，包括或非门NOR1和NOR2，或非门NOR1的一个输入端连接NMOS管N2栅端的b信号，另一个输入端连接或非门NOR2的输出端；或非门NOR2的一个输入端连接DE信号，另一个输入端连接或非门NOR1的输出端；所述或非门NOR2的输出端作为所述锁存器整体的输出端。
本发明的工作原理如下：
1、在热插拔过程中VCC快速上电，通过电容C1耦合NMOS管N3的漏端为高电平，所以此时b信号为高电平，打开NMOS管N2。此时高阻态的DE信号可能受到浪涌电流的干扰，出现不确定状态，开启的NMOS管N2可以将内部使能DEIN下拉到低电平，输出端DEE为高电平，维持驱动器输出高阻态。同时高阻态的DE信号经过电阻R1受到NMOS管N2的下拉，使DE信号也是低电平。所以此时锁存器输出为高电平，打开NMOS管N1，NMOS管N1也起到对内部DEIN的下拉作用。
2、从上电电路分析，上电电路输入b信号是高电平，NMOS管N5打开，PMOS管P1常开。PMOS管P1、NMOS管N4、NMOS管N5、NMOS管N6的分压产生的a信号使得NMOS管N3开启，并有下拉电流。经过时间T后，电容C1中电荷被下拉到使得NMOS管N3的漏端电位为低电平电位，b信号翻转为低电平，关闭NMOS管N2。同时关闭NMOS管N5，打开PMOS管P2，a信号为VCC，对NMOS管N3强下拉，维持NMOS管N3漏端保持低电平。
3、热插拔结束后，即时间T之后，此时DE信号为高阻态，锁存器输出的c信号仍然为高电平，NMOS管N1保持打开。当高阻态的DE信号受到外部信号耦合干扰的时候，NMOS管N1能够保持DEIN为低电平，电路输出高阻态。当DE信号开始正常上电大于锁存器的翻转电位，c信号为低电平，关闭NMOS管N1，内部使能DEIN开始跟随DE信号，驱动器使能放开，驱动器正常工作。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (5)

1.一种驱动器使能的热插拔结构，其特征在于，包括NMOS管N1～N3、反相器INV1～INV3、电阻R1、电容C1、上电电路和锁存器；
所述锁存器的第一输入端和所述电阻R1的第一端均接入DE信号，所述电阻R1的第二端同时接NMOS管N1的漏端、NMOS管N2的漏端和反相器INV3的输入端；
所述NMOS管N1的栅端接所述锁存器的输出端；所述NMOS管N2的栅端同时接反相器INV2的输出端、所述锁存器的第二输入端和所述上电电路的输入端；反相器INV2与反相器INV1串接，反相器INV1的输入端同时接NMOS管N3的漏端和电容C1的第一端，所述电容C1的第二端接VCC；NMOS管N3的栅端接上电电路的输出；
所述反相器INV3的输出端接后端逻辑部分。
2.如权利要求1所述的驱动器使能的热插拔结构，其特征在于，所述上电电路包括NMOS管N4～N6、PMOS管P1～P2；PMOS管P1的源端和衬底均接VCC，栅端接GND，漏端接NMOS管N4的漏端；NMOS管N4的栅端与自身漏端相连，源端作为所述上电电路输出，同时连接NMOS管N5的漏端、NMOS管N6的栅端和PMOS管P2的漏端；
NMOS管N5的栅端和PMOS管P2的栅端相连作为所述上电电路的输入端，所述上电电路的输入端同时与NMOS管N2的栅端、反相器INV2的输出端和所述锁存器的第二输入端相连；NMOS管N5的源端与NMOS管N6漏端相连；PMOS管P2的源端和衬底均接VCC；NMOS管N6的源端接地GND。
3.如权利要求2所述的驱动器使能的热插拔结构，其特征在于，所述NMOS管N4～N6、PMOS管P1～P2的衬底均分别和自身源端相连。
4.如权利要求1所述的驱动器使能的热插拔结构，其特征在于，所述锁存器包括或非门NOR1和NOR2，或非门NOR1的一个输入端连接NMOS管N2的栅端，另一个输入端连接或非门NOR2的输出端；或非门NOR2的一个输入端连接DE信号，另一个输入端连接或非门NOR1的输出端；所述或非门NOR2的输出端作为所述锁存器整体的输出端，与所述NMOS管N1的栅端相连。
5.如权利要求1所述的驱动器使能的热插拔结构，其特征在于，所述NMOS管N1～N3的源端分别和自身的衬底共同接地GND。
CN202210479969.6A 2022-05-05 2022-05-05 一种驱动器使能的热插拔结构 Active CN114826248B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210479969.6A CN114826248B (zh) 2022-05-05 2022-05-05 一种驱动器使能的热插拔结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210479969.6A CN114826248B (zh) 2022-05-05 2022-05-05 一种驱动器使能的热插拔结构

Publications (2)

Publication Number Publication Date
CN114826248A CN114826248A (zh) 2022-07-29
CN114826248B true CN114826248B (zh) 2023-07-07

Family

ID=82511817

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210479969.6A Active CN114826248B (zh) 2022-05-05 2022-05-05 一种驱动器使能的热插拔结构

Country Status (1)

Country Link
CN (1) CN114826248B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6625681B1 (en) * 1999-03-29 2003-09-23 Hewlett-Packard Development Company, L.P. State activated one shot with extended pulse timing for hot-swap applications
CN106374909A (zh) * 2016-09-19 2017-02-01 中国电子科技集团公司第五十八研究所 一种带热插拔功能的i/o端口电路结构
CN112332811A (zh) * 2020-11-27 2021-02-05 温州大学 一种同步信号发生电路
CN113363955A (zh) * 2021-05-30 2021-09-07 西北工业大学 一种can总线测控模块的热插拔接口电路
CN114006614A (zh) * 2021-11-03 2022-02-01 中国电子科技集团公司第五十八研究所 一种基于nmos上拉驱动器的热插拔结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6625681B1 (en) * 1999-03-29 2003-09-23 Hewlett-Packard Development Company, L.P. State activated one shot with extended pulse timing for hot-swap applications
CN106374909A (zh) * 2016-09-19 2017-02-01 中国电子科技集团公司第五十八研究所 一种带热插拔功能的i/o端口电路结构
CN112332811A (zh) * 2020-11-27 2021-02-05 温州大学 一种同步信号发生电路
CN113363955A (zh) * 2021-05-30 2021-09-07 西北工业大学 一种can总线测控模块的热插拔接口电路
CN114006614A (zh) * 2021-11-03 2022-02-01 中国电子科技集团公司第五十八研究所 一种基于nmos上拉驱动器的热插拔结构

Also Published As

Publication number Publication date
CN114826248A (zh) 2022-07-29

Similar Documents

Publication Publication Date Title
KR950002077B1 (ko) 출력 전압 레벨을 임시로 시프트하는 고속 출력 버퍼 장치
CN112311383A (zh) 实现电源监控高效低功耗的电路及工作方法
CN101753129B (zh) 可承受高电压的输出缓冲器
US6320441B1 (en) I/O tranceiver having a pulsed latch receiver circuit
US20140285237A1 (en) Tri-state driver circuits having automatic high-impedance enabling
CN107147380B (zh) 一种同步控制电路及包含该电路的多芯片级联电路
CN114826248B (zh) 一种驱动器使能的热插拔结构
CN114006614B (zh) 一种基于nmos上拉驱动器的热插拔结构
CN116243148B (zh) 一种针对芯片i3c协议的调试和验证架构
US7449924B2 (en) Latch-based serial port output buffer
US7359995B2 (en) Peripheral device connection current compensation circuit
CN109104182B (zh) 一种快速低功耗单端接口
CN209676211U (zh) 具有掉电锁存功能的电平转换电路
US5463335A (en) Power up detection circuits
US10536147B1 (en) Level shifter
CN209267548U (zh) 一种快速低功耗单端接口
CN109684762B (zh) 芯片及其引脚的设置电路
CN116208144A (zh) 一种通用输入输出接口电路及片上系统
CN105446239A (zh) 一种适用于大电流控制驱动的8位串并转换驱动芯片
CN219609629U (zh) 一种根据lvds连接器启停lvds转接芯片的电路
CN219980806U (zh) 一种面向tf卡的信号电平动态切换电路及相应的电子设备
JPH023177A (ja) 半導体集積回路
CN220947579U (zh) 休眠唤醒电路及汽车、车载电子设备
CN219436662U (zh) 电源监测电路、电源管理系统和存储主控芯片
TWI740632B (zh) 電腦裝置及電源閘控電路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant