CN219436662U

CN219436662U - 电源监测电路、电源管理系统和存储主控芯片

Info

Publication number: CN219436662U
Application number: CN202223312009.5U
Authority: CN
Inventors: 何先顺; 张如宏; 陈向兵; 胡来胜; 张辉
Original assignee: Shenzhen Sandi Yixin Electronics Co ltd
Current assignee: Shenzhen Sandi Yixin Electronics Co ltd
Priority date: 2022-12-09
Filing date: 2022-12-09
Publication date: 2023-07-28
Anticipated expiration: 2032-12-09

Abstract

本申请涉及电源监测技术领域，尤其涉及一种电源监测电路、电源管理系统和存储主控芯片。其中电源监测电路包括：电位保持单元、电压跟随单元、第一反向单元和第二反向单元，当监测的电源电压高于开启电压时，因所述电压跟随单元输出高电平信号，令所述第二反向单元输出与所述第一反向单元相反的高电平信号使系统模块启动；当监测的电源电压低于开启电压时，因所述电压跟随单元输出低电平信号，令所述第二反向单元输出与所述第一反向单元相反的低电平信号使系统模块关闭，从而在电源电压下降时，能关闭系统模块，使存储主控芯片在电源电压下降时还能运转，而在电源电压高于开启电压时，使系统模块启动，确保存储主控芯片能够稳定地工作。

Description

电源监测电路、电源管理系统和存储主控芯片

技术领域

本申请涉及供电电路技术领域，尤其涉及电源监测电路、电源管理系统和存储主控芯片。

背景技术

对于主控芯片而言，系统模块(如电源模块、DMA模块、PHY模块等)作为主控芯片的架构单元，系统模块的正常运行是保证主控芯片能够稳定工作的重要前提。

为了确保系统模块启动运行时能够进入“最佳工作状态”，需要对输入至系统模块的电源电压进行实时监测，以防止在电源电压低于最低工作电压的情况下，系统模块还在运行，进而导致主控芯片无法正常运作。

实用新型内容

为解决或部分解决相关技术中存在的问题，本申请提供一种电源监测电路、电源管理系统和存储主控芯片，能对电源监测电路进行实时监测，保证存储主控芯片能够正常运作。

本申请的第一方面提供了一种电源监测电路，包括：

电位保持单元，所述电位保持单元的输入端连接所述电源供应端，用于输入电源电压；

电压跟随单元，所述电压跟随单元的第一输入端连接所述电源供应端，所述电压跟随单元的第二输入端与所述电位保持单元的输出端连接；

第一反向单元，所述第一反向单元的第一输入端连接所述电源供应端，所述第一反向单元的第二输入端与所述电压跟随单元的输出端连接；

第二反向单元，所述第二反向单元的第一输入端连接所述电源供应端，所述第二反向单元的第二输入端与所述第一反向单元的输出端连接，所述第二反向单元的输出端用于连接系统模块的使能端；

其中，当监测的电源电压高于开启电压时，因所述电压跟随单元输出高电平信号，令所述第二反向单元输出与所述第一反向单元相反的高电平信号使系统模块启动；当监测的电源电压低于开启电压时，因所述电压跟随单元输出低电平信号，令所述第二反向单元输出与所述第一反向单元相反的低电平信号使系统模块关闭。

进一步地，所述电位保持单元包括第一PMOS管和第一NMOS管，所述第一PMOS管的源极与所述电源供应端连接，所述第一PMOS管的栅极分别与所述第一PMOS管的漏极和所述第一NMOS管的栅极连接，所述第一NMOS管的漏极与所述电压跟随单元的第二输入端连接，所述第一NMOS管的源极接地。

进一步地，所述电压跟随单元包括第二PMOS管和电阻，所述第二PMOS管的源极与所述电源供应端连接，所述第二PMOS管的栅极连接所述第一NMOS管的漏极，所述第二PMOS管的漏极与所述第一反向单元的第二输入端连接，也通过所述电阻接地。

进一步地，所述电阻为固定电阻或可调电阻。

进一步地，所述第一反向单元包括第三PMOS管和第二NMOS管，所述第三PMOS管的源极与所述电源供应端连接，所述第三PMOS管的栅极分别与所述第二PMOS管的漏极、所述电阻的一端和所述第二NMOS管的栅极连接，所述第三PMOS管的漏极与所述第二NMOS管的漏极和所述系统模块的使能端连接，所述第二NMOS管的源极接地。

进一步地，所述第二反向单元包括第四PMOS管和第三NMOS管，所述第四PMOS管的源极与所述电源供应端连接，所述第四PMOS管的栅极分别与所述第三PMOS管的漏极、所述第二NMOS管的漏极和所述第三NMOS管的栅极连接，所述第四PMOS管的漏极与所述第三NMOS管的漏极连接，所述第三NMOS管的源极接地。

进一步地，还包括：

迟滞单元，所述迟滞单元的一端与所述第一反向单元的输出端连接，所述迟滞单元的另一端与所述第二反向单元的输出端连接，其中，当监测的电源电压低于最低开启电压时，因所述电压跟随单元输出低电平信号，令所述第二反向单元输出与所述第一反向单元相反的低电平信号使系统模块关闭，延迟所述第二反向单元的电平翻转时间，实现施密特迟滞窗口。

进一步地，所述迟滞单元包括第四NMOS管，所述第四NMOS管的栅极连接第二反向单元的输出端，所述第四NMOS管的漏极连接所述第一反向单元的输出端和第二反向单元的第二输入端，所述第四NMOS管的源极接地

本申请的第二方面提供了一种电源管理系统，包括上述的电源监测电路。

本申请的第三方面提供了一种存储主控芯片，包括上述的电源管理系统。

本申请的技术方案，包括：包括：电位保持单元、电压跟随单元、第一反向单元和第二反向单元，当监测的电源电压高于开启电压时，因所述电压跟随单元输出高电平信号，令所述第二反向单元输出与所述第一反向单元相反的高电平信号使系统模块启动；当监测的电源电压低于开启电压时，因所述电压跟随单元输出低电平信号，令所述第二反向单元输出与所述第一反向单元相反的低电平信号使系统模块关闭，从而在电源电压下降时，能关闭系统模块，使存储主控芯片在电源电压下降时还能运转，而在电源电压高于开启电压时，使系统模块启动，确保存储主控芯片能够稳定地工作。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。

附图说明

通过结合附图对本申请示例性实施方式进行更详细地描述，本申请的上述以及其它目的、特征和优势将变得更加明显，其中，在本申请示例性实施方式中，相同的参考标号通常代表相同部件。

图1是本申请实施例示出的电源监测电路的框图。

图2是本申请实施例示出的电源监测电路的电路原理。

图3是本申请实施例示出的电源监测电路中电源电压、输出电压随时间的变化示意图。

附图标记说明：

电位保持单元11、电压跟随单元12、第一反向单元13、第二反向单元14、迟滞单元15、第一PMOS管P1、第一NMOS管N1、第二PMOS管P2、电阻R1、第三PMOS管P3、第二NMOS管N2、第四PMOS管P4、第三NMOS管N3、第四NMOS管N4。

具体实施方式

下面将参照附图更详细地描述本申请的实施方式。虽然附图中显示了本申请的实施方式，然而应该理解，可以以各种形式实现本申请而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了使本申请更加透彻和完整，并且能够将本申请的范围完整地传达给本领域的技术人员。

应当理解，尽管在本申请可能采用术语“第一”、“第二”、“第三”等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

相关技术中，由于没有相关电源监测电路存储主控芯片的系统模块的电源进行控制，当电源电压下降时，存储主控芯片的系统模块可能仍处于工作状态，这会使存储主控芯片无法正常运作，因此需要提供一种电源监测电路来对电源电压进行监测，对系统模块是否上电工作进行控制。

因此，针对上述技术问题，本申请提供了一种电源监测电路，能够监测电源电压，在电源电压高于开启电压时，使系统模块启动，在电源电压低于开启电压时，使系统模块关闭，从而使存储主控芯片正常运转。

以下结合附图详细说明本申请实施例的技术方案。

请参阅图1，其为本申请实施例示出的电源监测电路的框图。如图1所示，本申请的电源监测电路包括：电位保持单元11、电压跟随单元12、第一反向单元13和第二反向单元14，其中，电位保持单元11的输入端连接电源供应端(电源供应端用于输入电源电压VDD，下同)，用于输入电源电压VDD。该电位保持单元11能够长期保持电压跟随单元12第二输入端的电位，如：保持电压跟随单元12第二输入端为0电位的状态。

电压跟随单元12的第一输入端连接电源供应端，电压跟随单元12的第二输入端与电位保持单元11的输出端连接，电压跟随单元12的输出端连接第一反向单元13，电压跟随单元12能够跟随电源电压VDD变化而变化，如电源电压VDD降低时，电压跟随单元12的电压随之降低，反之，电源电压VDD升高时，电压跟随单元12的电压随之升高。

第一反向单元13的第一输入端连接电源供应端，第一反向单元13的第二输入端与电压跟随单元12的输出端连接，第一反向单元13用于输出与电压跟随单元12相反的电平信号，即电压跟随单元12输出高电平时，第一反向单输出低电平；反之，电压跟随单元12输出低电平时，第一反向单输出高电平。

第二反向单元14的第一输入端连接电源供应端，第二反向单元14的第二输入端与第一反向单元13的输出端连接，第二反向单元14的输出端用于连接系统模块的使能端，第二反向单元14输出与第一反向单元13相反的电平来控制系统模块是否上电开启工作。

本实施例中，系统模块可以是电源模块、DMA模块、PHY模块等需要电源才能启动的模块。当监测的电源电压VDD高于开启电压(如1.5V)时，因电压跟随单元12输出高电平信号，令第二反向单元14输出与第一反向单元13相反的高电平信号使系统模块启动；当监测的电源电压VDD低于开启电压时，因电压跟随单元12输出低电平信号，令第二反向单元14输出与第一反向单元13相反的低电平信号使系统模块关闭，从而在电源电压VDD下降时，能关闭系统模块，保证存储主控芯片能够正常运作，而在电源电压VDD高于开启电压时，使系统模块启动，确保存储主控芯片能够稳定地工作。

请参阅图2，其为本申请实施例示出的电源监测电路的电路原理。在一实施例中，电位保持单元11包括第一PMOS管P1和第一NMOS管N1，第一PMOS管P1的源极与电源供应端连接，第一PMOS管P1的栅极分别与第一PMOS管P1的漏极和第一NMOS管N1的栅极连接，第一NMOS管N1的漏极与电压跟随单元12的第二输入端连接，第一NMOS管N1的源极接地。

本实施例中，第一PMOS管P1的源极为电位保持单元11的输入端，其与电源供应端连接，且本实施例将第一PMOS管P1的栅极与第一PMOS管P1的漏极连接，使第一PMOS管P1等效成一个电阻，第一NMOS管N1为开关管，当电位保持单元11启动工作时，由于第一PMOS管P1等效成电阻，此时第一NMOS管N1的栅极为高电平，使第一NMOS管N1导通。

本实用新型通过PMOS管的二极管接法来等效一个电阻的方式，相比直接使用电阻(因电阻占用芯片基板面积大、且电阻功耗大)的方式，其占用芯片基板面积更小，有利于芯片产品微型化，而且其功耗也降低。

请参阅图1和图2，进一步地，在一实施例中，电压跟随单元12包括第二PMOS管P2和电阻R1，其中，第二PMOS管P2的源极为电压跟随单元12的第一输入端，第二PMOS管P2的栅极为电压跟随单元12的第二输入端，第二PMOS管P2的漏极为电压跟随单元12的输出端。

第二PMOS管P2的源极与电源供应端连接，第二PMOS管P2的栅极连接第一NMOS管N1的漏极，第二PMOS管P2的漏极与第一反向单元13的第二输入端连接，也通过电阻R1接地。由于第一NMOS管N1导通后，会将第二PMOS管P2的栅极电位拉低，长期保持在0电位的状态，此时第二PMOS管P2的栅极电位长期保持在0电位状态，能够使得图2中的A点电位跟随着电源电压VDD的变化而变化，不会受到第二PMOS管P2的栅极电位的影响，为第一、第二反向单元13、14的正常工作打下基础。

请参阅图2，进一步地，在一可选的实施例中，第一反向单元13包括第三PMOS管P3和第二NMOS管N2，其中，第三PMOS管P3的源极为第一反向单元13的第一输入端，其连接电源供应端，第三PMOS管P3的栅极为第一反向单元13的第二输入端，第三PMOS管P3的漏极为第一反向单元13的输出端。

第三PMOS管P3的源极与电源供应端连接，用于输入电源电压VDD，第三PMOS管P3的栅极分别与第二PMOS管P2的漏极、电阻R1的一端和第二NMOS管N2的栅极连接，第三PMOS管P3的漏极与第二NMOS管N2的漏极和系统模块的使能端连接，第二NMOS管N2的源极接地，在电路工作时，第三PMOS管P3和第二NMOS管N2中的一个导通，另一个截止。

当第三PMOS管P3导通、而第二NMOS管N2截止时，此时由于电源电压VDD流向图2中的B点，使得B点电位被拉高，此时为高电平输出；当第三PMOS管P3截止、而第二NMOS管N2导通时，由于图2中的B点接入地，B点的电位被拉低，此时为B点电位为低电平输出。

请参阅图1和图2，进一步地，在一可选的实施例中，第二反向单元14包括第四PMOS管P4和第三NMOS管N3，第四PMOS管P4的源极为第二反向单元14的第一输入端，其连接电源供应端，第四PMOS管P4的栅极为第二反向单元14的第二输入端，第四PMOS管P4的漏极为第二反向单元14的输出端。

第四PMOS管P4的源极与电源供应端连接，第四PMOS管P4的栅极分别与第三PMOS管P3的漏极、第二NMOS管N2的漏极和第三NMOS管N3的栅极连接，第四PMOS管P4的漏极与第三NMOS管N3的漏极连接，第三NMOS管N3的源极接地。在电路工作时，第四PMOS管P4和第三NMOS管N3中的一个导通，另一个截止。

当第四PMOS管P4导通、而第三NMOS管N3截止时，此时由于电源电压VDD流向图2中的C点，使得C点电位被拉高，此时为高电平输出；当第四PMOS管P4截止、而第三NMOS管N3导通时，由于图2中的C点接入地，C点的电位被拉低，此时为C点电位为低电平输出，最终使第二反向单元14输出的电平与第一反向单元13相反。

为更好地理解本实用新型的电源监测电路，以下结合图1和图2，以开启电压为1.5V为应用实施例对电源监测电路的工作方式进行详细说明：

假设电源电压VDD为1.5V，即当电源电压VDD大于或者等于1.5V时，电源监测电路的输出端Vout输出高电平信号至系统模块的使能端中，使系统模块启动工作；当电源电压VDD低于1.5V时，电源监测电路的输出端Vout输出低电平信号至系统模块的使能端中，使系统模块停止工作。

具体地，当电源电压VDD大于或者等于1.5V时，第一NMOS管N1导通，此时第二PMOS管P2也导通，但因电阻R1的存在，图2中A点的电位为高电平(A点的电压受到电阻R1的阻值大小和电源电压VDD大小的影响)，促使第一反向单元13中的第三PMOS管P3截止、第二NMOS管N2导通，使B点电位被拉低，由于B点电位被拉低，使得第二反向单元14的第四PMOS管P4导通、第三NMOS管N3截止，使C点电位因接入电源电压VDD被拉高，而C点即为电源监测电路的输出端Vout，也即电源监测电路的输出端Vout输出高电平信号至系统模块的使能端中，使系统模块启动工作。

当电源电压VDD低于于1.5V时，由于第一PMOS管P1等效为一个电阻，此时第一NMOS管N1仍然导通，使第二PMOS管P2还是会导通，但由于电源电压VDD的电压下降了，电阻R1的分压也下降了，此时A点的电位为低电平，促使第一反向单元13中的第三PMOS管P3导通、第二NMOS管N2截止，虽然电源电压VDD整体是下降的，但B点因未接入地其电位被拉高，由于B点电位被拉高，使得第二反向单元14的第四PMOS管P4截止，第三NMOS管N3导通，C点电位因接入地被拉低，此时为低电平，即电源监测电路的输出端Vout输出低电平信号至系统模块的使能端中，使系统模块停止工作。

通过上述工作方式，电源监测电路能够根据当前电源电压VDD的大小来使得电源监测电路的输出端Vout在“高电平”与“低电平”之间来回切换，进而控制系统模块进行上电模式还是掉电模式。

本申请仅仅用到一个电阻，其余元器件均是MOS管，MOS管占用芯片基板的面积大大小于电阻的面积，从而能够大大降低电源监测电路的面积占用比，极大程度降低了电源监测电路的整体功耗。同时电路结构简单，使得电源监测电路的电路逻辑控制能够变得更加简单，能够很好地保证电源监测电路的整体稳定性。

应当说明的是，本实用新型的电源监测电路不仅可用于电源电压VDD为1.5V的电路中，在实际使用时，其电源电压VDD也可以是3.3V、4.2V、5V、15V等。在不同的电源电压VDD，不同阻值的电阻R1，会使图2中的A点得到不同的电压，因此，可根据实际情况设置电阻R1的阻值。

需要说明的是，实际情况中，输入至系统模块的电源电压VDD会受到各种因素的影响，电源电压VDD会发生持续上升或者持续下降的情况，而各系统模块都有对应的额定工作电压(即开启电压)和最低工作电压，其中，额定工作电压是指系统模块的最佳工作电压，最低工作电压是指系统模块最低的工作电压。

进一步地，当输入至系统模块的电源电压VDD上升至等于额定工作电压时，就应该马上提示系统模块启动工作，以此让系统模块进入最佳的“工作状态”，而当输入至系统模块的电源电压VDD下降至低于额定工作电压，但不等于其最低工作电压时，此时依旧可以让系统模块工作，只是在当前条件下，系统模块并非“最佳工作状态”，有且仅有电源电压VDD下降至等于最低工作电压时，才应该马上使系统模块停止工作。

因此，在具体实施时，当电源电压VDD上升至大于或者等于1.5V时，电源监测电路的输出端Vout马上输出高电平信号至系统模块中，使系统模块启动；当电源电压VDD下降至小于1.5V时，电源监测电路的输出端Vout马上输出低电平信号至系统模块。此方式对于启动系统模块而言，没有任何问题，但对于停止系统模块而言，上述方式就存在一定局限性，因为一旦电源电压VDD小于1.5V，马上就让系统模块停止工作了，存储主控芯片的工作也可能受到限制，但实际情况中，在电源电压VDD大于1.2V时，系统模块还可工作，因此实际情况可在电源电压VDD低于1.2V时才停止工作。

因此在实际应用时，假定系统模块的额定工作电压为1.5V～2.5V，而系统模块的最低工作电压为1.2V，因此在1.2V～1.5V这个区间，系统模块还是可以启动工作的，只是并非“最佳工作状态”，此时可使系统模块继续工作，可确保存储主控芯片稳定工作。

在进一步地实施例中在电压慢慢下降的过程中，给与系统模块一个缓冲时间，请参阅图1和图2，本实用新型的电源监测电路还包括：迟滞单元15，迟滞单元15的一端与第一反向单元13的输出端连接，迟滞单元15的另一端与第二反向单元14的输出端连接，其中，当监测的电源电压VDD低于最低开启电压时，因电压跟随单元12输出低电平信号，令第二反向单元14输出与第一反向单元13相反的低电平信号使系统模块关闭，延迟第二反向单元14的电平翻转时间，实现施密特迟滞窗口。

本实用例中，最低开启电压(如1.2V)小于开启电压(如1.5V)。可选地，迟滞单元15包括第四NMOS管N4，第四NMOS管N4的栅极连接第二反向单元14的输出端，第四NMOS管N4的漏极连接第一反向单元13的输出端和第二反向单元14的第二输入端，第四NMOS管N4的源极接地。

因加载在NMOS管的栅极电压大小决定了其导通时间的快慢，NMOS管的栅极电压越大，导通越快，反之就越慢。如上，在电源电压VDD大于或等于开启电压1.5V时，电源监测电路的输出端Vout输出高电平，此时第四NMOS管N4导通，输出高电平信号促使系统模块启动工作。当电源电压VDD在慢慢下降时，此时由于第四NMOS管N4导通使B点接入了地，B点电位会被拉低一点，会延迟第二反向单元14中第三NMOS管N3的导通时间，即延迟了输出端Vout的翻转时间，本实用新型通过仅增加一颗NMOS管，就能够实现施密特迟滞窗口，也能够大大缩减电路监测电路的面积占用比，降低功耗、成本。

应当说明的是，上述的MOS管也可采用其它类型的开关器件，如PNP三极管、NPN三极管等，本实用新型对开关管的类型不作限制。

为了更好的理解本实用新型的电源监测电路的迟滞单元15，以下结合图2和图3，对电源监测电路作进一步说明：

图3中的a表示电源电压VDD与时间t的变化图；图3中的b表示输出端Vout与时间t的变化图，本申请中设定电压大于或者等于0.5V认定为高电平，小于0.5V认定为低电平。

当电源电压VDD大于或者等于1.5V时，各单元的输出电平如上所述，此处不再赘述。从图3可知，当电源电压VDD上升到1.5V这个点时，电源监测电路的输出端Vout在对应的时间点t₁输出0.5V的电压，随后跟随着电源VDD慢慢上升，使得输出端Vout输出高电平信号。

当电源电压VDD下降至1.5V以下，但在1.2V以上时，即对应b中t_N-1至t_N+1这个区间，t_N-1至t_N+1这个区间对应有两条线，其中实线对应的是没有配置第四NMOS管N4的情况，虚线对应的是配置了第四NMOS管N4的情况。

当没有增加第四NMOS管N4时，由于电源电压VDD在慢慢下降，当电源电压VDD下降至1.5V以下，且在1.2V以上时，输出端Vout在对应的时间点t_N输出低于0.5V的电压，使得输出端Vout输出低电平信号。

当增加了第四NMOS管N4时，由于电源电压VDD在慢慢下降，当电源电压VDD下降至1.5V以下，且1.2V以上时，输出端Vout在对应的时间点t_N输出依旧是高于0.5V的电压，使得输出端Vout依旧输出高电平信号。只有当电源电压VDD下降至1.2V以下时，输出端Vout在对应的时间点t_N+1输出低于0.5V的电压，使得输出端Vout输出低电平信号。这是因为第四NMOS管N4的存在，当电源电压VDD在慢慢下降时，此时图2中的B点电位由于是高电平，促使第四NMOS管N4导通，此时由于B点接入了地，B点电位会被拉低一点，延迟了第二反向单元14中第三NMOS管N3的导通时间，即延迟了输出端Vout的翻转时间，延迟时间△t＝t_N+1-t_N。

因此，本实用新型由于加入了第四NMOS管N4，能够让电源电压VDD在慢慢下降至1.2V之前，一方面能够给予系统模块一定的缓冲时间，给系统模块在正式停止工作时一定的反应处理时间，另一方面，实际情况中，可能会出现电源电压VDD下降至1.5V以下，1.2V以上后，就不发生下降的情况，若此时强行将功能单元停止，也会对存储主控芯片的其他系统模块造成影响(因为存储主控芯片的各功能单元可能涉及到联动，如主控芯片的电源模块停止功能后，存储模块也无法工作)。

另外，本申请的1.5V、1.2V、2.5V、0.5V只是举例说明，第二反向单元14的翻转电压受到第四MOS管的尺寸大小、导通电阻等参数影响，可灵活选用。

进一步地，基于上述的电源监测电路，本实用新型还提供一种电源管理系统，电源管理系统主要用于根据电源电压VDD的变化管理存储主控芯片的系统模块是否上电工作。由于上文已对电源监测电路的电路结构和工作原理进行了详细描述，此处不再赘述。

进一步地，基于上述的电源管理系统，本实用新型还提供一种存储主控芯片，其包括电源管理系统，也可包括电源模块、DMA模块、PHY模块等系统模块，由电源管理系统根据电源电压VDD管理各系统模块是否上电工作。

综上所述，本实用新型实现了在电源电压下降时，能关闭系统模块，使存储主控芯片在电源电压下降时还能运转，而在电源电压高于开启电压时，使系统模块启动，确保存储主控芯片能够稳定地工作。

本实用新型仅使用了一个电阻和少数几个MOS管就实现了电源电压监测，及控制系统模块是否上电工作的功能，其电路结构简单，且尽可能少的使用占用面积大的元件(如电阻)，能够大大降低电源监测电路的面积占用比，极大程度降低了电源监测电路的整体功耗。同时电源监测电路的电路结构简单，使得本申请的电路逻辑控制能够变得更加简单，能够很好地保证电源监测电路的整体稳定性。

不仅如此，本实用新型仅使用一颗NMOS管就实现了施密特迟滞窗口，一方面能够给予系统模块一定的缓冲时间，给系统模块在正式停止工作时一定的反应处理时间。另一方面，实际情况中，可能会出现电源电压下降至额定工作电压以下，且最低工作电压以上后就不发生下降的情况，若此时强行将功能单元停止，也可能会对存储主控芯片的其他系统模块造成影响，通过增加迟滞单元可进一步确保存储主控芯片可靠工作。另外，采用一颗NMOS管实现施密特迟滞窗口的方式相比其它迟滞单元，也能够大大缩减电路监测电路的面积占用比，降低功耗、材料及生产成本。

上文中已经参考附图详细描述了本申请的方案。在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详细描述的部分，可以参见其他实施例的相关描述。本领域技术人员也应该知悉，说明书中所涉及的动作和模块并不一定是本申请所必需的。另外，可以理解，本申请实施例方法中的步骤可以根据实际需要进行顺序调整、合并和删减，本申请实施例装置中的模块可以根据实际需要进行合并、划分和删减。

以上已经描述了本申请的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进，或者使本技术领域的其他普通技术人员能理解本文披露的各实施例。

Claims

1.一种电源监测电路，其特征在于，包括：

电位保持单元，所述电位保持单元的输入端连接电源供应端，用于输入电源电压；

2.根据权利要求1所述的电源监测电路，其特征在于，所述电位保持单元包括第一PMOS管和第一NMOS管，所述第一PMOS管的源极与所述电源供应端连接，所述第一PMOS管的栅极分别与所述第一PMOS管的漏极和所述第一NMOS管的栅极连接，所述第一NMOS管的漏极与所述电压跟随单元的第二输入端连接，所述第一NMOS管的源极接地。

3.根据权利要求2所述的电源监测电路，其特征在于，所述电压跟随单元包括第二PMOS管和电阻，所述第二PMOS管的源极与所述电源供应端连接，所述第二PMOS管的栅极连接所述第一NMOS管的漏极，所述第二PMOS管的漏极与所述第一反向单元的第二输入端连接，也通过所述电阻接地。

4.根据权利要求3所述的电源监测电路，其特征在于，所述第一反向单元包括第三PMOS管和第二NMOS管，所述第三PMOS管的源极与所述电源供应端连接，所述第三PMOS管的栅极分别与所述第二PMOS管的漏极、所述电阻的一端和所述第二NMOS管的栅极连接，所述第三PMOS管的漏极与所述第二NMOS管的漏极和所述系统模块的使能端连接，所述第二NMOS管的源极接地。

5.根据权利要求4所述的电源监测电路，其特征在于，所述第二反向单元包括第四PMOS管和第三NMOS管，所述第四PMOS管的源极与所述电源供应端连接，所述第四PMOS管的栅极分别与所述第三PMOS管的漏极、所述第二NMOS管的漏极和所述第三NMOS管的栅极连接，所述第四PMOS管的漏极与所述第三NMOS管的漏极连接，所述第三NMOS管的源极接地。

6.根据权利要求1所述的电源监测电路，其特征在于，还包括：

7.根据权利要求6所述的电源监测电路，其特征在于，所述迟滞单元包括第四NMOS管，所述第四NMOS管的栅极连接第二反向单元的输出端，所述第四NMOS管的漏极连接所述第一反向单元的输出端和第二反向单元的第二输入端，所述第四NMOS管的源极接地。

8.一种电源管理系统，其特征在于：包括如权利要求1～7中任意一项所述的电源监测电路。

9.一种存储主控芯片，其特征在于：包括如权利要求8所述的电源管理系统。