CN109450411B - 锁存器及其驱动方法和芯片 - Google Patents

锁存器及其驱动方法和芯片 Download PDF

Info

Publication number
CN109450411B
CN109450411B CN201910008996.3A CN201910008996A CN109450411B CN 109450411 B CN109450411 B CN 109450411B CN 201910008996 A CN201910008996 A CN 201910008996A CN 109450411 B CN109450411 B CN 109450411B
Authority
CN
China
Prior art keywords
switch circuit
latch
stage
circuit
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910008996.3A
Other languages
English (en)
Other versions
CN109450411A (zh
Inventor
贾玉娥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910008996.3A priority Critical patent/CN109450411B/zh
Publication of CN109450411A publication Critical patent/CN109450411A/zh
Application granted granted Critical
Publication of CN109450411B publication Critical patent/CN109450411B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
    • H03K3/2885—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit the input circuit having a differential configuration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3024—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a central processing unit [CPU]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Abstract

本发明公开了一种锁存器，包括：至少两个锁存单元，任意相邻的两个锁存单元之间设置有第一开关电路，以将全部锁存单元级联；锁存单元包括：第一反相电路、第二反相电路和第二开关电路；第一反相电路的输入端与锁存单元的信号输入端连接，第一反相电路的输出端与锁存单元的信号输出端连接；第二反相电路的输入端与锁存单元的信号输出端连接，第二反相电路的输出端与第二开关电路的第二端连接；第二开关电路的第一端与锁存单元的信号输入端连接；第一开关电路的第一端与该第一开关电路所连接的前一级锁存单元内第二开关电路的第二端连接，第一开关电路的第二端与该第一开关电路所连接的后一级锁存单元内第二开关电路的第一端连接。

Description

锁存器及其驱动方法和芯片
技术领域
本发明涉及传感技术领域，特别涉及锁存器及其驱动方法、芯片。
背景技术
芯片的核心部件为集成电路，集成电路在电子学中是一种把电路(主要包括半导体设备，也包括被动组件等)小型化的方式，集成电路的核心部分是固态半导体组件，例如二极管、晶体管。其中，半导体组件的电学特性容易受到温度的影响，从而对芯片的工作状态造成影响。
为此，现有技术中往往在芯片上额外配置一个温度传感器，用以监测芯片的工作环境温度，对芯片的工作状态进行监控，以供后续进行相应调整。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种锁存器及其驱动方法和芯片。
第一方面，本公开实施例提供了一种锁存器，包括：至少两个锁存单元，任意相邻的两个所述锁存单元之间设置有第一开关电路，以将全部所述锁存单元级联；
所述锁存单元包括：第一反相电路、第二反相电路和第二开关电路；
所述第一反相电路的输入端与所述锁存单元的信号输入端连接，所述第一反相电路的输出端与所述锁存单元的信号输出端连接；
所述第二反相电路的输入端与所述锁存单元的信号输出端连接，所述第二反相电路的输出端与所述第二开关电路的第二端连接；
所述第二开关电路的第一端与所述锁存单元的信号输入端连接；
所述第一开关电路的第一端与该第一开关电路所连接的前一级锁存单元内第二开关电路的第二端连接，所述第一开关电路的第二端与该第一开关电路所连接的后一级锁存单元内第二开关电路的第一端连接。
在一些实施例中，所述第一开关电路包括：CMOS传输门；
所述第二开关电路包括：CMOS传输门。
在一些实施例中，还包括：第三开关电路；
所述第三开关电路的第一端与第一级锁存单元的信号输入端连接，第三开关电路的第二端与最后一级锁存单元的信号输出端连接。
在一些实施例中，所述第三开关电路包括：CMOS传输门。
第二方面，本公开实施例提供了一种锁存器的驱动方法，所述锁存器采用上述锁存器，所述驱动方法包括：
在锁存阶段时，控制所述第一开关电路断路，控制所述第二开关电路导通，所述锁存单元实现锁存功能；
在温度检测阶段，控制所述第一开关电路导通，控制所述第二开关电路断路，向第一级锁存单元的信号输入端输入原始信号，最后一级锁存单元的信号输出端输出的检测信号，以供外部处理器根据所述检测信号确定当前工作环境温度。
在一些实施例中，当所述锁存器包括所述第三开关电路时，在锁存阶段还包括：控制所述第三开关电路断路；
在温度检测阶段还包括：控制所述第三开关电路导通。
第二方面，本公开实施例提供了一种芯片，包括：上述锁存器。
在一些实施例中，芯片还包括：控制单元和处理器；
所述控制单元，与所述锁存器内的所述第一开关电路和第二开关电路连接，用于在锁存阶段时控制所述第一开关电路断路以及控制所述第二开关电路导通；以及，用于在温度检测阶段时控制所述第一开关电路导通，控制所述第二开关电路断路；
所述处理器，与所述锁存器内第一级锁存单元的信号输入端输入和最后一级锁存单元的信号输出端连接，用于在温度检测阶段时向第一级锁存单元的信号输入端输入原始信号，以及接收最后一级锁存单元的信号输出端输出的检测信号，并根据所述检测信号确定当前工作环境温度。
在一些实施例中，当所述锁存器不包括所述第三开关电路时，所述处理器具体用于根据所述检测信号相较于所述原始信号的延迟量，确定出所述当前工作环境温度；
当所述锁存器包括所述第三开关电路时，所述控制单元还用于在锁存阶段时控制所述第三开关电路断路，以及在温度检测阶段时控制所述第三开关电路导通；所述处理器具体用于根据所述检测信号的周期，确定出当前工作环境温度。
在一些实施例中，芯片还包括：调节单元；
所述调节单元，与所述处理器连接，用于根据所述处理器确定出的所述当前工作环境温度来对调节所述芯片的串口的传输速率。
附图说明
图1为本发明实施例一提供的一种锁存器的电路结构示意图；
图2a为图1所示锁存器处于锁存工作状态时的等效电路示意图；
图2b为图1所示锁存器处于温度检测工作状态时的等效电路示意图；
图3为本公开中反相电路的一种电路结构示意图；
图4为本公开实施例二提供的一种锁存器的电路结构示意图；
图5为本公开中CMOS传送门的电路结构示意图；
图6为本公开实施例三提供的一种锁存器的电路结构示意图；
图7为图6所示锁存器处于温度检测工作状态时的等效电路示意图；
图8为本公开实施例四提供的一种锁存器的驱动方法的流程图；
图9为本公开实施例五提供的一种芯片的结构示意图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的锁存器及其驱动方法和芯片进行详细描述。
在本公开中，锁存器是芯片内的一个核心部分，其可以将信号进行缓冲，以起到数据暂存的作用。
作为本公开中的一个具体示例，芯片为显示面板中的源驱动芯片(Source DriverIntegrated Circuit)，该源极驱动芯片一般包括：64位双向移位寄存器、数据寄存器、锁存器、电平转换电路、数模转换器和输出缓冲电路。其中，锁存器主要用于实现显示数据的锁存。当然，在本公开中，芯片并不限于源驱动芯片。
图1为本发明实施例一提供的一种锁存器的电路结构示意图，如图1所示，该锁存器包括：至少两个锁存单元1，任意相邻的两个锁存单元1之间设置有第一开关电路2，以将全部锁存单元1级联。
其中，锁存单元1包括：第一反相电路PI_1、第二反相电路PI_2和第二开关电路3。第一反相电路PI_1的输入端与锁存单元1的信号输入端INPUT连接，第一反相电路PI_1的输出端与锁存单元1的信号输出端OUTPUT连接；第二反相电路PI_2的输入端与锁存单元1的信号输出端OUTPUT连接，第二反相电路PI_2的输出端与第二开关电路3的第二端连接；第二开关电路3的第一端与锁存单元1的信号输入端INPUT连接。
第一开关电路2的第一端与该第一开关电路2所连接的前一级锁存单元1内第二开关电路3的第二端连接，第一开关电路2的第二端与该第一开关电路2所连接的后一级锁存单元1内第二开关电路3的第一端连接。
需要说明的是，附图中仅示意性的画出了四个锁存单元1的情况，其不会对本公开的技术方案产生限制。另外，在本公开中，第一开关电路2设置在相邻锁存单元1之间，用于将相邻锁存单元1进行级联，因此第一开关电路2的数量比锁存单元1的数量少1个。
本公开提供的锁存器不但具备锁存功能，还能够支持温度感测(即锁存器可以复用为温度传感器)，因此，包含有本公开所提供的锁存器的芯片，其无需再额外配置温度传感器，可有效降低成本。
在本公开中，锁存器可以分时复用，其具有两种不同工作状态：锁存工作状态和温度检测工作状态。下面将结合附图来对本公开中锁存器的两种不同工作状态进行详细描述。
图2a为图1所示锁存器处于锁存工作状态时的等效电路示意图，如图2a所示，通过控制信号控制各第一开关电路2断路以及控制各第二开关电路3导通；此时，各锁存单元1之间断路，锁存单元1内的第一反相电路PI_1和第二反相电路PI_2首尾相连，各锁存单元1可分别实现锁存功能。
图2b为图1所示锁存器处于温度检测工作状态时的等效电路示意图，如图2b所示，通过控制信号控制各第一开关电路2导通以及控制各第二开关电路3断路；此时，锁存器内第一反相电路PI_1和第二反相电路PI_2(不包括最后一级锁存单元1内的第二反相电路)串联于第一级锁存单元1的信号输入端INPUT和最后一级锁存单元1的信号输出端OUTPUT之间。
本发明中的第一反相电路PI_1和第二反相电路PI_2均为包括半导体器件(例如，晶体管)且能够将输入信号的相位反转180度的电路，本公开的技术方案对反相电路(PhaseInverter)的具体结构不作限定。
图3为本公开中反相电路的一种电路结构示意图，如图3所示，作为一种可选实施方案，反相电路包括：一个第一晶体管M1和一个第二晶体管M2，其中第一晶体管M1的控制极和第二晶体管M2的控制极均与反相电路的信号输入端Vin连接，第一晶体管M1的第一极与第一电源端连接，第一晶体管M1的第二极与反相电路的信号输出端Vout连接，第二晶体管M2的第一极与反相电路的信号输出端Vout连接，第二晶体管M2的第二极与第二电源端连接；其中，第一晶体管M1和第二晶体管M2中的一者为N型晶体管，另一者为P型晶体管；第一电源端和第二电源端中的一者提供高电平电压VDD，另一者提供低电平电压VSS。
其中，第一晶体管M1和第二晶体管M2可以为薄膜晶体管或场效应管或其他具有相同、类似特性的器件；优选地，第一晶体管M1和第二晶体管M2均为MOS晶体管。另外，上述第一极和第二极分别为晶体管的源极和漏极，由于晶体管的源极和漏极是对称的，所以其源极、漏极是没有区别的。
本领域技术人员应该知晓的是，本公开中第一反相电路PI_1和第二反相电路PI_2的具体结构不限于图3中所示，图3所示反相电路的具体结构仅起到示例性作用。
随着温度变化，反相电路内晶体管的电学特性发生变化。具体地，温度越高，晶体管中的载流子浓度降低、载流子迁移率减小，晶体管输出饱和源漏电流减小，晶体管的充电速度变慢，输出信号的上升沿时间和下降沿时间变长，信号的延时增大。即温度越高，晶体管传递信号时的延迟越大，反相器处理信号时的延迟越大。
第一反相电路PI_1和第二反相电路PI_2(不包括最后一级锁存单元1内的第二反相电路)串联于第一级锁存单元1的信号输入端INPUT和最后一级锁存单元1的信号输出端OUTPUT之间，以构成一个延迟电路，该延迟电路处理信号时的延迟与温度呈正相关(温度越高，延迟越大)。
基于上述原理，可利用外部处理器向第一级锁存单元1的信号输入端INPUT输入原始信号，然后接收最后一级锁存单元1的信号输出端OUTPUT输出的检测信号，通过比较原始信号和检测信号，即可确定出该延迟电路的整体延迟，从而能确定当前工作环境温度(通过预先实验生成一个延迟与工作环境温度的对应关系表，通过查表的方式即可确定当前工作环境温度)。
由此可见，本公开提供的锁存器不但具备锁存功能，还能够用于进行温度检测。
图4为本公开实施例二提供的一种锁存器的电路结构示意图，如图4所示，本实施例中的锁存器为基于上述实施例一中锁存器的一种具体化方案，其中第一开关电路2包括CMOS传输门，第二开关电路3包括CMOS传输门。
图5为本公开中CMOS传送门的电路结构示意图，如图5所示，CMOS传输门包括：第三晶体管M3和第四晶体管M4，其中第三晶体管M3的控制极与第一控制信号线CL1连接，第四晶体管M4的控制极与第二控制信号线CL2连接，第三晶体管M3的第一极、第四晶体管M4的第一极均与CMOS传送门的第一端D1连接，第三晶体管M3的第二极、第四晶体管M4的第二极与CMOS传送门的第二端D2连接；第三晶体管M3和第四晶体管M4中的一者为N型MOS管，另一者为P型MOS管；在任意时刻，该CMOS传送门所连接的第一控制信号线CL1和第二控制信号线CL2所加载的控制信号的相位相差180度。
在下面描述中，以第三晶体管M3为N型MOS管，第四晶体管M4为P型MOS管为例。当第一控制信号线CL1提供高电平控制信号，第二控制信号线CL2提供低电平控制信号时，第三晶体管M3和第四晶体管M4均导通，CMOS传送门的第一端D1和第二端D2之间导通；当第一控制信号线CL1提供低电平控制信号，第二控制信号线CL2提供高电平控制信号时，第三晶体管M3和第四晶体管M4均截止，CMOS传送门的第一端D1和第二端D2之间断路。
在本实施例中，第一开关电路2(CMOS传输门)所连接第一控制信号线CL1所加载的控制信号与第二开关电路3(CMOS传输门)所连接的第一控制信号线CL1所记载的控制信号相反。为方便描述，第一开关电路2所连接第一控制信号线CL1为第一时钟控制信号线CK，第一开关电路2所连接的第二控制信号线CL2为第二时钟控制信号线CKB；第二开关电路3所连接第一控制信号线CL1为第二时钟控制信号线CKB，第二开关电路3所连接第二控制信号线CL2为第一时钟控制信号线CK。在任意时刻，第一时钟控制信号线CK和第二时钟控制信号线CKB中的时钟控制信号的相位相差180度。
具体地，当第一时钟控制信号线CK中的时钟信号处于低电平状态，第二时钟控制信号线CKB中的时钟信号处于高电平状态时，则第一开关电路2断开，第二开关电路3导通，锁存器处于锁存工作状态。
当第一时钟控制信号线CK中的时钟信号处于高电平状态，第二时钟控制信号线CKB中的时钟信号处于低电平状态时，则第一开关电路2导通，第二开关电路3断开，锁存器处于温度检测工作状态。
因此，通过第一时钟控制信号线CK和第二时钟控制信号线CKB即可对两个开关电路的通断进行控制，从而对锁存器的工作状态进行控制。
需要说明的是，开关电路采用CMOS传送门的情况为本公开中的优选方案，CMOS传送门在处于导通状态时具有电阻小、电流大、传输速度快等特定，以保证信号能够快速、准确的进行传递。当然，本公开中的开关电路还可为其他具有开关功能的电路，此处不再一一举例。
图6为本公开实施例三提供的一种锁存器的电路结构示意图，如图6所示，与前述实施例不同的是，本实施例提供的锁存器不但包括锁存单元1和第一开关电路2，还包括：第三开关电路4。
其中，第三开关电路4的第一端与第一级锁存单元1的信号输入端INPUT连接，第三开关电路4的第二端与最后一级锁存单元1的信号输出端OUTPUT连接。
在本实施例中，第三开关电路4的通断情况与第一开关电路2的通断情况相同，即第一开关电路2与第三开关电路4同时导通且同时断路。
作为一种可选实施方案，第三开关电路4包括：CMOS传输门，对于该CMOS传输门的具体描述可参见前述实施例二中的内容。考虑到第一开关电路2与第三开关电路4同时导通且同时断路，因此第三开关电路4所连接第一控制信号线CL1为第一时钟控制信号线CK，第三开关电路4所连接的第二控制信号线CL2为第二时钟控制信号线CKB。
下面将结合附图来对本公开中锁存器的两种不同工作状态进行详细描述。
参见图2a所示，通过控制信号控制各第一开关电路2断路，控制各第二开关电路3导通，以及控制第三开关电路4断路；此时，各锁存单元1之间断路，各锁存单元1内的第一反相电路PI_1和第二反相电路PI_2首尾相连，各锁存单元1可分别实现锁存功能。
图7为图6所示锁存器处于温度检测工作状态时的等效电路示意图，通过控制信号控制各第一开关电路2导通，控制各第二开关电路3断路，以及控制第三开关电路4；此时，锁存器内第一反相电路PI_1和第二反相电路PI_2(不包括最后一级锁存单元1内的第二反相电路)构成环形振荡电路。
基于前述分析可见，温度越高，晶体管传递信号时的延迟越大，反相器处理信号时的延迟越大。此时，对于环形振荡电路而言，其内反相器的延迟越大，环形振荡电路的振荡频率越小，其输出信号的周期越大。
基于上述原理，可利用外部处理器向第一级锁存单元1的信号输入端INPUT输入原始信号，然后接收最后一级锁存单元1的信号输出端OUTPUT输出的检测信号(环形振荡电路的所输出的周期信号)，基于采集到的检测信号的周期，即可确定当前工作环境温度(通过预先实验生成一个周期与工作环境温度的对应关系表，通过查表的方式即可确定当前工作环境温度)。
由此可见，本公开提供的锁存器不但具备锁存功能，还能够用于进行温度检测。
图8为本公开实施例四提供的一种锁存器的驱动方法的流程图，如图8所示，该锁存器采用上述实施例一～实施例三中任一提供的锁存器，该锁存器的驱动方法包括：
步骤S101、在锁存阶段时，控制各第一开关电路断路，控制各第二开关电路导通，各锁存单元实现锁存功能。
步骤S102、在温度检测阶段，控制各第一开关电路导通，控制各第二开关电路断路，向第一级锁存单元的信号输入端输入原始信号，最后一级锁存单元的信号输出端输出的检测信号，以供外部处理器根据检测信号确定当前工作环境温度。
需要说明的是，当锁存器不包括第三开关电路时，在步骤S102之后，外部处理器具体用于根据检测信号相较于原始信号的延迟量，确定出当前工作环境温度。
当锁存器包括第三开关电路时，在步骤S101中还包括控制第三开关电路断路的步骤，在步骤S102中还包括控制第三开关电路导通的步骤。此时，在步骤S102之后，外部处理器具体用于根据检测信号的周期，确定出当前工作环境温度。
对于上述步骤的具体描述可参见前述各实施例中的描述，此处不再赘述。
图9为本公开实施例五提供的一种芯片的结构示意图，如图9所示，该芯片包括：锁存器5，其中该锁存器5采用上述实施例一～实施例三中任一提供的锁存器5，具体内容可参见前述各实施例中的描述，此处不再赘述。
进一步可选，芯片还包括：控制单元6和处理器7。
其中，控制单元6与锁存器5内的第一开关电路和第二开关电路连接，用于在锁存阶段时控制第一开关电路断路以及控制第二开关电路导通；以及，用于在温度检测阶段时控制第一开关电路导通，控制各第二开关电路断路；
处理器7与锁存器5内第一级锁存单元的信号输入端输入和最后一级锁存单元的信号输出端连接，用于在温度检测阶段时向第一级锁存单元的信号输入端输入原始信号，以及接收最后一级锁存单元的信号输出端输出的检测信号，并根据检测信号确定当前工作环境温度。
进一步地，当锁存器5不包括第三开关电路时，处理器7具体用于根据检测信号相较于原始信号的延迟量，确定出当前工作环境温度；当锁存器5包括第三开关电路时，控制单元6还用于在锁存阶段时控制第三开关电路断路，以及在温度检测阶段时控制第三开关电路导通；处理器7具体用于根据检测信号的周期，确定出当前工作环境温度。
基于前述分析可见，由于温度对半导体器件的影响，会使得半导体器件处理信号时的延迟随温度的升高而增大。此时，对于整个芯片而言，其数据处理速率会下降。一旦芯片的数据处理速率小于芯片的串口接收数据的速率，则会导致芯片工作异常。
以芯片为显示面板中的源驱动芯片为例，源驱动芯片会通过串行外设接口(Serial Peripheral Interface，简称SPI)接收主机发送的显示信息，然后基于显示信号输出数据驱动信号，以驱动显示面板进行画面显示。在上述过程中，若SPI的数据传输速率大于芯片的数据处理速率，即源极驱动芯片的数据处理速率跟不上SPI的数据传输速率。此时，源极驱动芯片内缓冲区数据没读完,就被发送来的新的数据所覆盖,从而出现误码丢帧现象。
为解决因温度升高导致芯片数据处理速率下降从而导致芯片的数据处理速率跟不上串口的数据传输速率的问题，本公开提供的芯片中还设置有调节单元8，调节单元8与处理器7连接，用于根据处理器7确定出的当前工作环境温度来对调节芯片的串口的传输速率。
具体地，当处理器7检测到的当前工作环境温度上升时，则可将芯片用于接收数据的串口的传输速率适当调低(将用于控制该串口传输速率的时钟信号频率调低)，以保证串口的传输速率不大于芯片的数据处理速率。当处理器7检测到的当前工作环境温度下降时，则可将芯片用于接收数据的串口的传输速率适当调高(将用于控制该串口传输速率的时钟信号频率调高)，以保证数据写入速度。
在实际应用中，可根据预先实验生成一个工作环境温度与串口传输速率的对应关系表，调节单元8通过查表的方式确定串口的传输速率。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (14)

1.一种锁存器，其特征在于，包括：至少两个锁存单元，任意相邻的两个所述锁存单元之间设置有第一开关电路，以将全部所述锁存单元级联；
所述锁存单元包括：第一反相电路、第二反相电路和第二开关电路；
所述第一反相电路的输入端与所述锁存单元的信号输入端连接，所述第一反相电路的输出端与所述锁存单元的信号输出端连接；
所述第二反相电路的输入端与所述锁存单元的信号输出端连接，所述第二反相电路的输出端与所述第二开关电路的第二端连接；
所述第二开关电路的第一端与所述锁存单元的信号输入端连接；
所述第一开关电路的第一端与该第一开关电路所连接的前一级锁存单元内第二开关电路的第二端连接，所述第一开关电路的第二端与该第一开关电路所连接的后一级锁存单元内第二开关电路的第一端连接。
2.根据权利要求1所述的锁存器，其特征在于，所述第一开关电路包括：CMOS传输门；
所述第二开关电路包括：CMOS传输门。
3.根据权利要求1所述的锁存器，其特征在于，还包括：第三开关电路；
所述第三开关电路的第一端与第一级锁存单元的信号输入端连接，第三开关电路的第二端与最后一级锁存单元的信号输出端连接。
4.根据权利要求3所述的锁存器，其特征在于，所述第三开关电路包括：CMOS传输门。
5.一种锁存器的驱动方法，其特征在于，所述锁存器采用上述权利要求1-4中任一所述锁存器，所述驱动方法包括：
在锁存阶段时，控制所述第一开关电路断路，控制所述第二开关电路导通，所述锁存单元实现锁存功能；
在温度检测阶段，控制所述第一开关电路导通，控制所述第二开关电路断路，向第一级锁存单元的信号输入端输入原始信号，最后一级锁存单元的信号输出端输出的检测信号，以供外部处理器根据所述检测信号确定当前工作环境温度。
6.根据权利要求5所述的驱动方法，其特征在于，所述锁存器还包括：第三开关电路，所述第三开关电路的第一端与第一级锁存单元的信号输入端连接，第三开关电路的第二端与最后一级锁存单元的信号输出端连接；
在锁存阶段还包括：控制所述第三开关电路断路；
在温度检测阶段还包括：控制所述第三开关电路导通。
7.一种芯片，其特征在于，包括：如上述权利要求1或2中所述锁存器。
8.根据权利要求7所述的芯片，其特征在于，还包括：控制单元和处理器；
所述控制单元，与所述锁存器内的所述第一开关电路和第二开关电路连接，用于在锁存阶段时控制所述第一开关电路断路以及控制所述第二开关电路导通；以及，用于在温度检测阶段时控制所述第一开关电路导通，控制所述第二开关电路断路；
所述处理器，与所述锁存器内第一级锁存单元的信号输入端输入和最后一级锁存单元的信号输出端连接，用于在温度检测阶段时向第一级锁存单元的信号输入端输入原始信号，以及接收最后一级锁存单元的信号输出端输出的检测信号，并根据所述检测信号确定当前工作环境温度。
9.根据权利要求8所述的芯片，其特征在于，所述处理器具体用于根据所述检测信号相较于所述原始信号的延迟量，确定出所述当前工作环境温度。
10.根据权利要求9所述的芯片，其特征在于，还包括：调节单元；
所述调节单元，与所述处理器连接，用于根据所述处理器确定出的所述当前工作环境温度来对调节所述芯片的串口的传输速率。
11.一种芯片，其特征在于，包括：如上述权利要求3或4中所述锁存器。
12.根据权利要求11所述的芯片，其特征在于，还包括：控制单元和处理器；
所述控制单元，与所述锁存器内的所述第一开关电路和第二开关电路连接，用于在锁存阶段时控制所述第一开关电路断路以及控制所述第二开关电路导通；以及，用于在温度检测阶段时控制所述第一开关电路导通，控制所述第二开关电路断路；
所述处理器，与所述锁存器内第一级锁存单元的信号输入端输入和最后一级锁存单元的信号输出端连接，用于在温度检测阶段时向第一级锁存单元的信号输入端输入原始信号，以及接收最后一级锁存单元的信号输出端输出的检测信号，并根据所述检测信号确定当前工作环境温度。
13.根据权利要求12所述的芯片，其特征在于，所述控制单元还用于在锁存阶段时控制所述第三开关电路断路，以及在温度检测阶段时控制所述第三开关电路导通；所述处理器具体用于根据所述检测信号的周期，确定出当前工作环境温度。
14.根据权利要求13所述的芯片，其特征在于，还包括：调节单元；
所述调节单元，与所述处理器连接，用于根据所述处理器确定出的所述当前工作环境温度来对调节所述芯片的串口的传输速率。
CN201910008996.3A 2019-01-04 2019-01-04 锁存器及其驱动方法和芯片 Active CN109450411B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910008996.3A CN109450411B (zh) 2019-01-04 2019-01-04 锁存器及其驱动方法和芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910008996.3A CN109450411B (zh) 2019-01-04 2019-01-04 锁存器及其驱动方法和芯片

Publications (2)

Publication Number Publication Date
CN109450411A CN109450411A (zh) 2019-03-08
CN109450411B true CN109450411B (zh) 2022-10-11

Family

ID=65540071

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910008996.3A Active CN109450411B (zh) 2019-01-04 2019-01-04 锁存器及其驱动方法和芯片

Country Status (1)

Country Link
CN (1) CN109450411B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112394765A (zh) * 2019-08-19 2021-02-23 珠海格力电器股份有限公司 一种电流源电路及控制装置

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5463340A (en) * 1992-06-23 1995-10-31 Mitsubishi Denki Kabushiki Kaisha Phase clocked latch having both parallel and shunt connected switches for transmission gates
US5465063A (en) * 1992-08-07 1995-11-07 Mitsubishi Denki Kabushiki Kaisha Pulse generating circuit with temperature compensation
CN1665135A (zh) * 2004-01-20 2005-09-07 三星电子株式会社 延迟信号产生器电路以及包括该电路的存储器系统
CN101057206A (zh) * 2004-09-16 2007-10-17 德州仪器公司 基于锁存器的串行端口输出缓冲器
CN101072026A (zh) * 2006-05-11 2007-11-14 智原科技股份有限公司 具有改善设定时间之正反器及使用于其之方法
CN101388658A (zh) * 2007-09-11 2009-03-18 东部高科股份有限公司 具有保持功能的mtcmos触发器
CN101777907A (zh) * 2009-12-31 2010-07-14 宁波大学 一种低功耗rs锁存器单元及低功耗主从型d触发器
CN102684646A (zh) * 2012-04-28 2012-09-19 北京大学 单边沿主从型d触发器
CN102739198A (zh) * 2012-07-18 2012-10-17 上海交通大学 一种基于tgms结构的d触发器
CN103199823A (zh) * 2013-04-08 2013-07-10 宁波大学 一种高性能低漏功耗主从型d触发器
CN103944543A (zh) * 2013-01-21 2014-07-23 索尼公司 相位比较电路和数据接收单元
CN105811926A (zh) * 2016-04-06 2016-07-27 江苏星宇芯联电子科技有限公司 一种自带温度和工艺角校准的环形振荡器电路
CN106023890A (zh) * 2016-07-25 2016-10-12 京东方科技集团股份有限公司 温度检测电路和方法、温度补偿装置和方法、及显示装置
CN106603041A (zh) * 2016-11-17 2017-04-26 电子科技大学 一种基于igbt闩锁效应的触发器
CN106768437A (zh) * 2015-11-25 2017-05-31 中国科学院微电子研究所 一种温度检测系统及方法
CN106970519A (zh) * 2017-05-17 2017-07-21 宁波大学 时间测试电路及时间测试方法
CN107505058A (zh) * 2017-07-12 2017-12-22 电子科技大学 时域下数字化温度传感器
CN107771273A (zh) * 2015-08-06 2018-03-06 桑迪士克科技有限责任公司 用于宽带供应噪声环境中的温度检测的环形振荡器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6735137B2 (en) * 2001-12-12 2004-05-11 Hynix Semiconductor Inc. Semiconductor memory device employing temperature detection circuit

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5463340A (en) * 1992-06-23 1995-10-31 Mitsubishi Denki Kabushiki Kaisha Phase clocked latch having both parallel and shunt connected switches for transmission gates
US5465063A (en) * 1992-08-07 1995-11-07 Mitsubishi Denki Kabushiki Kaisha Pulse generating circuit with temperature compensation
CN1665135A (zh) * 2004-01-20 2005-09-07 三星电子株式会社 延迟信号产生器电路以及包括该电路的存储器系统
CN101057206A (zh) * 2004-09-16 2007-10-17 德州仪器公司 基于锁存器的串行端口输出缓冲器
CN101072026A (zh) * 2006-05-11 2007-11-14 智原科技股份有限公司 具有改善设定时间之正反器及使用于其之方法
CN101388658A (zh) * 2007-09-11 2009-03-18 东部高科股份有限公司 具有保持功能的mtcmos触发器
CN101777907A (zh) * 2009-12-31 2010-07-14 宁波大学 一种低功耗rs锁存器单元及低功耗主从型d触发器
CN102684646A (zh) * 2012-04-28 2012-09-19 北京大学 单边沿主从型d触发器
CN102739198A (zh) * 2012-07-18 2012-10-17 上海交通大学 一种基于tgms结构的d触发器
CN103944543A (zh) * 2013-01-21 2014-07-23 索尼公司 相位比较电路和数据接收单元
CN103199823A (zh) * 2013-04-08 2013-07-10 宁波大学 一种高性能低漏功耗主从型d触发器
CN107771273A (zh) * 2015-08-06 2018-03-06 桑迪士克科技有限责任公司 用于宽带供应噪声环境中的温度检测的环形振荡器
CN106768437A (zh) * 2015-11-25 2017-05-31 中国科学院微电子研究所 一种温度检测系统及方法
CN105811926A (zh) * 2016-04-06 2016-07-27 江苏星宇芯联电子科技有限公司 一种自带温度和工艺角校准的环形振荡器电路
CN106023890A (zh) * 2016-07-25 2016-10-12 京东方科技集团股份有限公司 温度检测电路和方法、温度补偿装置和方法、及显示装置
CN106603041A (zh) * 2016-11-17 2017-04-26 电子科技大学 一种基于igbt闩锁效应的触发器
CN106970519A (zh) * 2017-05-17 2017-07-21 宁波大学 时间测试电路及时间测试方法
CN107505058A (zh) * 2017-07-12 2017-12-22 电子科技大学 时域下数字化温度传感器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种基于RC振荡器的片上温度传感器设计;范旭东;《中国优秀博硕士学位论文全文数据库(硕士)信息科技辑》;20180228(第02期);I140-615 *

Also Published As

Publication number Publication date
CN109450411A (zh) 2019-03-08

Similar Documents

Publication Publication Date Title
WO2017045351A1 (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
US7511552B2 (en) Method and apparatus of a level shifter circuit having a structure to reduce fall and rise path delay
US6714060B2 (en) Master slave flip-flop circuit functioning as edge trigger flip-flop
JP4421208B2 (ja) レベルシフタ回路およびそれを備えた表示装置
JP2003115758A (ja) サンプリングレベル変換回路と２相及び多相展開回路並びに表示装置
JPH0964715A (ja) 半導体集積回路
EP2965425B1 (en) Voltage level shifter with a low-latency voltage boost circuit
US6922083B2 (en) High speed sampling receiver with reduced output impedance
CN105845183B (zh) 移位寄存器电路、阵列基板和显示装置
CN109448656B (zh) 移位暂存器和栅极驱动电路
US8519743B2 (en) Semiconductor integrated circuit
CN113257205B (zh) 一种栅极驱动电路及显示面板
WO2020007059A1 (zh) 移位寄存器单元、驱动方法、发光控制栅极驱动电路和显示装置
CN111105759B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
US20240221794A1 (en) Shift register unit, driving method thereof, and device
CN107358927B (zh) 一种扫描驱动电路及装置
US7471122B2 (en) Shift register
CN107195281B (zh) 一种扫描驱动电路及装置
CN109859701B (zh) 移位暂存器和栅极驱动电路
CN109450411B (zh) 锁存器及其驱动方法和芯片
US6518790B2 (en) Semiconductor integrated circuit having circuit for transmitting input signal
CN111613170A (zh) 移位寄存单元及其驱动方法、栅极驱动电路、显示装置
US7928792B2 (en) Apparatus for outputting complementary signals using bootstrapping technology
US11901869B2 (en) Amplifier capable of minimizing short-circuit current of output stage while having improved slew rate
US20080030250A1 (en) Flip-flop circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant