JP5194954B2 - レベルコンバータ - Google Patents
レベルコンバータ Download PDFInfo
- Publication number
- JP5194954B2 JP5194954B2 JP2008093419A JP2008093419A JP5194954B2 JP 5194954 B2 JP5194954 B2 JP 5194954B2 JP 2008093419 A JP2008093419 A JP 2008093419A JP 2008093419 A JP2008093419 A JP 2008093419A JP 5194954 B2 JP5194954 B2 JP 5194954B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- electrode
- transistors
- power supply
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000007704 transition Effects 0.000 claims description 9
- 230000000295 complement effect Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 19
- 101000685663 Homo sapiens Sodium/nucleoside cotransporter 1 Proteins 0.000 description 7
- 101000821827 Homo sapiens Sodium/nucleoside cotransporter 2 Proteins 0.000 description 7
- 102100023116 Sodium/nucleoside cotransporter 1 Human genes 0.000 description 7
- 102100021541 Sodium/nucleoside cotransporter 2 Human genes 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 238000007562 laser obscuration time method Methods 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
Landscapes
- Logic Circuits (AREA)
Description
図1に示す従来のレベルコンバータは、クロスカップル接続された2つのpチャネル型MOSトランジスタ(pMOSトランジスタ)Tp1,Tp2、および、相補の入力信号がゲートに供給された一対のnチャネル型MOSトランジスタ(nMOSトランジスタ)Tn1,Tn2を備える。
図3に示す従来のレベルコンバータは、クロスカップル接続されたpMOSトランジスタTp1,Tp2を弱い(ゲート幅が短い)トランジスタにすると共に、それと並列に大きな(ゲート幅が長い)pMOSトランジスタTp3,Tp4を設けたものである。
第3実施形態によれば、第1電極が第1電源線に接続され、制御電極および第2電極がクロスカップル接続された第1導電型の第1および第2トランジスタと、第1電極が第2電源線に接続され、第2電極が前記第1および第2トランジスタの前記第2電極に接続され、制御電極に差動入力信号が供給される前記第1導電型と逆の第2導電型の第3および第4トランジスタと、前記第1および第2トランジスタと並列に接続された前記第1導電型の第5および第6トランジスタと、前記第5および第6トランジスタとカレントミラー接続された前記第1導電型の第7および第8トランジスタと、前記第7および第8トランジスタと直列に接続され、制御電極に論理回路の出力信号が供給される前記第2導電型の第9および第10トランジスタと、前記第3および第4トランジスタ並びに前記第9および第10トランジスタとカスコード接続された、前記第2導電型の第11および第12トランジスタ並びに第13および第14トランジスタと、前記第11および第12トランジスタ並びに前記第13および第14トランジスタにバイアス電流を流すバイアス電流生成回路と、を備え、前記論理回路の出力信号により、前記第1および第2トランジスタと前記第3および第4トランジスタとの接続ノードの一方の電位変化を加速させ、前記バイアス電流生成回路は、前記第1および第2トランジスタと前記第3および第4トランジスタとの接続ノードの一方が電位変化するときにだけ、前記第11および第12トランジスタ並びに前記第13および第14トランジスタに前記バイアス電流を流す、ことを特徴とするレベルコンバータが提供される。
図5はレベルコンバータの第1実施例を示す回路図である。
図5に示す第1実施例のレベルコンバータは、クロスカップル接続された2つのpMOSトランジスタTp1,Tp2(クロスカップル部1)、および、相補の入力信号がゲートに供給された一対のnMOSトランジスタTn1,Tn2(第1スイッチング部2)を備える。
図6に示されるように、第1論理回路部61は、pMOSトランジスタTp611,Tp612およびnMOSトランジスTn611,Tn612より成るNORゲートとして構成され、例えば、nMOSトランジスタTn3のゲートに供給される制御信号CNT1を、入力信号inおよび出力信号out(ノードN1の電位)が両方とも低レベル『L』のときにだけ高レベル『H』に変化させるようになっている。
図9と図6(図5)との比較から明らかなように、本第2実施例のレベルコンバータは、第1実施例のレベルコンバータにおいて、pMOSトランジスタTp1(Tp3),Tp2(Tp4),Tp5およびTp6と、nMOSトランジスタTn1,Tn2,Tn3およびTn4との間に、nMOSトランジスタTn51,Tn52,Tn53およびTn54を挿入するようになっている。
(付記1)
データを保持するクロスカップル部、および、該クロスカップル部と直列に接続され,差動の入力信号が供給された第1スイッチング部を有するレベルコンバータであって、
前記クロスカップル部と並列に接続された第2スイッチング部と、
該第2スイッチング部のトランジスタとカレントミラー接続されたカレントミラー接続部と、
該カレントミラー接続部と直列に接続された第3スイッチング部と、
前記入力信号および出力ノードの信号を受け取って、前記第3スイッチング部のトランジスタを制御する入出力マッチング判定部と、を備えるレベルコンバータ。
付記1に記載のレベルコンバータにおいて、さらに、
前記カレントミラー接続部と前記第3スイッチング部との間に設けられ,該第3スイッチング部のトランジスタとカスコード接続されたトランジスタを有するカスコード接続部を備えるレベルコンバータ。
第1電極が第1電源線に接続され、制御電極および第2電極がクロスカップル接続された第1導電型の第1および第2トランジスタと、
第1電極が第2電源線に接続され、第2電極が前記前記第1および第2トランジスタの前記第2電極に接続され、制御電極に差動入力信号が供給される前記第1導電型と逆の第2導電型の第3および第4トランジスタと、
前記第1および第2トランジスタと並列に接続された前記第1導電型の第5および第6トランジスタと、
前記第5および第6トランジスタとカレントミラー接続された前記第1導電型の第7および第8トランジスタと、
前記第7および第8トランジスタと直列に接続され、制御電極に論理回路の出力信号が供給される前記第2導電型の第9および第10トランジスタと、を備え、前記論理回路の出力信号により、前記第1および第2トランジスタと前記第3および第4トランジスタとの接続ノードの一方の電位変化を加速させるレベルコンバータ。
付記3に記載のレベルコンバータにおいて、
前記論理回路は、前記差動入力信号および前記接続ノードの電位を受け取り、前記第1トランジスタおよび前記第3トランジスタの接続ノードの電位を変化させる必要があるとき、前記第9トランジスタをオンとして前記第7トランジスタを介して当該第7トランジスタとカレントミラー接続された前記第5トランジスタに電流を流すレベルコンバータ。
付記4に記載のレベルコンバータにおいて、
前記論理回路は、前記第4トランジスタの前記制御電極に入力される信号、および、前記第1トランジスタおよび前記第3トランジスタの接続ノードの電位を受け取って、前記第9トランジスタの前記制御電極に供給する信号を制御するレベルコンバータ。
付記3に記載のレベルコンバータにおいて、
前記論理回路は、前記差動入力信号および前記接続ノードの電位を受け取り、前記第2トランジスタおよび前記第4トランジスタの接続ノードの電位を変化させる必要があるとき、前記第10トランジスタをオンとして前記第8トランジスタを介して当該第8トランジスタとカレントミラー接続された前記第6トランジスタに電流を流すレベルコンバータ。
付記6に記載のレベルコンバータにおいて、
前記論理回路は、前記第3トランジスタの前記制御電極に入力される信号、および、前記第2トランジスタおよび前記第4トランジスタの接続ノードの電位を受け取って、前記第10トランジスタの前記制御電極に供給する信号を制御するレベルコンバータ。
付記3〜7のいずれか1項に記載のレベルコンバータにおいて、
前記第5および第6トランジスタは、前記第1および第2トランジスタ,並びに,前記第7および第8トランジスタよりも大きなサイズのトランジスタであるレベルコンバータ。
付記3〜8のいずれか1項に記載のレベルコンバータにおいて、
前記レベルコンバータは、第1の電源レベルの信号を該第1の電源レベルよりも小さい第2の電源レベルの信号に変換するものであり、
前記論理回路は、前記第2の電源レベルで駆動されるトランジスタを備えるレベルコンバータ。
付記3〜8のいずれか1項に記載のレベルコンバータにおいて、さらに、
前記第3および第4トランジスタ並びに前記第9および第10トランジスタとカスコード接続された、前記第2導電型の第11および第12トランジスタ並びに第13および第14トランジスタを備えるレベルコンバータ。
付記10に記載のレベルコンバータにおいて、
前記レベルコンバータは、第1の電源レベルの信号を該第1の電源レベルよりも小さい第2の電源レベルを有する信号に変換するものであり、
前記第3および第4トランジスタ並びに前記第9および第10トランジスタは、前記第2の電源レベルで駆動されるトランジスタであるレベルコンバータ。
付記10または11に記載のレベルコンバータにおいて、さらに、
前記第11および第12トランジスタ並びに前記第13および第14トランジスタにバイアス電流を流すバイアス電流生成回路を備えるレベルコンバータ。
付記12に記載のレベルコンバータにおいて、さらに、
前記バイアス電流生成回路は、前記第1および第2トランジスタと前記第3および第4トランジスタとの接続ノードの一方が電位変化するときにだけ、前記第11および第12トランジスタ並びに前記第13および第14トランジスタに前記バイアス電流を流すレベルコンバータ。
付記3〜13のいずれか1項に記載のレベルコンバータにおいて、
前記各トランジスタはMOSトランジスタであり、前記第1電源線は高電位電源線であり、前記第2電源線は低電位電源線であり、前記第1導電型はpチャネル型であり、そして、前記第2導電型はnチャネル型であるレベルコンバータ。
2 第1スイッチング部
3 第2スイッチング部
4 カレントミラー接続部
5 第3スイッチング
6 入出力マッチング判定部
7 カスコード接続部
Claims (9)
- 第1電極が、第1電源電圧が供給される第1電源線に接続され、制御電極および第2電極がクロスカップル接続された第1導電型の第1および第2トランジスタと、
第1電極が、第2電源電圧が供給される第2電源線に接続され、第2電極が前記第1トランジスタの前記第2電極に接続され、制御電極に第1入力信号が供給される前記第1導電型と異なる第2導電型の第3トランジスタと、
第1電極が前記第2電源線に接続され、第2電極が前記第2トランジスタの前記第2電極に接続され、制御電極に前記第1入力信号と相補の第2入力信号が供給される前記第2導電型の第4トランジスタと、
前記第1トランジスタと並列に接続された前記第1導電型の第5トランジスタと、
前記第2トランジスタと並列に接続された前記第1導電型の第6トランジスタと、
前記第1入力信号と前記第1トランジスタの第2電極の電位とに基づいて第1制御信号を出力する第1判定部と、
前記第2入力信号と前記第2トランジスタの第2電極の電位とに基づいて第2制御信号を出力する第2判定部と、を有し、
前記第5トランジスタは、前記第1制御信号に基づいて駆動制御され、
前記第6トランジスタは、前記第2制御信号に基づいて駆動制御され、
前記第1判定部と前記第2判定部は、前記第1電源電圧よりも低い第3電源電圧によって駆動される、
ことを特徴とするレベルコンバータ。 - 前記第5トランジスタは、前記第1トランジスタの第2電極の電位が前記第1電源電圧と前記第2電源電圧との間で遷移する時のみオンするように駆動制御され、
前記第6トランジスタは、前記第2トランジスタの第2電極の電位が前記第1電源電圧と前記第2電源電圧との間で遷移する時のみオンするように駆動制御される、
ことを特徴とする請求項1に記載のレベルコンバータ。 - 前記第5および第6トランジスタは、前記第1および第2トランジスタよりも大きなサイズのトランジスタである、
ことを特徴とする請求項1または請求項2に記載のレベルコンバータ。 - 第1電極が、第1電源電圧が供給される第1電源線に接続され、制御電極および第2電極がクロスカップル接続された第1導電型の第1および第2トランジスタと、
第1電極が、第2電源電圧が供給される第2電源線に接続され、第2電極が前記第1トランジスタの前記第2電極に接続され、制御電極に第1入力信号が供給される前記第1導電型と異なる第2導電型の第3トランジスタと、
第1電極が前記第2電源線に接続され、第2電極が前記第2トランジスタの前記第2電極に接続され、制御電極に前記第1入力信号と相補の第2入力信号が供給される前記第2導電型の第4トランジスタと、
前記第1トランジスタと並列に接続された前記第1導電型の第5トランジスタと、
前記第2トランジスタと並列に接続された前記第1導電型の第6トランジスタと、
前記第1制御信号が制御端子に入力され、第1電極が前記第2電源線に接続され、第2電極が前記第5トランジスタの制御端子に接続された前記第2導電型の第7トランジスタと、
第1電極が前記第1電源線に接続され、第2電極が前記第7トランジスタの第2電極に接続され、制御端子が前記第5トランジスタの制御端子に接続された前記第1導電型の第8トランジスタと、
前記第2制御信号が制御端子に入力され、第1電極が前記第2電源線に接続され、第2電極が前記第6トランジスタの制御端子に接続された前記第2導電型の第9トランジスタと、
第1電極が前記第1電源線に接続され、第2電極が前記第9トランジスタの第2電極に接続され、制御端子が前記第6トランジスタの制御端子に接続された前記第1導電型の第10トランジスタと、
前記第1入力信号と前記第1トランジスタの第2電極の電位とに基づいて第1制御信号を出力する第1判定部と、
前記第2入力信号と前記第2トランジスタの第2電極の電位とに基づいて第2制御信号を出力する第2判定部と、を有し、
前記第5トランジスタは、前記第1制御信号に基づいて駆動制御され、
前記第6トランジスタは、前記第2制御信号に基づいて駆動制御される、
ことを特徴とするレベルコンバータ。 - 第1電極が第1電源線に接続され、制御電極および第2電極がクロスカップル接続された第1導電型の第1および第2トランジスタと、
第1電極が第2電源線に接続され、第2電極が前記第1および第2トランジスタの前記第2電極に接続され、制御電極に差動入力信号が供給される前記第1導電型と逆の第2導電型の第3および第4トランジスタと、
前記第1および第2トランジスタと並列に接続された前記第1導電型の第5および第6トランジスタと、
前記第5および第6トランジスタとカレントミラー接続された前記第1導電型の第7および第8トランジスタと、
前記第7および第8トランジスタと直列に接続され、制御電極に論理回路の出力信号が供給される前記第2導電型の第9および第10トランジスタと、
前記第3および第4トランジスタ並びに前記第9および第10トランジスタとカスコード接続された、前記第2導電型の第11および第12トランジスタ並びに第13および第14トランジスタと、
前記第11および第12トランジスタ並びに前記第13および第14トランジスタにバイアス電流を流すバイアス電流生成回路と、を備え、
前記論理回路の出力信号により、前記第1および第2トランジスタと前記第3および第4トランジスタとの接続ノードの一方の電位変化を加速させ、
前記バイアス電流生成回路は、前記第1および第2トランジスタと前記第3および第4トランジスタとの接続ノードの一方が電位変化するときにだけ、前記第11および第12トランジスタ並びに前記第13および第14トランジスタに前記バイアス電流を流す、
ことを特徴とするレベルコンバータ。 - 前記論理回路は、前記差動入力信号および前記接続ノードの電位を受け取り、前記第1トランジスタおよび前記第3トランジスタの接続ノードの電位を変化させる必要があるとき、前記第9トランジスタをオンとして前記第7トランジスタを介して当該第7トランジスタとカレントミラー接続された前記第5トランジスタに電流を流す、
ことを特徴とする請求項5に記載のレベルコンバータ。 - 前記論理回路は、前記第4トランジスタの前記制御電極に入力される信号、および、前記第1トランジスタおよび前記第3トランジスタの接続ノードの電位を受け取って、前記第9トランジスタの前記制御電極に供給する信号を制御する、
ことを特徴とする請求項6に記載のレベルコンバータ。 - 前記第5および第6トランジスタは、前記第1および第2トランジスタ,並びに,前記第7および第8トランジスタよりも大きなサイズのトランジスタである、
ことを特徴とする請求項5乃至請求項7のいずれか1項に記載のレベルコンバータ。 - 前記レベルコンバータは、第1の電源レベルの信号を該第1の電源レベルよりも小さい第2の電源レベルを有する信号に変換するものであり、
前記第3および第4トランジスタ並びに前記第9および第10トランジスタは、前記第2の電源レベルで駆動されるトランジスタである、
ことを特徴とする請求項5乃至請求項8のいずれか1項に記載のレベルコンバータ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008093419A JP5194954B2 (ja) | 2008-03-31 | 2008-03-31 | レベルコンバータ |
US12/413,746 US7714613B2 (en) | 2008-03-31 | 2009-03-30 | Level converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008093419A JP5194954B2 (ja) | 2008-03-31 | 2008-03-31 | レベルコンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009246842A JP2009246842A (ja) | 2009-10-22 |
JP5194954B2 true JP5194954B2 (ja) | 2013-05-08 |
Family
ID=41116149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008093419A Expired - Fee Related JP5194954B2 (ja) | 2008-03-31 | 2008-03-31 | レベルコンバータ |
Country Status (2)
Country | Link |
---|---|
US (1) | US7714613B2 (ja) |
JP (1) | JP5194954B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1392565B1 (it) * | 2008-12-23 | 2012-03-09 | St Microelectronics Des & Appl | Convertitore di livello logico |
JP5215356B2 (ja) * | 2010-07-14 | 2013-06-19 | 株式会社半導体理工学研究センター | レベルコンバータ回路 |
CN101969305B (zh) * | 2010-11-09 | 2012-09-05 | 威盛电子股份有限公司 | 电位转换电路 |
CN106230399B (zh) * | 2016-07-27 | 2019-05-10 | 西安航空制动科技有限公司 | 滤除力矩马达对控制器反向干扰的方法 |
US10819319B1 (en) * | 2018-11-20 | 2020-10-27 | Impinj, Inc. | Level shifter circuit with self-gated transition amplifier |
US11245388B2 (en) * | 2020-01-10 | 2022-02-08 | Arm Limited | Level shifter circuitry using current mirrors |
TWI739695B (zh) * | 2020-06-14 | 2021-09-11 | 力旺電子股份有限公司 | 轉壓器 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02188024A (ja) * | 1989-01-17 | 1990-07-24 | Nec Corp | レベルシフト回路 |
JPH05343980A (ja) | 1992-06-11 | 1993-12-24 | Seiko Epson Corp | 高速レベルシフト回路 |
GB9423051D0 (en) | 1994-11-15 | 1995-01-04 | Sgs Thomson Microelectronics | A voltage level converter |
JP3702159B2 (ja) * | 2000-09-05 | 2005-10-05 | 株式会社東芝 | 半導体集積回路装置 |
US6873186B2 (en) | 2003-07-11 | 2005-03-29 | Matsushita Electric Industrial Co., Ltd. | Level shift circuit |
JP4295572B2 (ja) * | 2003-07-11 | 2009-07-15 | パナソニック株式会社 | レベルシフト回路 |
JP4424095B2 (ja) * | 2004-06-30 | 2010-03-03 | ヤマハ株式会社 | レベルシフト回路 |
JP4610381B2 (ja) * | 2005-03-16 | 2011-01-12 | パナソニック株式会社 | レベルシフト回路及びレベルシフト装置 |
JP2007306042A (ja) * | 2006-05-08 | 2007-11-22 | Sony Corp | レベル変換回路及びこれを用いた入出力装置 |
US7679418B2 (en) * | 2007-04-27 | 2010-03-16 | Mosaid Technologies Incorporated | Voltage level shifter and buffer using same |
US7633311B2 (en) * | 2008-01-08 | 2009-12-15 | National Semiconductor Corporation | PECL/LVPECL input buffer that employs positive feedback to provide input hysteresis, symmetric headroom, and high noise immunity |
-
2008
- 2008-03-31 JP JP2008093419A patent/JP5194954B2/ja not_active Expired - Fee Related
-
2009
- 2009-03-30 US US12/413,746 patent/US7714613B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20090243654A1 (en) | 2009-10-01 |
JP2009246842A (ja) | 2009-10-22 |
US7714613B2 (en) | 2010-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5194954B2 (ja) | レベルコンバータ | |
JPH0964704A (ja) | レベルシフト半導体装置 | |
JP2006054886A (ja) | ロー漏洩電流を持つレベルシフタ | |
KR100795694B1 (ko) | 저전력 레벨 쉬프터 및 저전력 레벨 쉬프팅 방법 | |
JP3984222B2 (ja) | 信号レベル変換回路 | |
CN104142702A (zh) | 输出电路以及电压信号输出方法 | |
JP3657243B2 (ja) | レベルシフタ、半導体集積回路及び情報処理システム | |
US20040207450A1 (en) | Voltage level shifter and system mounting voltage level shifter therein | |
JP6698855B2 (ja) | インターフェース回路 | |
JP2008199153A (ja) | レベルシフタ | |
JP2006295322A (ja) | レベルシフタ回路 | |
US6140864A (en) | Circuit for controlling leakage current in large scale integrated circuits | |
JP4774287B2 (ja) | 出力回路 | |
JP2007060344A (ja) | レベルシフト回路 | |
JP2011004309A (ja) | 差動信号受信回路および表示装置 | |
JP4630782B2 (ja) | レベルシフト回路 | |
JP4724575B2 (ja) | レベル変換回路 | |
KR101311358B1 (ko) | 단일형 트랜지스터를 포함한 논리 회로 및 이를 이용한회로 | |
JP2001308694A (ja) | ローノイズバッファ回路 | |
JP2006352204A (ja) | 電位検出回路及びそれを備える半導体集積回路 | |
JP2948553B2 (ja) | 半導体回路 | |
KR100943142B1 (ko) | 입력 버퍼 | |
JP2019050550A (ja) | レベルシフト回路 | |
KR100406544B1 (ko) | 반도체 장치 | |
JP2005086546A (ja) | レベルシフタ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120831 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120925 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121207 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20121217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130121 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160215 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |