CN104808731A - 基准电压电路 - Google Patents

基准电压电路 Download PDF

Info

Publication number
CN104808731A
CN104808731A CN201510032785.5A CN201510032785A CN104808731A CN 104808731 A CN104808731 A CN 104808731A CN 201510032785 A CN201510032785 A CN 201510032785A CN 104808731 A CN104808731 A CN 104808731A
Authority
CN
China
Prior art keywords
reference voltage
transistor
circuit
constant
voltage circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510032785.5A
Other languages
English (en)
Other versions
CN104808731B (zh
Inventor
杉浦正一
富冈勉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dynafine Semiconductor Co ltd
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN104808731A publication Critical patent/CN104808731A/zh
Application granted granted Critical
Publication of CN104808731B publication Critical patent/CN104808731B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

提供一种基准电压电路，该基准电压电路能够输出温度特性好的基准电压。所述基准电压电路构成为具有：第一恒流电路；第一导电型的第一晶体管，其源极与第一恒流电路连接，作为第1级源极跟随器进行工作；第二恒流电路；以及第二导电型的第二晶体管，其栅极与第一晶体管的源极连接，源极与第二恒流电路连接，作为第2级源极跟随器进行工作，从第二晶体管的源极输出基准电压。

Description

基准电压电路
技术领域
本发明涉及输出温度特性好的基准电压的基准电压电路。
背景技术
对以往的基准电压电路进行说明。图6是示出以往的基准电压电路的电路图。
以往的基准电压电路具有NMOS耗尽型晶体管601、NMOS晶体管602、接地端子100、输出端子102以及电源端子101。
在以往的基准电压电路中，使NMOS耗尽型晶体管601的栅极和源极连接，使NMOS晶体管602的栅极和漏极连接，并将它们串联连接，将其连接点设为输出端子。
在以往的基准电压电路中，将NMOS耗尽型晶体管601作为恒流源，取得NMOS晶体管602产生的电压作为基准电压Vref。将NMOS耗尽型晶体管601的阈值电压的绝对值Vtnd与NMOS晶体管602的阈值电压Vtne之和作为基准电压Vref而输出(例如，参照专利文献1的图10)。
专利文献1：日本特开2005-134939号公报
然而，以往的基准电压电路存在如下课题：由于NMOS耗尽型晶体管601的阈值电压受到基于NMOS晶体管602的阈值电压的偏差的背栅电压的影响而发生变化，因此很难输出温度特性好的基准电压。并且，存在如下课题：在起动电源时，基准电压的上升速度较慢。
发明内容
本发明是鉴于上述课题而完成的，提供一种基准电压电路，该基准电压电路能够输出温度特性好的基准电压，并且起动较快。
为了解决以往的课题，本发明的基准电压电路为以下这样的结构。
所述基准电压电路构成为具有：第一恒流电路；第一导电型的第一晶体管，其源极与第一恒流电路连接，作为第1级源极跟随器进行工作；第二恒流电路；以及第二导电型的第二晶体管，其栅极与第一晶体管的源极连接，源极与第二恒流电路连接，作为第2级源极跟随器进行工作，从第二晶体管的源极输出基准电压。
发明效果
本发明的基准电压电路能够输出温度特性好的基准电压。并且，在起动电源时，能够使基准电压快速上升。
附图说明
图1是示出第一实施方式的基准电压电路的结构的电路图。
图2是示出第二实施方式的基准电压电路的结构的电路图。
图3是示出第三实施方式的基准电压电路的结构的电路图。
图4是示出第四实施方式的基准电压电路的结构的电路图。
图5是示出第五实施方式的基准电压电路的结构的电路图。
图6是示出以往的基准电压电路的结构的电路图。
标号说明
100：接地端子；101：电源端子；102：输出端子；103、104、401：恒流电路。
具体实施方式
下面，参照附图对本发明的实施方式进行说明。
(第一实施方式)
图1是示出第一实施方式的基准电压电路的电路图。
第一实施方式的基准电压电路具有NMOS耗尽型晶体管105、PMOS晶体管106、恒流电路103、104、电容107、接地端子100、输出端子102以及电源端子101。
接着，对第一实施方式的基准电压电路的连接进行说明。NMOS耗尽型晶体管105的栅极与接地端子100连接，漏极与电源端子101连接，源极与恒流电路103的一个端子连接。恒流电路103的另一个端子与接地端子100连接。PMOS晶体管106的栅极与NMOS耗尽型晶体管105的源极连接，漏极与接地端子100连接，源极与输出端子102连接。恒流电路104的一个端子与电源端子101连接，另一个端子与输出端子102连接。电容107的一个端子与输出端子102连接，另一个端子与接地端子100连接。
接着，对第一实施方式的基准电压电路的动作进行说明。NMOS耗尽型晶体管105将恒流电路103作为负载电流而构成第1级源极跟随器。PMOS晶体管106将恒流电路104作为负载电流而构成第2级源极跟随器。设NMOS耗尽型晶体管105的阈值电压的绝对值为Vtnd，设PMOS晶体管106的阈值电压为Vtpe。
当向电源端子101施加电源电压VDD时，在NMOS耗尽型晶体管105的源极上产生电压Vtnd。这是通过使NMOS耗尽型晶体管105的宽长比(aspect)增大，使恒流电路103的电流值减小，使栅极源极间电压Vgs与阈值电压的绝对值Vtnd大致相等而实现的。由于PMOS晶体管106的栅极被施加电压Vtnd，因此，在源极上产生电压(Vtnd+Vtpe)。这是通过使PMOS晶体管106的宽长比增大，使恒流电路104的电流值减小，使栅极源极间电压Vgs与阈值电压Vtpe大致相等而实现的。因此，如果把在输出端子102上产生的基准电压设为Vref，则Vref＝Vtnd+Vtpe。为了使基准电压Vref稳定，在输出端子102上设置有电容107。
NMOS耗尽型晶体管105具有温度越高则阈值电压的绝对值Vtnd越大的特性。PMOS晶体管106具有温度越高则阈值电压Vtpe越小的特性。由于基准电压Vref是将温度越高则越大的阈值电压Vtnd与温度越高则越小的阈值电压Vtpe相加后的电压，因此，如果使各自的温度特性抵消，则成为温度特性好的电压。
如以上所说明的那样，在第一实施方式的基准电压电路中，通过使用NMOS耗尽型晶体管105的源极跟随器与PMOS晶体管106的源极跟随器，能够输出温度特性好的基准电压Vref。
(第二实施方式)
图2是第二实施方式的基准电压电路的电路图。与图1的不同之处在于，将NMOS耗尽型晶体管105变更为NMOS耗尽型晶体管201、202。其它与图1相同。
接着，对第二实施方式的基准电压电路的连接进行说明。NMOS耗尽型晶体管202的栅极与接地端子100连接，源极与恒流电路103的一个端子连接，漏极与PMOS晶体管106的栅极连接。NMOS耗尽型晶体管201的栅极与NMOS耗尽型晶体管202的源极连接，源极与PMOS晶体管106的栅极连接，漏极与电源端子101连接。其它与图1相同。
接着，对第二实施方式的基准电压电路的动作进行说明。NMOS耗尽型晶体管202将恒流电路103作为负载电流而构成源极跟随器。PMOS晶体管106将恒流电路104作为负载电流而构成第2级源极跟随器。NMOS耗尽型晶体管201将恒流电路103、NMOS耗尽型晶体管202作为负载电流而构成第1级源极跟随器。设NMOS耗尽型晶体管201、202的阈值电压的绝对值为Vtnd，设PMOS晶体管106的阈值电压为Vtpe。
当向电源端子101施加电源电压VDD时，在NMOS耗尽型晶体管202的源极上产生电压Vtnd。这是通过使NMOS耗尽型晶体管202的宽长比增大，使恒流电路103的电流值减小而实现的。由于NMOS耗尽型晶体管201的栅极被施加电压Vtnd，因此在源极上产生电压(Vtnd+Vtnd)＝Vtnd×2。这是通过使NMOS耗尽型晶体管201的宽长比增大而实现的。由于PMOS晶体管106的栅极被施加电压Vtnd×2，因此，在源极上产生电压(Vtnd×2+Vtpe)。这是通过使PMOS晶体管106的宽长比增大，使恒流电路104的电流值减小而实现的。如果把在输出端子102上产生的基准电压设为Vref，则Vref＝Vtnd×2+Vtpe。
NMOS耗尽型晶体管201、202的阈值电压的绝对值Vtnd具有温度越高则越大的特性。PMOS晶体管106的阈值电压Vtpe具有温度越高则越小的特性。由于基准电压Vref是将温度越高则越大的阈值电压Vtnd与温度越高则越小的阈值电压Vtpe相加而得到的电压，因此，如果使各自的温度特性抵消，则成为温度特性好的电压。
另外，通过将与NMOS耗尽型晶体管201相同结构的n个晶体管相连，而使基准电压Vref成为(Vtnd×n+Vtpe)，能够进一步提高基准电压Vref的电压值。
如以上所说明的那样，在第二实施方式的基准电压电路中，通过使用NMOS耗尽型晶体管201、202这样的源极跟随器与PMOS晶体管106这样的源极跟随器，能够输出温度特性好的基准电压。并且，能够使基准电压的电压值提高与NMOS耗尽型晶体管的个数相应的量。
(第三实施方式)
图3是第三实施方式的基准电压电路的电路图。与图1的不同之处在于，追加了PMOS晶体管301。其它与图1相同。
对第三实施方式的基准电压电路的连接进行说明。PMOS晶体管301的栅极和漏极与PMSO晶体管106的源极连接，源极与输出端子102连接。其它与图1相同。
接着，对第三实施方式的基准电压电路的动作进行说明。NMOS耗尽型晶体管105将恒流电路103作为负载电流而构成第1级源极跟随器。PMOS晶体管106、301将恒流电路104作为负载电流而构成第2级源极跟随器。设NMOS耗尽型晶体管105的阈值电压的绝对值为Vtnd，设PMOS晶体管106、301的阈值电压为Vtpe。
当向电源端子101施加电源电压VDD时，在NMOS耗尽型晶体管105的源极上产生电压Vtnd。这是通过使NMOS耗尽型晶体管105的宽长比增大，使恒流电路103的电流值减小而实现的。由于PMOS晶体管106的栅极被施加电压Vtnd，因此在其源极上产生电压(Vtnd+Vtpe)。这是通过使PMOS晶体管106的宽长比增大，使恒流电路104的电流值减小而实现的。由于PMOS晶体管301的栅极施加电压(Vtnd+Vtpe)，因此在源极上产生电压(Vtnd+Vtpe+Vtpe＝Vtnd+Vtpe×2)。这是通过使PMOS晶体管301的宽长比增大而实现的。如果把在输出端子102上产生的基准电压设为Vref，则Vref＝Vtnd+Vtpe×2。
NMOS耗尽型晶体管105具有温度越高则阈值电压的绝对值Vtnd越大的特性。PMOS晶体管106、301具有温度越高则阈值电压Vtpe越小的特性。由于基准电压Vref是将温度越高则越大的阈值电压Vtnd与温度越高则越小的阈值电压Vtpe相加而得到的电压，因此，如果使各自的温度特性抵消，则成为温度特性好的电压。
另外，在第三实施方式中，使用2个PMOS晶体管进行了说明，但是不限于该结构，通过增加PMOS晶体管的个数并同样地连接这n个PMOS晶体管而使Vref成为(Vtnd+Vtpe×n)，能够进一步提高基准电压Vref的电压值。并且，即使将PMOS晶体管301变更为二极管也能够得到相同的效果。
如以上所说明的那样，在第三实施方式的基准电压电路中，通过使用NMOS耗尽型晶体管105的源极跟随器与PMOS晶体管106、301的源极跟随器，能够输出温度特性好的基准电压Vref。并且，基准电压Vref的电压值能够提高与PMOS晶体管的个数相应的量。
(第四实施方式)
图4是第四实施方式的基准电压电路的电路图。与图1的不同之处在于，追加了PMOS晶体管402与恒流电路401。其它与图1相同。
对第四实施方式的基准电压电路的连接进行说明。PMOS晶体管402的栅极与PMOS晶体管106的源极连接，漏极与接地端子100连接，源极与输出端子102连接。恒流电路401的一个端子与电源端子101连接，另一个端子与输出端子102连接。其它与图1相同。
接着，对第四实施方式的基准电压电路的动作进行说明。NMOS耗尽型晶体管105将恒流电路103作为负载电流而构成第1级源极跟随器。PMOS晶体管106将恒流电路104作为负载电流而构成第2级源极跟随器。PMOS晶体管402将恒流电路401作为负载电流而构成第3级源极跟随器。设NMOS耗尽型晶体管105的阈值电压的绝对值为Vtnd，设PMOS晶体管106、402的阈值电压为Vtpe。
当向电源端子101施加电源电压VDD时，在NMOS耗尽型晶体管105的源极上产生电压Vtnd。这是通过使NMOS耗尽型晶体管105的宽长比增大，使恒流电路103的电流值减小而实现的。由于PMOS晶体管106的栅极被施加电压Vtnd，因此，在源极上产生电压(Vtnd+Vtpe)。这是通过使PMOS晶体管106的宽长比增大，使恒流电路104的电流值减小而实现的。由于PMOS晶体管402的栅极被施加电压(Vtnd+Vtpe)，因此在源极上产生电压(Vtnd+Vtpe+Vtpe)＝(Vtnd+Vtpe×2)。这是通过使PMOS晶体管402的宽长比增大，使恒流电路401的电流值减小而实现的。如果把在输出端子102上产生的基准电压设为Vref，则Vref＝Vtnd+Vtpe×2。
NMOS耗尽型晶体管105的阈值电压的绝对值Vtnd具有温度越高则越大的特性。PMOS晶体管106、402的阈值电压Vtpe具有温度越高则越小的特性。因此，关于基准电压Vref，通过将温度越高则越大的Vtnd与温度越高则越小的Vtpe的电压相加而能够得到温度特性好的电压。并且，基准电压Vref的电压值能够提高与使Vtpe相加的个数相应的量。
另外，在第四实施方式的基准电压电路中，追加了第3级源极跟随器，但是，也可以进一步增加源极跟随器的级数。通过使源极跟随器为n级结构，基准电压Vref成为(Vtnd+Vtpe×n)。
并且，对追加PMOS晶体管的情况进行了说明，但是，也可以追加NMOS晶体管并同样地进行连接。
并且，即使在其它实施方式的基准电压电路中追加n级源极跟随器来进行构成，也能够得到相同的效果。
如以上所说明的那样，在第四实施方式的基准电压电路中，通过使用NMOS耗尽型晶体管105的源极跟随器与PMOS晶体管106、402的源极跟随器，能够输出温度特性好的基准电压Vref。并且，基准电压Vref的电压值能够提高与源极跟随器的级数相应的量。
(第五实施方式)
图5是第五实施方式的基准电压电路的电路图。与图1的不同之处在于，追加了起动用的NMOS耗尽型晶体管501。其它与图1相同。
对第五实施方式的基准电压电路的连接进行说明。NMOS耗尽型晶体管501的栅极与PMOS晶体管106的栅极连接，源极与PMOS晶体管106的源极连接，漏极与电源端子101连接。其它与图1相同。
接着，对第五实施方式的基准电压电路的动作进行说明。当向电源端子101施加电源电压VDD时，NMOS耗尽型晶体管501的栅极被施加电压Vtnd，电流从NMOS耗尽型晶体管501流向输出端子102。通过该电流而对电容107和在输出端子102上产生的寄生电容进行充电，因此能够快速地起动基准电压电路。
另外，在第五实施方式的基准电压电路中，使用在图1的电路中追加NMOS耗尽型晶体管501而成的结构进行了说明，但是，即使追加到其它实施方式的电路中，也能够得到相同的效果。
如以上所说明的那样，第五实施方式的基准电压电路能够输出温度特性好的基准电压，并能够快速起动基准电压电路。
如以上所说明的那样，本发明的基准电压电路能够输出温度特性好的基准电压，并能够快速起动基准电压电路。
另外，关于NMOS耗尽型晶体管105与PMOS晶体管106的宽长比以及恒流电路103与恒流电路104的电流值，只要被设定为抵消各个晶体管的温度特性即可，并不限于使宽长比增大或使电流值减小。
并且，关于本发明的基准电压电路，即使构成为使各晶体管的导电型相反，也能够得到相同的效果。

Claims (6)

1.一种基准电压电路，其特征在于，所述基准电压电路具有：
第一恒流电路；
第一导电型的第一晶体管，其源极与所述第一恒流电路连接，作为第1级源极跟随器进行工作；
第二恒流电路；
第二导电型的第二晶体管，其栅极与所述第一晶体管的源极连接，源极与所述第二恒流电路连接，作为第2级源极跟随器进行工作；以及
输出端子，其与所述第二晶体管的源极连接。
2.根据权利要求1所述的基准电压电路，其特征在于，
在所述基准电压电路中，在所述第一晶体管的源极与所述第一恒流电路之间连接有第一导电型的第三晶体管。
3.根据权利要求1所述的基准电压电路，其特征在于，
在所述基准电压电路中，在所述第二晶体管的源极与所述第二恒流电路之间连接有使栅极与漏极连接的第三晶体管。
4.根据权利要求1所述的基准电压电路，其特征在于，
在所述基准电压电路中，在所述第二晶体管的源极与所述第二恒流电路之间连接有二极管。
5.根据权利要求1至4中的任意一项所述的基准电压电路，其特征在于，
所述基准电压电路具有：
第三恒流电路；以及
第二导电型的第四晶体管，其栅极与所述第二恒流电路连接，源极与所述第三恒流电路连接，作为第3级源极跟随器进行工作。
6.根据权利要求5所述的基准电压电路，其特征在于，
所述基准电压电路具有起动用晶体管，该起动用晶体管的栅极与从所述第2级起的源极跟随器的输入端连接，源极与所述基准电压电路的输出端子连接。
CN201510032785.5A 2014-01-27 2015-01-22 基准电压电路 Active CN104808731B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014012660A JP6292901B2 (ja) 2014-01-27 2014-01-27 基準電圧回路
JP2014-012660 2014-01-27

Publications (2)

Publication Number Publication Date
CN104808731A true CN104808731A (zh) 2015-07-29
CN104808731B CN104808731B (zh) 2018-06-29

Family

ID=53678970

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510032785.5A Active CN104808731B (zh) 2014-01-27 2015-01-22 基准电压电路

Country Status (5)

Country Link
US (1) US9811105B2 (zh)
JP (1) JP6292901B2 (zh)
KR (1) KR102208799B1 (zh)
CN (1) CN104808731B (zh)
TW (1) TWI643055B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107678480A (zh) * 2017-11-13 2018-02-09 常州欣盛微结构电子有限公司 一种用于低功耗数字电路的线性电压管理器
CN110874112A (zh) * 2018-08-31 2020-03-10 艾普凌科有限公司 恒流电路

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6805049B2 (ja) * 2017-03-31 2020-12-23 エイブリック株式会社 基準電圧発生装置
JP7190927B2 (ja) 2019-02-08 2022-12-16 エイブリック株式会社 基準電圧回路及び半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58159119A (ja) * 1982-03-18 1983-09-21 Seiko Epson Corp Ｃｍｏｓ集積回路用基準電圧回路
CN1065532A (zh) * 1992-03-20 1992-10-21 三星电子株式会社 基准电流产生电路
US5451890A (en) * 1992-08-24 1995-09-19 California Institue Of Technology Gallium arsenide source follower FET logic family with diodes for preventing leakage currents
CN1136730A (zh) * 1995-04-05 1996-11-27 精工电子工业株式会社 基准电压半导体器件
JPH11134049A (ja) * 1997-10-30 1999-05-21 Dve:Kk 基準電圧回路
US20010005160A1 (en) * 1993-08-31 2001-06-28 Fujitsu Limited Reference voltage generation circuit using source followers
JP2007035071A (ja) * 2006-10-30 2007-02-08 Ricoh Co Ltd 低電圧動作の基準電圧源回路
JP2009294978A (ja) * 2008-06-06 2009-12-17 Asahi Kasei Toko Power Device Corp 基準電圧回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4397211B2 (ja) 2003-10-06 2010-01-13 株式会社リコー 基準電圧発生回路及びそれを用いた電源装置
US7956672B2 (en) * 2004-03-30 2011-06-07 Ricoh Company, Ltd. Reference voltage generating circuit
TWI283965B (en) * 2005-11-10 2007-07-11 Sunext Technology Co Ltd Source follower
JP2008084342A (ja) * 2007-12-06 2008-04-10 Ricoh Co Ltd 低電圧動作の基準電圧源回路
US7944303B2 (en) * 2009-01-21 2011-05-17 Fairchild Semiconductor Corporation Super source follower output impedance enhancement
JP2010283735A (ja) * 2009-06-08 2010-12-16 Seiko Epson Corp 検出装置及び固体撮像装置
JP5250501B2 (ja) * 2009-08-04 2013-07-31 ルネサスエレクトロニクス株式会社 温度検出回路
TWI411902B (zh) * 2010-09-27 2013-10-11 Himax Tech Ltd 電壓調節電路
JP5884234B2 (ja) * 2011-03-25 2016-03-15 エスアイアイ・セミコンダクタ株式会社 基準電圧回路
TWI461883B (zh) * 2012-03-28 2014-11-21 Novatek Microelectronics Corp 電壓緩衝器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58159119A (ja) * 1982-03-18 1983-09-21 Seiko Epson Corp Ｃｍｏｓ集積回路用基準電圧回路
CN1065532A (zh) * 1992-03-20 1992-10-21 三星电子株式会社 基准电流产生电路
US5451890A (en) * 1992-08-24 1995-09-19 California Institue Of Technology Gallium arsenide source follower FET logic family with diodes for preventing leakage currents
US20010005160A1 (en) * 1993-08-31 2001-06-28 Fujitsu Limited Reference voltage generation circuit using source followers
CN1136730A (zh) * 1995-04-05 1996-11-27 精工电子工业株式会社 基准电压半导体器件
JPH11134049A (ja) * 1997-10-30 1999-05-21 Dve:Kk 基準電圧回路
JP2007035071A (ja) * 2006-10-30 2007-02-08 Ricoh Co Ltd 低電圧動作の基準電圧源回路
JP2009294978A (ja) * 2008-06-06 2009-12-17 Asahi Kasei Toko Power Device Corp 基準電圧回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107678480A (zh) * 2017-11-13 2018-02-09 常州欣盛微结构电子有限公司 一种用于低功耗数字电路的线性电压管理器
CN110874112A (zh) * 2018-08-31 2020-03-10 艾普凌科有限公司 恒流电路
CN110874112B (zh) * 2018-08-31 2022-06-14 艾普凌科有限公司 恒流电路

Also Published As

Publication number Publication date
TWI643055B (zh) 2018-12-01
US20150212536A1 (en) 2015-07-30
TW201546598A (zh) 2015-12-16
JP2015141462A (ja) 2015-08-03
CN104808731B (zh) 2018-06-29
JP6292901B2 (ja) 2018-03-14
KR102208799B1 (ko) 2021-01-28
KR20150089941A (ko) 2015-08-05
US9811105B2 (en) 2017-11-07

Similar Documents

Publication Publication Date Title
CN101026332B (zh) 充电泵电路
CN102915070B (zh) 半导体集成电路
CN101867358B (zh) 延迟电路
CN104808731A (zh) 基准电压电路
CN103576731B (zh) 稳压器
KR20110109952A (ko) 차동 증폭 회로
CN103997326A (zh) 一种导通电阻恒定的自举开关电路
US8829964B1 (en) Compensated hysteresis circuit
CN103324232B (zh) 基准电压电路
US20150303919A1 (en) Level Shifter and Digital to Analog Converter
CN105094206A (zh) 偏置电路
CN102402237B (zh) 恒流电路
CN105469818A (zh) 读出放大器
CN104796094A (zh) 放大电路
CN104299647A (zh) 负压转换电路
CN103066976B (zh) 一种低关断态电流晶体管电路
CN102298408A (zh) 稳压电路
CN102243256B (zh) 阈值电压产生电路
CN202331252U (zh) 阈值电压产生电路
CN103777673A (zh) 基准电压生成电路
CN102654779A (zh) 一种可提供宽范围工作电压的基准电流源
CN201654085U (zh) 阈值电压产生电路
CN107196632A (zh) 一种上电复位电路
CN202797926U (zh) 一种限流电路
TWI511450B (zh) 開關電路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160325

Address after: Chiba County, Japan

Applicant after: DynaFine Semiconductor Co.,Ltd.

Address before: Chiba County, Japan

Applicant before: Seiko Instruments Inc.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Chiba County, Japan

Applicant after: ABLIC Inc.

Address before: Chiba County, Japan

Applicant before: DynaFine Semiconductor Co.,Ltd.

GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Nagano

Patentee after: ABLIC Inc.

Address before: Chiba County, Japan

Patentee before: ABLIC Inc.