JP2008084342A - 低電圧動作の基準電圧源回路 - Google Patents
低電圧動作の基準電圧源回路 Download PDFInfo
- Publication number
- JP2008084342A JP2008084342A JP2007315416A JP2007315416A JP2008084342A JP 2008084342 A JP2008084342 A JP 2008084342A JP 2007315416 A JP2007315416 A JP 2007315416A JP 2007315416 A JP2007315416 A JP 2007315416A JP 2008084342 A JP2008084342 A JP 2008084342A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- gate
- voltage
- source
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
【課題】基準電圧源回路の電源(動作)電圧を1V以下にすることは困難である。
【解決手段】スレッシュホールド電圧Vtの温度特性が共に等しく、その温度係数の符号が互いに逆で、不純物濃度が互いに異なるゲートを有する2つのMOSトランジスタにおけるゲート・ソース間電圧の差を基準電圧Vrefとして出力する。両トランジスタのゲートを相互接続し、一方のトランジスタのソースを接地すれば、前記ゲート・ソース間電圧の差は、他方のトランジスタのソース電圧となり、このソース電圧がVrefとなる。
【選択図】図5
【解決手段】スレッシュホールド電圧Vtの温度特性が共に等しく、その温度係数の符号が互いに逆で、不純物濃度が互いに異なるゲートを有する2つのMOSトランジスタにおけるゲート・ソース間電圧の差を基準電圧Vrefとして出力する。両トランジスタのゲートを相互接続し、一方のトランジスタのソースを接地すれば、前記ゲート・ソース間電圧の差は、他方のトランジスタのソース電圧となり、このソース電圧がVrefとなる。
【選択図】図5
Description
本発明は、アナログ回路などに用いられる基準電圧源回路に関し、特に低電圧で動作可能な基準電圧源回路に関する。
MOSトランジスタを用いた従来の基準電圧源としては、例えば、特許文献1では、従来の基板やチャネルドープの濃度を変えることにより作ったデプレッショントランジスタとエンハンスメントトランジスタのスレッシュホールド電圧の差を基準電圧として出力している。
また、特許文献2おける従来技術として、バイポーラトランジスタの代わりにMOSトランジスタのゲート弱反転領域(ゲートが反転するスレッシュホールド電圧の近傍で動作させることをいい、通常は強反転領域での動作が一般)を利用することにより絶対温度に比例する電圧PTAT(Proportional To Absolute Temperature)を出力している。
特許文献1の場合、基板やチャネルドープの濃度の異なるトランジスタは、導電係数およびその温度特性が異なるため、所望の温度特性を持つ基準電圧源を実現するのは難しい。また、二つのトランジスタのチャネルドープ量を個別に制御しなければならないためプロセスの変動の影響を受けやすい欠点もある。
尚、導伝係数の温度特性を補正するには、上記公報2中に紹介された非特許文献1にあるように、別途、電流バイアス回路が必要となる。
特許文献2中の従来技術の場合、ゲートの弱反転領域を利用するため、以下のような課題がある。
a)MOSトランジスタのゲートを弱反転領域にするためには、弱反転用の微小電流バイアス回路が必要となる。前記特許文献2中に紹介された非特許文献2によれば、MOSトランジスタを弱反転領域に保つにはドレイン電流は、
I≦((n−1)/e2)SμCoxUT2
を満たさなければならない。ここで、nはスロープファクタ、Sは実効的なチャネル幅Wとチャネル長Lの比(Weff/Leff)、μはチャネル内のキヤリアの移動度、Coxは単位面積当たりの酸化膜の静電容量である。
a)MOSトランジスタのゲートを弱反転領域にするためには、弱反転用の微小電流バイアス回路が必要となる。前記特許文献2中に紹介された非特許文献2によれば、MOSトランジスタを弱反転領域に保つにはドレイン電流は、
I≦((n−1)/e2)SμCoxUT2
を満たさなければならない。ここで、nはスロープファクタ、Sは実効的なチャネル幅Wとチャネル長Lの比(Weff/Leff)、μはチャネル内のキヤリアの移動度、Coxは単位面積当たりの酸化膜の静電容量である。
具体的には、上記特許文献2中に紹介された非特許文献3にあるように、n=1.7;S=1;μ=750cm2/Vs;Cox=45nF/cm2;UT=26mVとした場合、室温でのドレイン電流は2nA以下の微小なドレイン電流にしなければならず極めて困難である。
b)しかも、上述のように2nA以下の微小なドレイン電流で動作させる場合は、ドレイン・基板間の寄生ダイオードのリーク電流の影響を受けやすく、寄生ダイオードの影響による問題が起きる。例えば、上記特許文献2中に紹介された非特許文献4の第268頁には、80℃以上の温度ではリーク電流によるずれが発生することが記載されている。
そこで、特許文献2では、強反転領域を利用することで微小電流バイアス回路を不要とし、かつ80℃以上の高温でも安定動作するMOSトランジスタを用いた電圧発生回路を提供するために、図1(特許文献2中の図22を再掲)に示すように、互いに異種導電型の半導体ゲートを持つMOSトランジスタ101、102から構成される負の温度係数を有する電圧源回路と、同一導電型で不純物濃度の異なる半導体ゲートを持つMOSトランジスタ103、104から構成される正の温度係数を有する電圧源回路とを組み合わせて、所望の温度特性のMOSトランジスタを用いた回路を提供している。
特公平04−65546号公報
特開2001−284464号公報
R.A.Blauschild et al,"A New NMOS Temperature‐Stable Vol.SC-13,No6,pp.767-773,Dec.1978.
E.Vittoz and J.Fellrath, "CMOS Analog Integrated Circuits Based on Weak Inversion Operation"Vol..SC-12,No.3,pp.224-231,June.1977.
米国特許明細書;USP4327320.4/1982"REFERENCE VOLTAGE SOURCE"Oguey
Oguey et al.,"MOS Voltage Reference Based on Polysilicon Gate Work Function Diffence"IEEE Journal of Solid-State Circuits,Vol.SC-15,No.3,KUn.1980.
上記特許文献2では、正の温度特性を持つ電圧発生回路の出力電圧は数十mV〜百数十mVしかないのに対し、負の温度特性を持つ電圧発生回路の出力電圧は約1Vもある。従って、所望の温度特性の基準電源回路を構成するために、この二つの電圧を何らかの比で足し合わせるが、図1では電源電圧Vccは1V以上必要となる。実際の試作品で検証したところ約1.2Vあたりが最低動作電圧であった。図1中のV1が正の温度特性の電圧出力であり約1Vで、電源VccとV1の端子間にソースフォロアーのトランジスタM5が入り、その動作開始動電圧として数mVの電圧が必要で、その合計が最低Vccとなるからである。
ところで、近年、携帯機器の普及に伴いバッテリー動作のLSIへの要求もさまざまな形でなされるようになってきており、その中でもバッテリー寿命を大幅に延ばす低電圧化が強く要求されている。図1の回路の最低動作電圧1.2Vも決して高い電圧ではないのであるが、乾電池1本で駆動するようなシステムでは0.9V以下の低い動作電圧Vccが要求される。公報2以外の従来技術でもこのような低い電圧には対応していない。
そこで、本発明は、アナログ回路などに用いられる基準電圧源回路において特に1V以下の低電圧でも安定な動作を実現することを主たる目的とする。
また、同時に本発明の基準電圧源回路は80℃以上の動作温度においても安定した動作を可能にすること、および基準電圧源回路に所望の温度特性を持たせることをも目的とする。
また、同時に本発明の基準電圧源回路は80℃以上の動作温度においても安定した動作を可能にすること、および基準電圧源回路に所望の温度特性を持たせることをも目的とする。
請求項1記載の発明は、スレッシュホールド電圧Vtの温度特性が共に等しく、その温度係数の符号が互いに逆で、不純物濃度が互いに異なるゲートを有する2つのMOSトランジスタにおけるゲート・ソース間電圧の差を出力することを特徴とする。
請求項2記載の発明は、第1のMOSトランジスタと第2のMOSトランジスタのそれぞれのゲートを相互接続し、前記第1のMOSトランジスタと前記第2のMOSトランジスタのそれぞれのソース電圧の差を出力することを特徴とする。具体的な構成としては請求項3図5に対応)、請求項4(図6に対応)がある。
請求項5記載の発明(図7〜図10に対応)は、第1のMOSトランジスタと第2のMOSトランジスタのそれぞれのソースを相互接続し、そして、前記第1のMOSトランジスタと前記第2のMOSトランジスタのそれぞれのゲート電圧の差を出力することを特徴とする。具体的な構成としては請求項6(図7に対応)がある。
請求項7記載の発明(図7〜図15に対応)は、前記第1のMOSトランジスタと前記第2のMOSトランジスタのいずれか一方のMOSトランジスタにおけるゲートおよびソースを相互接続し、他方のMOSトランジスタのゲート・ソース間電圧を出力することを特徴とする。
請求項8記載の発明(図11に対応)は、請求項7の構成において、ソースをゲートに接続したデプレッション型の第2のMOSトランジスタのソースを第1のMOSトランジスタのドレインに接続し、そして、第3のn型チヤネルMOSトランジスタのドレイン、ゲートおよびソースを、それぞれ第2のMOSトランジスタのドレイン、第2のMOSトランジスタのソース、および第1のMOSトランジスタのゲートに接続し、そして第1のMOSトランジスタのゲート・ソース間に抵抗を接続し、前記第1のMOSトランジスタのゲート電位を出力することを特徴とする。
請求項9記載の発明(図11、図12に対応)は、請求項6もしくは8の構成において、上記抵抗を複数の抵抗による分圧回路とし、随意のレベルの出力電圧を得ることを特徴とする。
請求項10記載の発明は、製造の際の拡散,成膜工程後に、上記複数の抵抗の抵抗値のレーザトリミングなどの加工により調整可能としたことを特徴とする。
請求項11記載の発明(図16〜図18に対応)は、請求項8〜10の構成において、前記第1および第2のMOSトランジスタをp型チャネルのタイプで構成することを特徴とする。
請求項12記載の発明は、請求項1〜11の構成において、前記第1及び第2のMOSトランジスタのドレイン電流を等しくしたことを特徴とする。
請求項13記載の発明は、請求項1〜12の構成において、前記第1および前記第2のMOSトランジスタの各ゲートは多結晶シリコンまたは多結晶SixGe1-xよりなることを特徴とする。
本発明は、同一の導電型で不純物の濃度の異なるゲートを有する複数のMOSトランジスタを用いて基準電圧源回路を形成したものであり、詳しくは、同一の導電型で不純物の濃度の異なるゲートを有する2つのMOSトランジスタにおける仕事関数の差を出力として引き出すように構成しており、より詳しくは、請求項1のごとく、スレッシュホールド電圧Vtの温度特性が共に等しく、その温度係数の符号が互いに逆で、不純物濃度が互いに異なるゲートを有する2つのMOSトランジスタにおけるゲート・ソース間電圧の差を出力する構成としたものであり(請求項1)、温度に依存しない定電圧を出力できるだけでなく、低電圧動作が可能となり、80℃以上でも安定して動作する。また、トランジスタを弱反転領域だけではなく強反転領域でも使用可能としたため、微少電流バイアス回路や導伝係数の温度特性を補正するための電流バイアス回路を不要にできる。
スレッシュホールド電圧Vtの温度特性が共に等しく、その温度係数の符号が互いに逆で、不純物濃度が互いに異なるゲートを有する2つのMOSトランジスタの具体例は請求項14に示す。
スレッシュホールド電圧Vtの温度特性が共に等しく、その温度係数の符号が互いに逆で、不純物濃度が互いに異なるゲートを有する2つのMOSトランジスタの具体例は請求項14に示す。
両トランジスタのゲートを相互接続すれば(請求項2)、前記ゲート・ソース間電圧の差はソース電圧の差となり、このソース電圧の差がVrefとなる。両トランジスタのソースを相互接続すれば(請求項5)、前記ゲート・ソース間電圧の差はゲート電圧の差となり、このゲート電圧の差がVrefとなる。また、いずれか一方のトランジスタのゲート・ソース間を相互接続すれば(請求項7)、前記ゲート・ソース間電圧の差は他方のトランジスタのゲート・ソース間電圧となり、この電圧がVrefとなる。このように色々な回路構成で本発明の基準電圧源回路を提供できるので製作時の自由度も高い。
また、以上の各基準電圧源回路において、Vrefの出力部に接続した抵抗を複数の抵抗による分圧回路として構成すれば(請求項9)、随意のレベルの基準電圧Vrefを得ることができる。
更に、前記分圧回路を構成する抵抗の値を、製造の際の拡散、成膜工程後に、調整可能とする手段を備えれば(請求項10)、完成後も基準電圧Vrefの大きさを随意に変更することができる。
本発明は、フェルミレベルの異なるゲートを有し、同一の導伝型でゲートの不純物濃度のみが異なるペアのMOSトランジスタを用い、強反転でも使えるCMOSプロセスで低電圧動作の基準電圧源を実現するものである。本発明の実施例を説明する前に、本発明の原理を説明する。
MOSトランジスタを強反転させるためのスレッシュホールド電圧Vtは、
Vt=φms−Qf/Cox+2φf−Qb/Cox (1)
で表わされる。ここで、φmsはゲートの仕事関数φmと基板の仕事関数φsの差、Qfは酸化膜中の固定電荷、φfは基板のフェルミレベル、Qbは反転層と基板間の空乏層内電荷、Coxは酸化膜の単位面積当たりの静電容量である。
Vt=φms−Qf/Cox+2φf−Qb/Cox (1)
で表わされる。ここで、φmsはゲートの仕事関数φmと基板の仕事関数φsの差、Qfは酸化膜中の固定電荷、φfは基板のフェルミレベル、Qbは反転層と基板間の空乏層内電荷、Coxは酸化膜の単位面積当たりの静電容量である。
さらに、
φm=χ+Eg/2±φf
の関係があり、φmの第3項φfの符号はゲートがp型なら正、n型なら負である。同じ導電型の半導体で低濃度(Ng1)と高濃度(Ng2)のゲートを待つペアトランジスタにおけるスレッシュホールド電圧Vtの差は、ゲート材の仕事関数φmの差に等しく、さらにフェルミレベルφfの差となり、キャリア濃度が不純物濃度に等しい場合下記数式(2)が成り立つ。
φm=χ+Eg/2±φf
の関係があり、φmの第3項φfの符号はゲートがp型なら正、n型なら負である。同じ導電型の半導体で低濃度(Ng1)と高濃度(Ng2)のゲートを待つペアトランジスタにおけるスレッシュホールド電圧Vtの差は、ゲート材の仕事関数φmの差に等しく、さらにフェルミレベルφfの差となり、キャリア濃度が不純物濃度に等しい場合下記数式(2)が成り立つ。
Vt1−Vt2=φm(Ng1)−φm(Ng2)
=[Eg1/2−φf(Ng1)]−[Eg1/2−φf(Ng1)]
=φf(Ng2)−φf(Ng1)
=−kT/qln(Ng1/Ni)+kT/qln(Ng2/Ni)
=kT/qln(Ng2/Ng1) (2)
ここで、kはボルツマン常数、qは電子の電荷量、Tは絶対温度、Egはシリコンのバンドギャップ、Niは真性半導体のキャリア濃度である。
=[Eg1/2−φf(Ng1)]−[Eg1/2−φf(Ng1)]
=φf(Ng2)−φf(Ng1)
=−kT/qln(Ng1/Ni)+kT/qln(Ng2/Ni)
=kT/qln(Ng2/Ng1) (2)
ここで、kはボルツマン常数、qは電子の電荷量、Tは絶対温度、Egはシリコンのバンドギャップ、Niは真性半導体のキャリア濃度である。
ここで、上記Vt1−Vt2=ΔVの温度特性について検討する。ゲートが上記公報2で提案されているような単結晶又はダングリングボンドが十分ターミネートされている多晶シリコンや多結晶SixGe1-xの場合、Ng2、Ng1 共に濃度に対する温度変化(温度特性)は非常に小さいのでΔVは、正の温度特性を有し、絶対温度Tに比例した電圧PTAT(Proportional To Absolute Temperature)になる。(2)式の両辺をTで微分すると(3)式が得られる。
dΔV/dT=(k/q)ln(Ng2/Ng1) (3)
dΔV/dT=(k/q)ln(Ng2/Ng1) (3)
(3)式をもとにグラフ化してみると、図2のようになる(Ng2=5E18cm3とした)。(a)は横軸がNg1、(b)は、ρ=1/(Ng1・q・μ)の式を使ってシート抵抗に換算してプロットし直したものである。この図からわかるように、ゲートの抵抗値が大きくなるにつれて温度係数が増加するという特性を持つ。
一方、本発明はゲートを、従来例とは異なり、ダングリングボンドが十分ターミネートされていない多結晶シリコンまたは多結晶SiXGe1-Xで構成する。この場合の多結晶シリコンの抵抗率の温度特性は大きいことが知られている。たとえばシート抵抗が1KΩ/□で約−800ppm程度、10KΩ/□で約−5500ppm程度の負の温度特性を示す。このことはNg1が温度特性を持つことを意味している。Ng1は温度の関数として
Ng1=f[(T)(Ng10)] (4)
と簡単に表される。尚、(2)式の段階では温度成分を含むため、その(2)式を温度で微分した式は(3)式のように単純には書き表されない。
Ng1=f[(T)(Ng10)] (4)
と簡単に表される。尚、(2)式の段階では温度成分を含むため、その(2)式を温度で微分した式は(3)式のように単純には書き表されない。
図3に本発明にかかわる実施例での実測した結果を示した。ゲート幅/ゲート長=50μm/100μm、ゲート酸化膜厚=300Åの一般的なNチャネル電界効果トランジスタで、多結晶シリコンゲートの不純物濃度の条件を変えた時の同トランジスタのVtと、もっとも高濃度(縮退していると考えられる30Ω/□の場合)の不純物濃度を持つトランジスタのVtとの差の温度特性を測定したものである。
図2と比較するとゲート抵抗が2E3Ω/□あたりまで同様の変化を示し、それより大きくなると温度特性(温度係数)が急激に減少している。これは多結晶シリコン中の不純物濃度の温度特性が2E3Ω/□以上の濃度になるとVrefの温度特性を決める主たる要因になっていることを示している。そして、ゲート抵抗値が約9KΩ/□あたりでVrefの温度特性が0になる。この点よりゲート抵抗が大きい(不純物濃度が少なくなる)と今度はVrefの温度特性は負に転じる。
このように、温度係数が同一でゲート抵抗の異なる2つのトランジスタを用い、両温度係数を相殺することにより、温度係数を持たない電圧Vrefが得られる。このようにΔV(=Vt1−Vt2)が温度特性を持たないことから次の(5)式を得ている。この(5)式からわかるように、ゲートの不純物の濃度比のみで定まる基準電圧が得られる。
Vref=Vt1−Vt2=(kT/q)ln(Ng2/Ng1) (5)
Vref=Vt1−Vt2=(kT/q)ln(Ng2/Ng1) (5)
図4はゲート抵抗に対するスレッシュホールド電圧Vtの関係を示している。たとえばVrefの温度特性が0になるような基準電圧を得るためには先の検討から30Ω/□のゲート抵抗値を持つトランジスタと9KΩ/□の抵抗値を持つトランジスタを組み合わせて作ればよいことが分かった。
図4からその時のトランジスタのVtを読み取るとVt1(9KΩ/□)=−0.23V、Vt2(30Ω/□)=−0.34Vであり、Vref=Vt1−Vt2=0.11Vとなる。この電圧の値が1Vより十分低いため、電池駆動のシステムで低電圧のVrefを作る上で非常に有利となるのである。
本発明では図3、図4で説明したような、たとえば30Ω/□のゲート抵抗値を持つトランジスタと9KΩ/□の抵抗値を持つトランジスタを用い、その二つのトランジスタのフェルミレベルφfの差(サブスレショールド電圧Vtの差)をVrefとして取り出すことを特徴としている。具体的な回路の実施例は図5〜図15で後述する。
次にトランジスタの作成プロセスについて説明する。
リン濃度の異なるゲートを作成する方法としては、ノンドープゲートをデポジットした後、低濃度ゲートにしたい部分を酸化膜でマスキングし、それからリンのデポジットによってマスキングしていない部分を高濃度ドープし、低濃度部分は、マスク酸化膜をエッチングした後イオン注入でリンを低濃度ドープすればよい。又は高濃度部分も低濃度部分と同様にイオン注入で形成することも可能である。このようにして、同一導電型でフェルミレベルφfの異なるゲートを持つペアトランジスタが作成できる。ゲートヘのドーピング以外は同じ工程で作られるため、同じ絶縁膜厚、チャネルドープ、チャネル長、チャネル幅を有し、不純物濃度だけが異なるので前述したように、スレッシュホールド電圧Vtの差がゲートのフェルミレベルφfの差となる。
リン濃度の異なるゲートを作成する方法としては、ノンドープゲートをデポジットした後、低濃度ゲートにしたい部分を酸化膜でマスキングし、それからリンのデポジットによってマスキングしていない部分を高濃度ドープし、低濃度部分は、マスク酸化膜をエッチングした後イオン注入でリンを低濃度ドープすればよい。又は高濃度部分も低濃度部分と同様にイオン注入で形成することも可能である。このようにして、同一導電型でフェルミレベルφfの異なるゲートを持つペアトランジスタが作成できる。ゲートヘのドーピング以外は同じ工程で作られるため、同じ絶縁膜厚、チャネルドープ、チャネル長、チャネル幅を有し、不純物濃度だけが異なるので前述したように、スレッシュホールド電圧Vtの差がゲートのフェルミレベルφfの差となる。
次に、フェルミレベルφfの差を取り出す方法について説明する。
飽和領域(Vds>Vgs−Vt)にあるMOSトランジスタのドレイン電流Idは、
Id=(β/2)(Vgs−Vt)2で表される。Vdsはドレイン・ソース間電圧、Vgsはゲート・ソース間電圧である。
飽和領域(Vds>Vgs−Vt)にあるMOSトランジスタのドレイン電流Idは、
Id=(β/2)(Vgs−Vt)2で表される。Vdsはドレイン・ソース間電圧、Vgsはゲート・ソース間電圧である。
従って、ゲート濃度が異なるペアMOSトランジスタM1、M2のドレイン電流Id1、Id2は、
Id1=(β1/2)(Vgs1−Vt1)2
Id2=(β2/2)(Vgs2一Vt2)2
である。
Id1=(β1/2)(Vgs1−Vt1)2
Id2=(β2/2)(Vgs2一Vt2)2
である。
ここで、Vgs1とVgs2、Vt1とVt2は、それぞれMOSトランジスタM1とM2のゲート・ソース間電圧、スレッシュホールド電圧である。また、β1、β2は、それぞれMOSトランジスタM1、M2の導電係数であり、
β=μ(εOX/TOX)(Weff/Leff)
の形で表わされる。ここで、μ;キャリア移動度、εOX;酸化膜の誘電率、TOX;酸化膜厚、Weff;実効チヤネル幅、Leff;実効チャネル長である。
β=μ(εOX/TOX)(Weff/Leff)
の形で表わされる。ここで、μ;キャリア移動度、εOX;酸化膜の誘電率、TOX;酸化膜厚、Weff;実効チヤネル幅、Leff;実効チャネル長である。
ペアMOSトランジスタは、キャリア移動度μ、酸化膜の誘電率εOX、酸化膜厚TOX、実効チャネル幅Weff、実効チヤネル長Leffが等しいのでβ1=β2となって、Id1=Id2とすることで、(β/2)の項が落ち、
(Vgs1−Vt1)2=(Vgs2−Vt2)2
となる。VGSを適切にバイアスして、ゲート・ソース間電圧の差(Vgs1−Vgs2)からスレッシュホールド電圧の差(Vt2−Vt1)が得られ、それがフェルミレベルφfの差となる。
(Vgs1−Vt1)2=(Vgs2−Vt2)2
となる。VGSを適切にバイアスして、ゲート・ソース間電圧の差(Vgs1−Vgs2)からスレッシュホールド電圧の差(Vt2−Vt1)が得られ、それがフェルミレベルφfの差となる。
以下、図面を用いて、本発明に係る基準電圧源回路の具体例として、ゲートの不純物濃度のみが異なるペアMOSトランジスタのスレッシュホールド電圧Vtの差すなわちφfの差を取り出すための具体的な回路構成の実施例を説明する。なお、以下に示す図面中の三角で囲ったトランジスタ(MOSトランジスタM1)はゲートが低濃度(Ng1)のn型ポリシリコンであることを示す。
MOSトランジスタM2は、高濃度(Ng2)のn型ポリシリコンゲートを持つMOSトランジスタである。具体的にはVrefの温度特性を0にするため、トランジスタM1のゲート抵抗は約30Ω/□、トランジスタM2のゲート抵抗は約9KΩ/□となるように不純物濃度Ng1、Ng2を調整してある。また、以下の各回路構成例において、MOSトランジスタM1とM2は、同じ絶縁膜厚、チャネルドープ、チャネル長、チャネル幅を有し(それゆえ導電係数βが等しい)、不純物濃度だけが異なる。
[第1の実施形態]
最初にペアMOSトランジスタのゲートを相互接続した回路構成例について述べる。この構成では、両トランジスタのゲート電位が等しいため、“ゲート・ソース間電圧の差”は、ペアMOSトランジスタの“ソース電圧の差”に等しく、これがVrefとして取り出される。
最初にペアMOSトランジスタのゲートを相互接続した回路構成例について述べる。この構成では、両トランジスタのゲート電位が等しいため、“ゲート・ソース間電圧の差”は、ペアMOSトランジスタの“ソース電圧の差”に等しく、これがVrefとして取り出される。
(実施例1)
ペアMOSトランジスタM1とM2を並列接続した回路構成例を図5に示す。同図に示すように、本回路は、電源VccとGNDの間に、定電流回路Z1と低濃度(Ng1)n型ポリシリコンのゲートを持つMOSトランジスタM1とを直列にして挿入し、また、高濃度(Ng2)n型ポリシリコンのゲートを持つMOSトランジスタM2と定電流回路Z2とを直列にして挿入し、そして両トランジスタM1、M2のゲートを相互接続している。
ペアMOSトランジスタM1とM2を並列接続した回路構成例を図5に示す。同図に示すように、本回路は、電源VccとGNDの間に、定電流回路Z1と低濃度(Ng1)n型ポリシリコンのゲートを持つMOSトランジスタM1とを直列にして挿入し、また、高濃度(Ng2)n型ポリシリコンのゲートを持つMOSトランジスタM2と定電流回路Z2とを直列にして挿入し、そして両トランジスタM1、M2のゲートを相互接続している。
それぞれのMOSトランジスタM1、M2の導電係数βを揃え、前記定電流回路Z1、Z2の挿入により、各トランジスタのそれぞれのドレイン・ソース間電流を等しくする(I1=I2)。定電流回路としては例えば、トランジスタであり、それを電流飽和領域で使用するか、あるいは後の回路図に示すようにカレントミラー回路を付加してもよい。
この構成においては、“ゲート・ソース間電圧の差”は、“ソース電圧の差”に等しく(ゲート電位が等しいため)、そして、トランジスタM1のソース電位が0のため、前記“ソース電圧の差”は、トランジスタM2の“ソース電位”に等しい。よって、このソース電位がフェルミレベルφfの差UTln(Ng2/Ng1)に等しく、このソース電位をVref出力として取り出すことができる。
最低Vccは、VrefとトランジスタM2のソース・ドレイン間電圧の和に等しく、Vrefは0.11V程度なので、Vccを容易に1V以下にできることが分かる。
(実施例2)
次に、MOSトランジスタM1とM2を直列接続した回路構成例について述べる。図6は、本回路構成例の基本的な回路図である。同図に示すように、本回路は、電源VccとGNDの間に、低濃度(Ng1)n型ポリシリコンのゲートを持つMOSトランジスタM1と、高濃度(Ng2)n型ポリシリコンのゲートに有するMOSトランジスタM2を直列接続し、そして両トランジスタの各ゲートをトランジスタM2のドレインに共通接続する。
次に、MOSトランジスタM1とM2を直列接続した回路構成例について述べる。図6は、本回路構成例の基本的な回路図である。同図に示すように、本回路は、電源VccとGNDの間に、低濃度(Ng1)n型ポリシリコンのゲートを持つMOSトランジスタM1と、高濃度(Ng2)n型ポリシリコンのゲートに有するMOSトランジスタM2を直列接続し、そして両トランジスタの各ゲートをトランジスタM2のドレインに共通接続する。
この構成においても図5の場合と同様に、“ゲート・ソース間電圧の差”は、“ソース電圧の差”に等しく(ゲート電位が等しいため)、そして、トランジスタM1のソース電位が0のため、前記“ソース電圧の差”は、トランジスタM2の“ソース電位”に等しい。よって、このソース電位をVref出力として取り出すことができる。
[第2の実施形態]
次にペアMOSトランジスタのソースを相互接続した回路構成例について述べる。この構成では、両トランジスタのソース電位が等しいため、“ゲート・ソース間電圧の差”は、ペアMOSトランジスタの“ゲート電圧の差”に等しく、これがVrefとして取り出される。
次にペアMOSトランジスタのソースを相互接続した回路構成例について述べる。この構成では、両トランジスタのソース電位が等しいため、“ゲート・ソース間電圧の差”は、ペアMOSトランジスタの“ゲート電圧の差”に等しく、これがVrefとして取り出される。
(実施例1)
図7は本回路構成例の基本的な回路図である。同図に示すように、本回路は、電源VccとGNDの間に、p型チャネルMOSトランジスタM3と、高濃度(Ng2)n型ポリシリコンのゲートを持つn型チャネルのMOSトランジスタM2を直列接続し、更に、p型チャネルMOSトランジスタM4と、低濃度(Ng1)のn型ポリシリコンゲートを持つn型チャネルのMOSトランジスタM1を直列接続している。トランジスタM3、M4はカレントミラー回路を構成する。トランジスタM2はゲートをソースに接続(Vgs=0)して定電流結線としたデプレッション型である。更に、ドレインを電源Vccに、ゲートをn型チヤネルMOSトランジスタM1のドレインに、ソースをn型チャネルMOSトランジスタM1のゲートに、それぞれ接続したソースフォロワのn型チャネルMOSトランジスタM5を設ける。トランジスタM1のゲートは抵抗Rを通じてGNDに接続される。
図7は本回路構成例の基本的な回路図である。同図に示すように、本回路は、電源VccとGNDの間に、p型チャネルMOSトランジスタM3と、高濃度(Ng2)n型ポリシリコンのゲートを持つn型チャネルのMOSトランジスタM2を直列接続し、更に、p型チャネルMOSトランジスタM4と、低濃度(Ng1)のn型ポリシリコンゲートを持つn型チャネルのMOSトランジスタM1を直列接続している。トランジスタM3、M4はカレントミラー回路を構成する。トランジスタM2はゲートをソースに接続(Vgs=0)して定電流結線としたデプレッション型である。更に、ドレインを電源Vccに、ゲートをn型チヤネルMOSトランジスタM1のドレインに、ソースをn型チャネルMOSトランジスタM1のゲートに、それぞれ接続したソースフォロワのn型チャネルMOSトランジスタM5を設ける。トランジスタM1のゲートは抵抗Rを通じてGNDに接続される。
トランジスタM3およびM4のカレントミラー機能により、定電流結線したデプレッションMOSトランジスタM2と同じ定電流がトランジスタM1に流れる。トランジスタM5は、トランジスタM1のゲートをバイアスしてIdM1=IdM2となるようにする。
この構成においては、“ゲート・ソース間電圧の差”は、“ゲート電圧の差”に等しく(ソース電位が等しいため)、そして、トランジスタM2のゲート電位が0のため、前記“ゲート電圧の差”は、トランジスタM1の“ゲート電位”に等しい。よって、このゲート電位をVref出力として取り出すことができる。この回路構成では、最低Vccは、Vrefと、M5のソース・ゲート間電圧と、M4のソース・ドレイン電圧の和である。Vrefが0.11VであるのでVccを1V以下にすることが可能である。
またこの構成においては、次のようにも説明できる。即ち、トランジスタM2のゲート・ソース間電圧が0のため、“ゲート・ソース間電圧の差”は、トランジスタM1の“ゲート・ソース間電圧”に等しく、そしてトランジスタM1のソース電圧が0のため、トランジスタM1の“ゲート・ソース間電圧”はトランジスタM1の“ゲート電圧”に等しく、よって、このゲート電圧をVref出力として取り出すことができる。
(実施例2)
また、図7の回路構成の変形例として、図8の如き回路構成も可能である。図8に示す回路構成は、図7のトランジスタM1のゲートと電源GNDの間の抵抗Rを、抵抗R1とR2に分割し、その接続点から出力電圧Vrefを取り出している。このとき、
出力電圧Vref=(R2/(R1+R2)) UTln(Ng2/Ng1)
となる。最低VccはトランジスタM1のゲート電圧と、トランジスタM5のソース・ゲート間電圧と、トランジスタM4のソース・ドレイン間電圧の和である。トランジスタM1のゲート電圧が0.11VであるのでVccを1V以下にすることが可能である。
また、図7の回路構成の変形例として、図8の如き回路構成も可能である。図8に示す回路構成は、図7のトランジスタM1のゲートと電源GNDの間の抵抗Rを、抵抗R1とR2に分割し、その接続点から出力電圧Vrefを取り出している。このとき、
出力電圧Vref=(R2/(R1+R2)) UTln(Ng2/Ng1)
となる。最低VccはトランジスタM1のゲート電圧と、トランジスタM5のソース・ゲート間電圧と、トランジスタM4のソース・ドレイン間電圧の和である。トランジスタM1のゲート電圧が0.11VであるのでVccを1V以下にすることが可能である。
(実施例3)
さらに、図7の回路構成の変形例として、図9の如き回路構成も可能である。図9に示す回路構成は、図8のトランジスタM1のゲートをトランジスタM5のソースに接続し、そして、抵抗R1とR2の接続点から出力電圧Vrefを取り出している。このとき
出力電圧Vref=((R1+R2)/R2)UTln(Ng2/Ng1)
となる。この実施例の場合は最低VccはVrefと、トランジスタM5のソース・ゲート間電圧と、トランジスタM4のソース・ドレイン電圧の和である。Vrefは(R1+R2)/R2の比で変わり、最低Vccはそれできまる。
さらに、図7の回路構成の変形例として、図9の如き回路構成も可能である。図9に示す回路構成は、図8のトランジスタM1のゲートをトランジスタM5のソースに接続し、そして、抵抗R1とR2の接続点から出力電圧Vrefを取り出している。このとき
出力電圧Vref=((R1+R2)/R2)UTln(Ng2/Ng1)
となる。この実施例の場合は最低VccはVrefと、トランジスタM5のソース・ゲート間電圧と、トランジスタM4のソース・ドレイン電圧の和である。Vrefは(R1+R2)/R2の比で変わり、最低Vccはそれできまる。
(実施例4)
また、図7の回路構成の変形例として、図10の如き回路構成も可能である。図10に示す回路構成は、図7のトランジスタM1のゲート・ソース間の抵抗Rに流れる電流パスにp型チヤネルMOSトランジスタM6、M7からなるカレントミラー回路を追加し、そのトランジスタM7のソースから、出力電圧Vrefを取り出している。このとき、
出力電圧Vref=M・UTln(Ng2/Ng1)
となる。ここで、式中の“M”はカレントミラー機能の比率である。この回路例での最低Vccは、トランジスタM1のゲート電圧と、トランジスタM5のソース・ゲート間電圧と、トランジスタM4のソース・ドレイン間電圧の和である。トランジスタM1のゲート電圧が0.11VであるのでVccを1V以下にすることが可能である。
また、図7の回路構成の変形例として、図10の如き回路構成も可能である。図10に示す回路構成は、図7のトランジスタM1のゲート・ソース間の抵抗Rに流れる電流パスにp型チヤネルMOSトランジスタM6、M7からなるカレントミラー回路を追加し、そのトランジスタM7のソースから、出力電圧Vrefを取り出している。このとき、
出力電圧Vref=M・UTln(Ng2/Ng1)
となる。ここで、式中の“M”はカレントミラー機能の比率である。この回路例での最低Vccは、トランジスタM1のゲート電圧と、トランジスタM5のソース・ゲート間電圧と、トランジスタM4のソース・ドレイン間電圧の和である。トランジスタM1のゲート電圧が0.11VであるのでVccを1V以下にすることが可能である。
図7の回路の変形として得た図8、9、10の回路では、図7の出力電圧UTln(Ng2/Ng1)に抵抗比または電流比(カレントミラー機能の比率M)を乗算した出力電圧を得ることができるようになり、これら抵抗比や電流比を変えることによって任意に補正することが可能になる。
また、Vrefを高精度に調整するために、拡散、成膜工程後に、レーザ光を選択的に抵抗部に照射しトリミングするトリミング手段(抵抗値調整手段)を用いて抵抗値R1、R2の比を補正することができる。図19は、このトリミング手段の一例を示す。図中、抵抗素子rの直列回路に対して、任意の×印の部分をレーザ光で焼き切ることによって所望の抵抗値(抵抗値rの倍数)を得ることが出来る。このような手段を利用することによって上記抵抗R1、R2の抵抗値を調整することが可能である。
[第3の実施形態]
次に、ゲートをソースに接続(Vgs=0)して定電流結線したデプレッション型のトランジスタM2と、それと同じ電流を流すようにしたMOSトランジスタM1を用いる回路構成例について説明する。この構成では、トランジスタM2のゲート・ソース間電圧が0のため、“ゲート・ソース間電圧の差”は、トランジスタM1の“ゲート・ソース間電圧”に等しい。
次に、ゲートをソースに接続(Vgs=0)して定電流結線したデプレッション型のトランジスタM2と、それと同じ電流を流すようにしたMOSトランジスタM1を用いる回路構成例について説明する。この構成では、トランジスタM2のゲート・ソース間電圧が0のため、“ゲート・ソース間電圧の差”は、トランジスタM1の“ゲート・ソース間電圧”に等しい。
(実施例1)
図11は、本回路構成例の基本的な回路図である。同図に示すように、本回路は、電源VccとGNDの間に、高濃度(Ng2)のn型ポリシリコンゲートを持つデプレッション型(Vgs=0)としたMOSトランジスタM2と、低濃度(Ng1)のn型ポリシリコンをゲートに有するデプレッション型MOSトランジスタM1を直列に接続している。
図11は、本回路構成例の基本的な回路図である。同図に示すように、本回路は、電源VccとGNDの間に、高濃度(Ng2)のn型ポリシリコンゲートを持つデプレッション型(Vgs=0)としたMOSトランジスタM2と、低濃度(Ng1)のn型ポリシリコンをゲートに有するデプレッション型MOSトランジスタM1を直列に接続している。
そして、第3のn型チャネルMOSトランジスタM5を備え、そのドレイン、ゲートおよびソースをそれぞれ、トランジスタM2のドレイン(=Vcc)、トランジスタM2のソース、およびトランジスタM1のゲートに接続している。そのトランジスタM1のゲートは抵抗Rを通じてGND(=ソース)に接続される。この構成では上述のようにトランジスタM1のゲート・ソース間電圧がVrefとして取り出される。
最低VccはVrefとトランジスタM5のソース・ゲート間電圧と、トランジスタM4のソース・ゲート電圧の和である。Vrefが0.11VであるのでVccを1V以下にすることが可能である。
(実施例2)
また、図11の同路構成の変形例として、図12の如き回路構成も可能である。図12に示す回路構成は、図11の低濃度(Ng1)のn型ポリシリコンをゲートに有するMOSトランジスタM1のゲートとGNDの間の抵抗Rを、抵抗R1とR2に分割し、その接続点から、出力電圧Vrefを取り出している。このとき、
出力電圧Vref=(R2/(R1+R2)) UTln(Ng2/Ng1)
となる。最低VccはトランジスタM1のゲート電圧とM5のソース・ドレイン間電圧の和である。トランジスタM1のゲート電圧が0.11VであるのでVccを1V以下にすることが可能である。
また、図11の同路構成の変形例として、図12の如き回路構成も可能である。図12に示す回路構成は、図11の低濃度(Ng1)のn型ポリシリコンをゲートに有するMOSトランジスタM1のゲートとGNDの間の抵抗Rを、抵抗R1とR2に分割し、その接続点から、出力電圧Vrefを取り出している。このとき、
出力電圧Vref=(R2/(R1+R2)) UTln(Ng2/Ng1)
となる。最低VccはトランジスタM1のゲート電圧とM5のソース・ドレイン間電圧の和である。トランジスタM1のゲート電圧が0.11VであるのでVccを1V以下にすることが可能である。
(実施例3)
さらに、図11の回路構成の変形例として、図13の如き回路構成も可能である。図13に示す回路構成は、図11の低濃度(Ng1)のn型ポリシリコンをゲートに有するMOSトランジスタM1のゲートとGNDの間の抵抗をR2とするとともに、トランジスタM1のゲートとトランジスタM3のソースの間に抵抗R1を挿入し、n型チヤネルMOSトランジスタM5のソースから、出力電圧Vrefを取り出している。このとき、
出力電圧Vref=((R1+R2)/R2) UTin(Ng2/Ng2)
となる。
さらに、図11の回路構成の変形例として、図13の如き回路構成も可能である。図13に示す回路構成は、図11の低濃度(Ng1)のn型ポリシリコンをゲートに有するMOSトランジスタM1のゲートとGNDの間の抵抗をR2とするとともに、トランジスタM1のゲートとトランジスタM3のソースの間に抵抗R1を挿入し、n型チヤネルMOSトランジスタM5のソースから、出力電圧Vrefを取り出している。このとき、
出力電圧Vref=((R1+R2)/R2) UTin(Ng2/Ng2)
となる。
(実施例4)
また、図11の回路構成の変形例として、図14の如き回路構成も可能である。図14に示す回路構成は、図11の低濃度(Ng1)のn型ポリシリコンをゲートに有するMOSトランジスタM1のゲート・ソース間の抵抗Rに流れる電流パスにp型チヤネルMOSトランジスタM6、M7からなるカレントミラー回路を追加し、トランジスタM7のソースから、出力電圧Vrefを取り出している。このとき、
出力電圧Vref=M・UTln(Ng2/Ng1)
となる。ここで、式中の“M”はカレントミラー機能の比率である。最低VccはVrefと、トランジスタM7のソース・ドレイン間電圧の和である。Vrefが0.11VであるのでVccを1V以下にすることが可能である。
また、図11の回路構成の変形例として、図14の如き回路構成も可能である。図14に示す回路構成は、図11の低濃度(Ng1)のn型ポリシリコンをゲートに有するMOSトランジスタM1のゲート・ソース間の抵抗Rに流れる電流パスにp型チヤネルMOSトランジスタM6、M7からなるカレントミラー回路を追加し、トランジスタM7のソースから、出力電圧Vrefを取り出している。このとき、
出力電圧Vref=M・UTln(Ng2/Ng1)
となる。ここで、式中の“M”はカレントミラー機能の比率である。最低VccはVrefと、トランジスタM7のソース・ドレイン間電圧の和である。Vrefが0.11VであるのでVccを1V以下にすることが可能である。
図11の変形として得た図12、13、14の各回路では、図11の出力電圧U T ln(Ng2/Ng1)に、抵抗比または電流比(カレントミラ一機能の比率M)を乗算した出力電圧を得ることができるようになり、これら抵抗比や電流比を変えることによってVrefの値を任意に補正することが可能になる。また,Vrefを高精度に調整するために、図19に関して述べた如く、拡散、成膜工程後に、レーザ光を選択的に抵抗部に照射しトリミングするトリミング手段(抵抗値調整手段)を用いて抵抗値R1、R2の比を補正することができる。
これらの第3実施形態の場合は最低VccはVrefとトランジスタM3のソース・ドレイン間電圧と、トランジスタM2のソース・ゲート間電圧の和である。そのVrefは(R1+R2/R2の値をどれくらいに設計するかで変わり、最低Vccはそれできまる。
[第4の実施形態]
次に、低濃度(Ng1)のn型ポリシリコンをゲートに有するMOSトランジスタM1と、高濃度(Ng2)のn型ポリシリコンゲートを持つMOSトランジスタM2に、フェルミレベルの差だけ異なる電圧をゲート電圧として加え、ゲートコンダクタンスを等しくする回路構成例について説明する。
次に、低濃度(Ng1)のn型ポリシリコンをゲートに有するMOSトランジスタM1と、高濃度(Ng2)のn型ポリシリコンゲートを持つMOSトランジスタM2に、フェルミレベルの差だけ異なる電圧をゲート電圧として加え、ゲートコンダクタンスを等しくする回路構成例について説明する。
(実施例1)
図15は、本回路構成例の基本的な回路図である。同図に示すように、本回路は、電源VccとGNDの間に、ソース結合された低濃度(Ng1)のn型ポリシリコンをゲートに有するMOSトランジスタM1と高濃度(Ng2)のn型ポリシリコンゲートを持つMOSトランジスタM2をそれぞれ抵抗Rを介して並列に設け、トランジスタM1とトランジスタM2のドレインの電位を差動アンプA1に入力するとともに、差動アンプA1の出力を抵抗R3を介してトランジスタM2のゲートにフィードバックし、また、電源VccとトランジスタM2のゲート間に抵抗R4を設けている。
図15は、本回路構成例の基本的な回路図である。同図に示すように、本回路は、電源VccとGNDの間に、ソース結合された低濃度(Ng1)のn型ポリシリコンをゲートに有するMOSトランジスタM1と高濃度(Ng2)のn型ポリシリコンゲートを持つMOSトランジスタM2をそれぞれ抵抗Rを介して並列に設け、トランジスタM1とトランジスタM2のドレインの電位を差動アンプA1に入力するとともに、差動アンプA1の出力を抵抗R3を介してトランジスタM2のゲートにフィードバックし、また、電源VccとトランジスタM2のゲート間に抵抗R4を設けている。
本構成において、トランジスタM1とトランジスタM2はドレイン電圧が同電位(オペアンプA1の差動入力)でかつ電流が同じ(両抵抗Rが同じ)なので両トランジスタのゲート・ソース間電圧は等しい。また、両トランジスタのソースが共通のため“ゲート・ソース間電圧の差”は“ゲート電圧の差”となる。そして、トランジスタM1のゲートとトランジスタM2のゲートとは抵抗R4を介して繋がっているため、その抵抗R4両端の電位差が“ゲート電圧の差”つまりVrefとなる。
上述した各実施例は、MOSトランジスタM1、M2としてn型チャネルMOSトランジスタを用いた例であるが、p型チャネルMOSトランジスタを用いても同様な回路を実現できる。その場合は、上記各実施例に用いられている各MOSトランジスタのチャネルタイプ(n型チャネル/p型チャネル)を逆にするとともに、電源電圧を高電圧側と低電圧側を逆にすればよい。例えば、図11〜13に対しては、図16〜18の回路が得られ、M1'、M2'、M5'がM1、M2、M5に対応する。
M1 低濃度(Ng1)n型ポリシリコンのゲートを持つMOSトランジスタ
M1' 低濃度(Ng1)p型ポリシリコンのゲートを持つMOSトランジスタ
M2 高濃度(Ng2)n型ポリシリコンのゲートを持つMOSトランジスタ
M2' 高濃度(Ng2)p型ポリシリコンのゲートを持つMOSトランジスタ
M3 カレントミラー回路構成トランジスタ
M4 カレントミラー回路構成トランジスタ
M5 n型チャネルMOSトランジスタ
M5' p型チャネルMOSトランジスタ
A1 差動アンプ
R 抵抗
Vref 基準電圧
Z 定電流回路
M1' 低濃度(Ng1)p型ポリシリコンのゲートを持つMOSトランジスタ
M2 高濃度(Ng2)n型ポリシリコンのゲートを持つMOSトランジスタ
M2' 高濃度(Ng2)p型ポリシリコンのゲートを持つMOSトランジスタ
M3 カレントミラー回路構成トランジスタ
M4 カレントミラー回路構成トランジスタ
M5 n型チャネルMOSトランジスタ
M5' p型チャネルMOSトランジスタ
A1 差動アンプ
R 抵抗
Vref 基準電圧
Z 定電流回路
Claims (14)
- スレッシュホールド電圧Vtの温度特性が共に等しく、その温度係数の符号が互いに逆で、不純物濃度が互いに異なるゲートを有する2つのMOSトランジスタにおけるゲート・ソース間電圧の差を出力することを特徴とする低電圧動作の基準電圧源回路。
- 第1のMOSトランジスタと第2のMOSトランジスタのそれぞれのゲートを相互接続し、前記第1のMOSトランジスタと前記第2のMOSトランジスタのそれぞれのソース電圧の差を出力する請求項1記載の低電圧動作の基準電圧源回路。
- 第1のMOSトランジスタと第2のMOSトランジスタを並列的に接続し、第1のMOSトランジスタのソースを接地し、そして両トランジスタに同一の電流を流すための回路を備え、第2のMOSトランジスタのソース電圧を出力する請求項2記載の低電圧動作の基準電圧源回路。
- 第1のMOSトランジスタと第2のMOSトランジスタを直列的に接続し、そして第1のMOSトランジスタのソースを接地し、第2のMOSトランジスタのソース電圧を出力する請求項2記載の低電圧動作の基準電圧源回路。
- 第1のMOSトランジスタと第2のMOSトランジスタのそれぞれのソースを相互接続し、そして、前記第1のMOSトランジスタと前記第2のMOSトランジスタのそれぞれのゲート電圧の差を出力する請求項1記載の低電圧動作の基準電圧源回路。
- 第1のMOSトランジスタと第2のMOSトランジスタを並列的に接続すると共に両トランジスタに同一の電流を流すための回路を備え、第2のMOSトランジスタのゲートを接地し、そして第1のMOSトランジスタのゲート・ソース間に抵抗を接続し、その第1のMOSトランジスタのゲート電圧を出力する請求項5記載の低電圧動作の基準電圧源回路。
- 前記第1のMOSトランジスタと前記第2のMOSトランジスタのいずれか一方のMOSトランジスタにおけるゲートおよびソースを相互接続し、他方のMOSトランジスタのゲート・ソース間電圧を出力する請求項1記載の低電圧動作の基準電圧源回路。
- ソースをゲートに接続した第2のMOSトランジスタのソースを第1のMOSトランジスタのドレインに接続し、そして、第3のn型チヤネルMOSトランジスタのドレイン、ゲートおよびソースを、それぞれ第2のトランジスタのドレイン、第2のMOSトランジスタのソース、および第1のMOSトランジスタのゲートに接続し、そして第1のMOSトランジスタのゲート・ソース間に抵抗を接続し、前記第1のMOSトランジスタのゲート電位を出力する請求項7記載の低電圧動作の基準電圧源回路。
- 上記抵抗を複数の抵抗による分圧回路とし、随意のレベルの出力電圧を得る請求項6もしくは8記載の低電圧動作の基準電圧源回路。
- 製造の際の拡散、成膜工程後に、上記複数の抵抗の抵抗値を調整可能とする手段を有する請求項9記載の低電圧動作の基準電圧源回路。
- 前記第1および第2のMOSトランジスタをp型チャネルのタイプで構成する請求項8〜10のいずれかに記載の低電圧動作の基準電圧源回路。
- 前記第1及び第2のMOSトランジスタのドレイン電流を等しくした請求項1〜11のいずれかに記載の低電圧動作の基準電圧源回路。
- 前記第1および前記第2のMOSトランジスタの各ゲートは多結晶シリコンまたは多結晶SixGe1-xよりなる請求項1〜12のいずれかに記載の低電圧動作の基準電圧源回路。
- 前記2つのMOSトランジスタの一方のトランジスタのゲート抵抗値は30Ω/□であり、他方のトランジスタのゲートは9KΩ/□である請求項1〜13のいずれかに記載の低電圧動作の基準電圧源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007315416A JP2008084342A (ja) | 2007-12-06 | 2007-12-06 | 低電圧動作の基準電圧源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007315416A JP2008084342A (ja) | 2007-12-06 | 2007-12-06 | 低電圧動作の基準電圧源回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002077912A Division JP2003283258A (ja) | 2002-03-20 | 2002-03-20 | 低電圧動作の基準電圧源回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008084342A true JP2008084342A (ja) | 2008-04-10 |
Family
ID=39355066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007315416A Pending JP2008084342A (ja) | 2007-12-06 | 2007-12-06 | 低電圧動作の基準電圧源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008084342A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010233171A (ja) * | 2009-03-30 | 2010-10-14 | Hitachi Metals Ltd | 高周波増幅回路および通信機器 |
JP2015141462A (ja) * | 2014-01-27 | 2015-08-03 | セイコーインスツル株式会社 | 基準電圧回路 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54132753A (en) * | 1978-04-05 | 1979-10-16 | Hitachi Ltd | Referential voltage generator and its application |
JPS6299817A (ja) * | 1985-10-25 | 1987-05-09 | Seiko Instr & Electronics Ltd | 定電圧回路 |
JPH01240917A (ja) * | 1988-03-23 | 1989-09-26 | Ricoh Co Ltd | 定電圧回路 |
JPH0296817A (ja) * | 1988-10-03 | 1990-04-09 | Seiko Epson Corp | 集積回路 |
JPH04245313A (ja) * | 1991-01-30 | 1992-09-01 | Mitsumi Electric Co Ltd | 定電圧回路 |
JPH06230836A (ja) * | 1993-01-29 | 1994-08-19 | Texas Instr Japan Ltd | 定電圧回路 |
JPH08272465A (ja) * | 1995-03-31 | 1996-10-18 | Seiko Epson Corp | 出力電圧の温度特性の制御方法、この方法を用いて温度特性を調整した電圧源回路、その方法を用いて温度特性を変化させる機構を有する電圧源回路、ならびにその方法を用いて温度特性を変化させる機構を有する液晶用安定化電源回路 |
JPH1167931A (ja) * | 1997-04-04 | 1999-03-09 | Citizen Watch Co Ltd | 基準電圧発生回路 |
JP2001284464A (ja) * | 1999-12-28 | 2001-10-12 | Ricoh Co Ltd | 電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路 |
-
2007
- 2007-12-06 JP JP2007315416A patent/JP2008084342A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54132753A (en) * | 1978-04-05 | 1979-10-16 | Hitachi Ltd | Referential voltage generator and its application |
JPS6299817A (ja) * | 1985-10-25 | 1987-05-09 | Seiko Instr & Electronics Ltd | 定電圧回路 |
JPH01240917A (ja) * | 1988-03-23 | 1989-09-26 | Ricoh Co Ltd | 定電圧回路 |
JPH0296817A (ja) * | 1988-10-03 | 1990-04-09 | Seiko Epson Corp | 集積回路 |
JPH04245313A (ja) * | 1991-01-30 | 1992-09-01 | Mitsumi Electric Co Ltd | 定電圧回路 |
JPH06230836A (ja) * | 1993-01-29 | 1994-08-19 | Texas Instr Japan Ltd | 定電圧回路 |
JPH08272465A (ja) * | 1995-03-31 | 1996-10-18 | Seiko Epson Corp | 出力電圧の温度特性の制御方法、この方法を用いて温度特性を調整した電圧源回路、その方法を用いて温度特性を変化させる機構を有する電圧源回路、ならびにその方法を用いて温度特性を変化させる機構を有する液晶用安定化電源回路 |
JPH1167931A (ja) * | 1997-04-04 | 1999-03-09 | Citizen Watch Co Ltd | 基準電圧発生回路 |
JP2001284464A (ja) * | 1999-12-28 | 2001-10-12 | Ricoh Co Ltd | 電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010233171A (ja) * | 2009-03-30 | 2010-10-14 | Hitachi Metals Ltd | 高周波増幅回路および通信機器 |
JP2015141462A (ja) * | 2014-01-27 | 2015-08-03 | セイコーインスツル株式会社 | 基準電圧回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003283258A (ja) | 低電圧動作の基準電圧源回路 | |
CN109725672B (zh) | 一种带隙基准电路及高阶温度补偿方法 | |
JP4194237B2 (ja) | 電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路 | |
JP4847103B2 (ja) | ハーフバンドギャップリファレンス回路 | |
JP4276812B2 (ja) | 温度検出回路 | |
JP2010152510A (ja) | 基準電圧回路 | |
JP2010176258A (ja) | 電圧発生回路 | |
US10938382B2 (en) | Electronic circuit and electronic device | |
JP2007035071A (ja) | 低電圧動作の基準電圧源回路 | |
JP5945124B2 (ja) | 電源回路 | |
JP2008084342A (ja) | 低電圧動作の基準電圧源回路 | |
JP5919520B2 (ja) | 基準電圧源回路 | |
Watanabe et al. | CMOS voltage reference based on gate work function differences in poly-Si controlled by conductivity type and impurity concentration | |
JP2007242059A (ja) | 低電圧動作の基準電圧源回路 | |
JP4729081B2 (ja) | 電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路 | |
JP4194637B2 (ja) | 電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路 | |
JP2008066649A (ja) | 電圧源回路 | |
JP2010211539A (ja) | 基準回路 | |
CN109582077B (zh) | 低耗电电源启动重设电路与参考信号电路 | |
US11675383B2 (en) | Voltage reference circuit and method for providing reference voltage | |
CN110324016B (zh) | 恒流电路、半导体装置及其制造方法、电子设备 | |
Ikeda et al. | Drain current zero-temperature-coefficient point for CMOS temperature-voltage converter operating in strong inversion | |
JP4249945B2 (ja) | 電界効果トランジスタを用いた基準電圧源回路 | |
JP4781863B2 (ja) | 温度検出回路 | |
JP4121781B2 (ja) | 電界効果トランジスタを用いた基準電圧源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110215 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110726 |