JPH08272465A - 出力電圧の温度特性の制御方法、この方法を用いて温度特性を調整した電圧源回路、その方法を用いて温度特性を変化させる機構を有する電圧源回路、ならびにその方法を用いて温度特性を変化させる機構を有する液晶用安定化電源回路 - Google Patents

出力電圧の温度特性の制御方法、この方法を用いて温度特性を調整した電圧源回路、その方法を用いて温度特性を変化させる機構を有する電圧源回路、ならびにその方法を用いて温度特性を変化させる機構を有する液晶用安定化電源回路

Info

Publication number
JPH08272465A
JPH08272465A JP7099624A JP9962495A JPH08272465A JP H08272465 A JPH08272465 A JP H08272465A JP 7099624 A JP7099624 A JP 7099624A JP 9962495 A JP9962495 A JP 9962495A JP H08272465 A JPH08272465 A JP H08272465A
Authority
JP
Japan
Prior art keywords
voltage
circuit
temperature
current
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7099624A
Other languages
English (en)
Other versions
JP3584536B2 (ja
Inventor
Masaki Furukoshi
雅貴 古越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP09962495A priority Critical patent/JP3584536B2/ja
Publication of JPH08272465A publication Critical patent/JPH08272465A/ja
Application granted granted Critical
Publication of JP3584536B2 publication Critical patent/JP3584536B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【目的】 一つの電源回路の出力電圧の温度特性を高精
度に調整できるようにし、その結果として、例えば、種
々の液晶パネルに適用可能な、使い勝手が向上した電源
回路を実現することにある。 【構成】 本発明の電圧出力の温度特性の制御方法は、
温度勾配CT(単位:%/℃)という、温度特性を判断
するための新規な基準を採用し、定電流を抵抗ならびに
ダイオードの直列接続回路に供給し、この直列接続回路
の両端に発生する電圧を電圧出力とし、前記ダイオード
の接続個数(n)あるいは前記抵抗の抵抗値の調整によ
って出力電圧(Vref)の温度勾配(CT)を制御して温
度特性を制御することを特徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、出力電圧の温度特性の
制御方法、この方法を用いて温度特性を調整した電圧源
回路、その方法を用いて温度特性を変化させる機構をも
つ電圧源回路、ならびにその方法を用いて温度特性を変
化させる機構を有する液晶用安定化電源回路に関する。
【0002】
【従来の技術】液晶パネルをマルチプレクシング(時分
割)駆動する場合の、駆動電圧(VOP)に対する輝度特
性の一例が図20に示される。
【0003】この輝度特性は、図示されるように選択波
形によるものと非選択波形によるものとに区別され、自
動車用に多く用いられるネガ表示の場合には、選択波形
における輝度特性が50%以上、非選択波形における輝
度特性が5%以下になるように駆動電圧VOP(それぞれ
V1,V2)を設定するのが一般的である。
【0004】しかし、液晶のしきい値電圧(Vth)は、
弾性定数や誘電率の温度特性のために温度が上がると低
下する、負の温度係数を有する。
【0005】このため、特に時分割数を多くした場合に
は選択波形と非選択波形との差が小さくなり、クロスト
ークのない動作電圧範囲(図20中のT2)は非常に小
さなものとなる。
【0006】したがって、液晶パネルのしきい値の温度
特性を何ら考慮せずに、常に一定の液晶駆動電圧を与え
ると、上述した適切な動作電圧範囲を外れてクロストー
クが生じ、本来なら選択されないドットが選択されてし
まう恐れがある。
【0007】このような液晶パネルのしきい値の温度依
存性に対する対策としては、図21に示される、サーミ
スタ(800)を用いて液晶駆動用IC(900)の電
源電圧(VDD)に液晶パネルと同様の温度特性をもたせ
る方法がある。
【0008】また、特公平3−45391号公報には、
液晶表示体用安定化電源を用い、pn接合の温度係数
に、抵抗の分割比できまる可変の補正定数を乗算して、
電源電圧の温度係数を液晶パネルの温度係数に合わせて
変化させるという技術が開示されている。
【0009】
【発明が解決しようとする課題】液晶パネルのしきい値
の温度依存性は各種の液晶パネル毎に異なる。したがっ
て、その液晶パネルの温度特性に対応した電源回路を液
晶パネル毎に用意しなければならず、実際の使用上、不
便である。
【0010】そこで、本発明の発明者は、一つの電源回
路の出力電圧を各種の液晶パネルの特性に合わせて自在
に高精度に変化させて、一つの電源回路で種々の液晶パ
ネルに適合させることができないかを検討した。
【0011】その結果、以下のことが明らかとなった。
【0012】(1)つまり、上述したサーミスタを用い
る技術では、モノリシック化が困難であり、したがって
温特の制御精度が悪く、また、温特制御の自由度も小さ
く、上述の目的を達成し得ないことがわかった。
【0013】(2)また、上述した特公平3−4539
1号公報の技術は、充分に実用に耐えるものであるが、
一つの電源回路で種々の液晶パネルの温特に高精度に適
合させるという目的達成には、精度,調整の自由度の点
で不十分な点があり、また、この技術によれば、チップ
面積の増大やコスト高も生じやすいことがわかった。
【0014】このことについて、以下、説明する。この
技術では、次のようにして出力電圧VOUTの温特を制御
する。
【0015】VOUT=(R4/R3)VBE+(R4/R
3)・(R2/R1)・Vst となる。
【0016】ここで、Vstは温度に対して安定な一定の
電圧,VBEはpn接合ダイオードの順方向電圧であり、
さらに、仮にVBEの温特をγ(mv/℃),(R4/R
3)=A,(R2/R1)=Bとおくと、出力電圧V
OUTの温度係数α(mv/℃)は、上式を温度で微分し
て求められ、したがって、α=Aγとなる。
【0017】つまり、定数Aを選択することにより、出
力電圧の温度係数αを変化させることができる。
【0018】また、A・B・Vstで定まる定数の値によ
り、VOUTのレベルシフトが可能である。
【0019】しかし、この技術では、温特源としてVBE
のみを用い、細かな温特の制御はすべて抵抗の分割比に
よってのみ行うため、その抵抗分割比を多段階に高精度
に制御する機構(例えば、公告公報に記載されるよう
に、分割比を記憶したメモリや、抵抗とトランスファー
ゲート(アナログスイッチ)と組み合わせて構築される
抵抗網等)が必要であり、チップ面積が増大しやすく、
また、抵抗分割して得た電圧をトランスファゲート(ア
ナログスイッチ)を介して出力するためにその歪みによ
り出力電圧に誤差が生じやすい等、精度ならびに調整の
自由度の面で、一定の限界がある。
【0020】本発明は、このような本願発明者の検討の
結果に基づいてなされたものであり、その目的は、出力
電圧の温度特性を高精度に、かつより自由に調整できる
ようにした出力電圧の温度特性の制御方法を提供するこ
とであり、他の目的は、その方法を用いて温度特性を調
整した電圧源回路を提供することであり、さらに他の目
的は、その方法を用いて温度特性を変化させる機構を有
する電圧源回路を提供することであり、さらに他の目的
は、その方法を用いて温度特性を変化させる機構を有す
る液晶用安定化電源回路を提供することである。
【0021】
【課題を解決するための手段】上述した目的を達成する
本発明は、以下のような構成となっている。
【0022】(1)請求項1記載の、本発明の出力電圧
の温度特性の制御方法は、温度勾配CT(単位:%/
℃)という、温度特性を判断するための新規な基準を採
用し、定電流を抵抗ならびにダイオードの直列接続回路
に供給し、この直列接続回路の両端に発生する電圧を電
圧出力とし、前記ダイオードの接続個数(n)あるいは
前記抵抗の抵抗値の調整によって出力電圧(Vref)の
温度勾配(CT)を制御して温度特性を制御することを
特徴とする。
【0023】(2)請求項2記載の本発明の電圧源回路
は、第1および第2の基準電流作成手段によって得られ
た第2の基準電流(I2)を、抵抗(R2)とn個(n
は1以上の自然数)のダイオード(D1〜Dn)とが直
列に接続されてなる直列接続回路に供給し、この直列接
続回路の両端に、温度勾配(CT)が調整された電圧出
力(Vref)を得ることを特徴とする。
【0024】(3)請求項3記載の本発明の電圧源回路
は、出力電圧(Vref)の電圧値を調整するためのレベ
ルシフト回路をさらに具備することを特徴とする。
【0025】(4)請求項4記載の本発明の電圧源回路
は、請求項2または3において、第2の基準電流作成手
段をカレントミラーで構成し、第1の基準電流をカレン
トミラーの基準側トランジスタに供給し、カレントミラ
ー比に対応した第2の基準電流をカレントミラーの出力
側トランジスタより得るようにしたことを特徴とするも
のである。
【0026】(5)請求項5記載の本発明の電圧源回路
は、請求項2〜4のいずれかにおいて、第1の基準電流
を決定する抵抗と、直列接続回路を構成する抵抗とを同
一の特性とすることを特徴とする。
【0027】(6)請求項6記載の本発明の電圧源回路
は、請求項2〜4のいずれかにおいて、第1の基準電流
を決定する抵抗と、直列接続回路を構成する抵抗とを異
なる特性とすることを特徴とする。
【0028】(7)請求項7記載の本発明の電圧源回路
は、請求項2〜6において、直列接続回路を構成するダ
イオード(D1〜Dn)を、半導体基板の表面絶縁膜上
に形成されたポリシリコン中にp型不純物ならびにn型
不純物を導入してpn接合を構成することにより形成さ
れたポリシリコンダイオードにより構成したことを特徴
とする。
【0029】(8)請求項8記載の本発明の電圧源回路
は、請求項2〜7のいずれかにおいて、出力電圧の温度
特性が補償された定電圧回路であって、半導体基板に他
の回路とともに集積して形成され、極めて小さな温度依
存性を有する定電圧回路を使用して、第1の基準電流を
作成することを特徴とする。
【0030】(9)請求項9記載の本発明の電源回路
は、請求項2〜7のいずれかにおいて、半導体の禁制帯
幅に相当する電圧を発生するバンドギャップ回路、ある
いは、MOS(金属−絶縁体−半導体)構造の仕事関数
の差に相当する電圧を発生する仕事関数差回路のいずれ
かを用いて第1の基準電流を作成することを特徴とする
ものである。
【0031】(10)請求項10記載の本発明は、直列
接続回路を構成する抵抗の一端を動作電源電位に接続し
たものである。
【0032】(11)請求項11記載の本発明の電圧源
回路は、第2の基準電流を直列接続回路に供給して、そ
の直列接続回路の両端に発生する電圧を電圧出力(V
ref)とすると共に、さらに、直列接続回路のダイオー
ドの段数ならびに抵抗値を調整するための調整回路を設
け、その調整回路におけるスイッチ手段の開閉制御によ
ってダイオードの個数(n)または抵抗の抵抗値の少な
くとも一つを制御し、これによって、出力電圧
(Vref)の温度勾配(CT)を制御可能となっているこ
とを特徴とする。
【0033】(12)請求項12記載の本発明の液晶表
示体に駆動電圧を供給する液晶用安定化電源回路は、駆
動電圧を作成するための電圧源として、液晶表示体のし
きい値電圧の温度に依存した変化に伴って出力電圧(V
ref)が変化する定電圧回路を用い、この定電圧回路
は、第2の基準電流を直列接続回路に供給して、その直
列接続回路の両端に発生する電圧を電圧出力(Vref
とすると共に、さらに、直列接続回路のダイオードの段
数ならびに抵抗値を調整するための調整回路を設けた構
成を有しており、その調整回路におけるスイッチ手段の
開閉制御によってダイオードの個数(n)または抵抗の
抵抗値の少なくとも一つを制御し、これによって、出力
電圧(Vref)の温度勾配(CT)を制御可能となってい
ることを特徴とするものである。
【0034】
【作用】
(1)請求項1記載の本発明の電圧出力の温度特性の制
御方法では、「温度勾配」という新規な基準を導入し、
従来にない相対的な概念で温度特性を精度よく、かつ、
より自由に制御するものである。
【0035】(2)請求項2の本発明では、請求項1の
本発明の方法を用いて、電圧源回路を構築したものであ
る。
【0036】この電圧源回路は、設計,製造段階におけ
る基準電圧源の温特,抵抗の温特,カレントミラー比等
の調整や、IC製造後における、制御信号によるダイオ
ードの接続個数や基準温度における抵抗の抵抗値の調整
等によって、出力電圧(Vref)の温度勾配(CT)を広
範囲にわたって高精度に制御できる。
【0037】(3)請求項3の本発明では、出力段にレ
ベルシフト回路を設け、出力電圧の絶対値を調整する。
【0038】つまり、請求項1の制御方法は、分母と分
子の相対比を調整することによって温度勾配を種々に制
御できるが、これはあくまで相対的な割合を制御してい
るのであり、この場合には、電圧源回路の出力電圧の絶
対値はそのような割合の調整に対応して変動し、所望の
範囲外となることも考えられる。
【0039】したがって、出力段にレベルシフト回路を
接続することにより、所定の温度勾配の出力電圧(V
ref)が得られた後に、その温度勾配はそのままに、出
力電圧の絶対値を所定のレベルに調整することができ
る。
【0040】これにより、温度勾配を制御する機能をも
った定電圧回路が得られる。
【0041】(4)請求項4の本発明では、第1の基準
電流と第2の基準電流との比をカレントミラー比(つま
りトランジスタのサイズ)によって調整する。
【0042】これにより、抵抗のみにより電流比を調整
する場合に比べ、極めてコンパクトに、かつ、精度よ
く、第1の基準電流に対して所定の比率を持った第2の
基準電流を作成することができる。
【0043】(5)請求項5ならびに6の本発明では、
半導体回路の製造プロセスにおいて、抵抗の温特(温度
係数)の極性を調整することにより、出力電圧の温度勾
配の微妙な調整が可能となる。
【0044】(6)請求項7の本発明では、直列接続回
路を構成するダイオードを、ポリシリコンダイオードで
形成する。ポリシリコンダイオードのpn接合形成のた
めの不純物導入工程は、MOSトランジスタの製造工程
と共用化されている。
【0045】このポリシリコンダイオードの順方向電圧
(VF)は、通常の拡散層を利用したpn接合ダイオー
ドの順方向電圧よりかなり小さく、したがって、接続段
数(n)の調整による出力電圧の温度勾配の制御に適し
ている。
【0046】(7)請求項8および9の本発明では、第
1の基準電流を作成するための定電圧源として、バンド
ギャップ回路等の極めて高精度に温特の補償がなされた
電圧源回路を用いて温度による変動を抑えて、出力電圧
(Vref)の温度勾配(CT)の調整を容易化している。
【0047】その一方で、その定電圧源の、半導体集積
回路化に伴う微少な温特を積極的に利用して、出力電圧
(Vref)の温度勾配(CT)をより高精度に制御するこ
ともできる。
【0048】(8)請求項10記載の本発明では、直列
接続回路を構成する抵抗を動作電源電位に接続する。
【0049】抵抗は半導体基板に形成する場合には寄生
のpn接合容量が付加されるために空乏層の影響をうけ
て、両端電位が微妙に変動しやすい。したがって、抵抗
の一端を安定な動作電源電位に接続することにより、そ
の電圧変動を低減することができる。
【0050】(9)請求項11記載の本発明は、直列接
続回路におけるダイオードの接続段数(n)や抵抗の抵
抗値を、調整回路により外部から可変できるようにした
ものである。これにより、電圧源回路の使用の自由度が
広がる。
【0051】(10)請求項12記載の本発明では、液
晶用安定化電源回路のユーザーが、使用する液晶パネル
に応じて適宜に駆動電圧の温特の調整をすることができ
るようになり、使い勝手が向上する。
【0052】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【0053】(実施例1)まず、本発明の電圧出力の温
度特性の制御方法の内容を、図1〜図3を用いて説明す
る。
【0054】(a)本発明では、図1の左上に例示され
るような、n個のダイオード(D1〜Dn)と抵抗(R
2)で構成される直列接続回路を定電流(I)で電流バ
イアスし、その直列接続回路の両端に発生する電圧を出
力電圧(Vref)とする。
【0055】この直列接続回路は、温特源として、抵抗
R2(例えば、温度係数+β(Ω/℃))と,ダイオー
ド(順方向電圧VF,温度係数は、例えば−α(v/
℃))と,電流I(例えば、温度係数+γ(A/℃))
とを有している。
【0056】したがって、出力電圧(Vref)の温度係
数は、△Iに対するダイオードの順方向電圧の変化分を
無視すれば、−α+β・γ(v/℃)となる。
【0057】ここで、「温度係数」とは、温度と共に変
化する量Aがあるとき、温度tについての微分dA/d
tをいい、Aの温度変化の大きさを表す量である。
【0058】従来、半導体ICの分野では、この温度係
数を基準として温度特性を表現してきた。これは、トラ
ンジスタ回路の動作は、素子に与えられるバイアス自体
によって変化するため、電圧の絶対値(v)が温度に対
してどれだけ変動するかが重要であるからである。
【0059】したがって、半導体回路における温特制御
は、もっぱら、この温度係数自体を変化させることによ
って行われてきた。
【0060】上述した特公平3−45391号公報の技
術でも同様であり、この場合、制御に一定の限界があっ
た。
【0061】そこで、本発明では、温度勾配(CT=%
/℃)なる相対的な温特の基準を新しく導入し、この新
規な基準をもとにして温特制御のための新規な回路を構
築したものである。
【0062】ここで、「温度勾配」とは、基準となる温
度(例えば25℃)における物理量A0が、1℃の温度
に変化によって△A変化したとき(△A=温度係数αの
絶対値)の、△A/A0をいう。
【0063】すなわち、1℃あたりの変化量△Aが基準
温度における物理量A0に占める割合をいう(単位は1
/℃,またはこれに100をかけて%/℃)。
【0064】このような相対的な温特基準は、液晶の分
野ではよく使われており、したがって、種々の液晶パネ
ルのもつ温度特性に半導体回路の出力電圧(Vref)の
温特を追従させるためには、半導体回路の出力電圧(V
ref)の温特の基準として、液晶で使用されている相対
的な基準を導入する必要があるのである。
【0065】本発明はこの知見に基づき、温度勾配なる
基準を導入し、図1の下側に示されるように、出力電圧
(Vref)の温度勾配(CT)を定義する。なお、以下、
本明細書では、基準温度を25℃とし、このときの物理
量には下付きの「0」をつけて表示する。
【0066】(b)この温度勾配の考え方を用いると、
図2に示すように、従来にない相対的な概念で温度特性
を制御できるようになる。
【0067】つまり、図2の上側に示すように、各素子
の温度係数α,β,γ(分数の分子)は同じでも、25
℃(基準温度)における初期物理量(VF0,R0,I0
を変えれば、分数の分母が変化し、よって、温度勾配が
変化するという特徴が生じる。本発明ではこの考え方を
採用し、従来のように温度係数の直接的な変化のみを追
求するのではなく、分母と分子の割合を変化させて所望
の温特を実現させるものである。
【0068】つまり、図3に示されるように、本発明で
は、温度に対するVOUTの変化量は同じでも、25℃に
おける電圧(つまりオフセット量(Voff))を変え
て、温度勾配を制御し得るということである。
【0069】そして、このような考え方を用いることに
よって、図2の下に示されるように、直列接続回路にお
けるダイオードの個数(n)ならびに抵抗の抵抗値(つ
まり、図1の直列接続回路の抵抗部に発生する電圧)を
外部より調整することにより、温度勾配を容易に制御し
得るようになる。
【0070】ダイオードの個数(n),抵抗の抵抗値
(直列接続回路の抵抗部に発生する電圧)による温度勾
配(CT)の制御の概要(CTがいかに変動するかの概
略)が、図5に示されている。
【0071】図示されるように、かなりの広範囲にわた
って温度勾配CTを外部から調整できる。
【0072】さらに、図4に示すように、この出力電圧
(Vref)の温度勾配(CT)は、設計段階やICの製造
段階におけるパラメータ設定によっても種々に調整で
き、したがって、広範囲にわたって、極めて高精度な制
御が可能となる。
【0073】(実施例2)図6は、本発明の電圧源回路
の一実施例の構成を示す回路図である。
【0074】本実施例は、基準電圧源10(図8のバン
ドギャップ回路や図9の仕事関数差回路により構成され
る)と、MOSトランジスタにより構成された差動対回
路(具体的構成例は図7に示される)20と、第1の基
準電流I1の電流量を決定する抵抗R1と、MOSトラ
ンジスタM1(チャンネルコンダクタンスβ1),MO
SトランジスタM2(チャネルコンダクタンスβ2)に
より構成されるカレントミラー(カラントミラー比β2
/β1)と、抵抗R2ならびにダイオードD1〜Dnと
を直列に接続してなる直列接続回路12とを有してい
る。
【0075】そして、カレントミラーの出力電流(第2
の基準電流)I2により直列接続回路12を電流バイア
スし、直列接続回路12の両端に発生する電圧を出力電
圧(Vref)とする。
【0076】本実施例においては、直列接続回路12に
おいて、抵抗R2を高レベル電源電位(グランド)に接
続する回路構成をとっているが、もちろん、図18に示
されるような、ダイオードD1のアノードを高レベル電
源電位に接続する回路構成としてもよい。
【0077】但し、図19(b)に示されるように、図
18の構成では、空乏層の影響が抵抗R2の抵抗値変動
に現れやすいが、図6の構成では図19(a)に示され
るように電位的に安定している分、悪影響が少ないと考
えられる。したがって、実際の使用にあたっては、図1
8の構成よりは、図6の構成の方が望ましい。
【0078】図6において、基準電圧源10は、温特補
償がなされた回路であって、例えば、図8のバンドギャ
ップ回路や図9の仕事関数差回路を使用できる。
【0079】図8のバンドギャップ回路の出力VR0は、
下記のように示される。
【0080】VR0=VB−I・R52=−VBEQ1−(V
BEQ1−VBEQ2)・(R52/R51) したがって、異なる電流密度でバイアスしたバイポーラ
トランジスタQ1,Q2のベース・エミッタ間電圧の温
特の差により正の温特を作りだし、トランジスタQ1の
ベースエミッタ間電圧の負の温特をキャンセルすること
により、温度による変動が極めて小さい出力VR0を得る
ことができる。
【0081】また、図9の仕事関数差回路は、ポリシリ
コンゲートの導電型のみが異なる(他の構造は同じ)n
MOSトランジスタQ5と、Q6およびQ7のソース・
ドレイン経路を直列に接続し、nMOSトランジスタQ
5とQ6の接続点より出力VR0を取り出す。
【0082】nMOSトランジスタQ6,Q7のポリシ
リコンゲートにはn型不純物が導入されており、nMO
SトランジスタQ5のポリシリコンゲートにはp型不純
物が導入されており、この結果としてMOSトランジス
タの仕事関数差に相当する温度依存性の少ない電圧(例
えば、温度係数が0.6mV/℃)が得られる。この回
路の詳細は、特公平4−65546号公報に記載されて
いる。
【0083】また、図6の差動対回路20は、図7に示
されるように、差動対をなすpMOSトランジスタQ1
1,Q12と、負荷回路を構成するnMOSトランジス
タQ13,Q14とからなっており、この差動対20と
nMOSトランジスタM1とでオペアンプが構成され
る。
【0084】つまり、図6において、仮想接地により抵
抗R1の一端の電位がVR0となり、したがって、第1の
基準電流I1=VR0/R1となり、この電流がトランジ
スタM1,M2で構成されるカレントミラーの基準側電
流となる。
【0085】また、カレントミラーを構成するnMOS
トランジスタM1,M2の伝達コンダクタンスβ1,β
2は、以下のように表される。
【0086】β1,β2=(W/L)・μ・{(ε0
εOX)/tOX} 但し、Wはゲート幅であり、Lはゲート長であり、ε0
は真空の誘電率であり、εOXは酸化膜の比誘電率であ
り、tOXはゲート酸化膜厚であり、μはチャネル中のキ
ャリアの移動度である。
【0087】上式の右辺は、プロセスにより一義的に決
まるため、実質的に、伝達コンダクタンスβ1,β2
は、ゲート幅(W)/ゲート長(L)により制御される
ことになる。
【0088】したがって、nMOSトランジスタM1,
M2のW/Lを制御してβ1,β2を決めることによ
り、カレントミラー比(β2/β1)を調整することが
でき、基準電流I1とI2の比を調整できる。
【0089】このようにして作成された電流I2が、ダ
イオードD1〜Dnと抵抗R2とで構成される直列接続
回路12を電流的にバイアスし、この結果、出力電圧V
refが発生する。
【0090】次に、図6の回路の出力電圧(Vref)の
温度勾配(CT)を決定(算出)する方法を説明する。
【0091】温度勾配(CT)は、下記(5)式〜
(9)式に基き、(10)式に示すように表すことがで
きる。
【0092】
【数5】
【0093】つまり、電流I1,I2は(5)式 、
(6)式のように示され、Vrefは(7)式のようにな
る。25℃のときのVrefは(8)式のようになり、温
度係数(1℃あたりの変化量)は(9)式のようにな
る。したがって、出力電圧Vrefの温度勾配(CT)は、
(10)式のようになる。
【0094】したがって、図4において説明したよう
に、この温度勾配(CT)は、ダイオードの段数
(n),基準電圧VR0の25℃における電圧値,VR0
温度係数,カレントミラー比(β2/β1),抵抗R2
の抵抗値ならびに温度係数,抵抗R1とR2の温度係数
の極性によって、種々に変化させることができる。
【0095】温度勾配(CT)を制御するための素子を
同一半導体基板上に構成する場合の例を図10に示す。
【0096】カレントミラー比は、ゲート長(L1)を
固定してゲート幅(W1,W2)を変化させることによ
り、あるいは、ゲート幅(W1,W2)を固定してゲー
ト長(L1)を変化させることにより調整できる。図1
0では、ゲート長を固定してゲート幅を変化させる手法
を採用している。
【0097】また、カレントミラーを構成するトランジ
スタをなるべく近接させて配置すると、2つのトランジ
スタの伝達コンダクタンスβ1,β2において、(W/
L)以外のプロセスにより決定される項の差が小さくな
るため、カレントミラー比を精度よく調整することがで
きる。
【0098】また、直列接続回路12を構成するダイオ
ードD1(〜Dn)は、図10に示されるように、半導
体基板の絶縁膜上に形成されたポリシリコンダイオード
により形成できる。PN接合の形成を最も簡単に行うた
めには、MOSトランジスタのS/D形成用のイオン注
入を兼用して行うのがよい。但し、ダイオードのVF
性を合わせ込むために、専用のイオン注入を追加する方
法を採用してもよい。また、ダイオードを複数個ならべ
る場合、カレントミラー比の場合と同様に、各ダイオー
ドをなるべく近接させて配置する方が特性差をなくすう
えで好ましい。
【0099】このポリシリコンダイオードの順方向電圧
Fは、0.28(V)程度であり、その温度係数は−
1.646mV/℃程度である。
【0100】また、抵抗R1,R2は半導体基板上で製
造できる抵抗(例えば、n型拡散抵抗,p型ポリシリコ
ン抵抗,n型ポリシリコン抵抗,n型基板抵抗等)を幅
広く利用できる。
【0101】但し、図10では、イオン注入により形成
されたp型拡散抵抗を採用している。
【0102】この理由は、正の温度係数をもつ(温度が
上昇すると抵抗値も上昇する)ため、出力電圧Vref
温度勾配をより増長させる方向に作用するためであり、
また、抵抗値により基準電流が決定されるために、でき
るだけ精度が高い方がよいからである。つまり、p
(n)型拡散抵抗の場合、トランジスタのソース/ドレ
インと同等の不純物注入工程で製造できるため、n型基
板抵抗などと比べて精度が高く、したがって、高精度化
に適する。
【0103】但し、逆に精度を犠牲にすれば、抵抗の種
類によって基準電流の温特を変化させることも可能と考
えらえる。例えば、ポリシリコン抵抗の場合、不純物濃
度によって温度特性が変化するため、適切にプロセス条
件を制御すれば、温度変化がない抵抗素子を作ることも
可能である。また、上述のカレントミラー比やダイオー
ドの場合と同様に、抵抗R1とR2もなるべく近接させ
て配置する方が特性差をなくす上で好ましい。
【0104】このように、精度よく温度勾配(CT)の
制御ができるが、この温度勾配(CT)が決まれば、逆
に、その温度勾配を実現するための各種パラメータを逆
算して求めることができる。
【0105】例えば、下記の11式,12式に基づき、
抵抗R1,R2の抵抗値を求めることができる。
【0106】
【数6】
【0107】つまり、自由度の高い設計が可能であると
いうことである。
【0108】次に、本実施例の効果を図11を参照して
説明する。図11は、図6の回路において、抵抗R2の
抵抗値の変化と、ダイオードの個数n(n=1〜6)の
変化により温度勾配(CT)と出力電圧(Vref)がどう
変化するかを示す図(コンピュータシミュレーション
図)である。
【0109】この特性を得るにあたって使用した回路パ
ラメータは以下のとおりである。
【0110】基準電圧VR0=1.5(v), 抵抗R1の抵抗値1.5×10-6(Ω), I1=1.0(μA), I2=0.5(μA), カレントミラー比(β2/β1)=0.5, ダイオード1個の順方向電圧VF=0.2845
(V), 基準電圧VR0の温度係数△VR0=0.6(mV/℃,) 抵抗R1,R2の温特CR=0.004(1/℃), ダイオードの順方向電圧VF自体がもつ温特CVF=−
1.47(mV) 電流I2の変化に対する、ダイオードの順方向電圧VF
の変化αVFI=0.088(V/μA) ダイオードの順方向電圧VFの総合温度係数△VF △VF=CVF+(−CR・I2・αVFI)=1.646
(mv/℃) 但し、上記した、電流I2の変化に対するダイオードの
順方向電圧VFの変化(αVFI)は、ダイオードの電流
式(I=IS・exp(qVF/kT)−1)より明らか
なように、本来なら1次式では表すことはできない。し
かし、本実施例では、I2がある一定の範囲では、VF
は一次式によって近似できる(直線的に変化変化する)
と仮定して、係数αVFIを使用している。
【0111】図11の上側の図より、抵抗R2の値を変
化させることによって温度勾配(CT)を−0.1%/
℃〜−0.6%/℃に渡って変化させることができ、ま
た、ダイオードの個数(n)を1〜6の範囲で変化させ
ることにより、温度勾配(CT)の抵抗R2の抵抗値変
化に対する変化率(傾き)を変えることができることが
わかる。
【0112】また、この図11において重要な点は、抵
抗の抵抗値とダイオードの組合せを適切に選ぶことによ
り、出力電圧Vrefをほぼ一定値に保ちつつ、温度勾配
を−0.1%/℃〜−0.6%/℃に渡って変化させる
ことができることである。
【0113】つまり、抵抗R2の値のみを変化させるこ
とで、温度勾配(CT)を−0.1%/℃〜−0.6%
/℃に渡って変化させることができるが、この場合、出
力電圧Vrefの値が大きく変わってしまうので回路設計
上、使いづらいという不都合が生じる。
【0114】この場合、ダイオードの個数も変えること
で、出力電圧Vrefをほぼ一定値に保ちつつ、温度勾配
を−0.1%/℃〜−0.6%/℃に渡って変化させる
ことができる。
【0115】図11の下のグラフから上のグラフに向か
って矢印が伸びているが、この矢印に対応する抵抗R2
の値は、出力電圧Vrefをほぼ1.5(v)に保ちつ
つ、温度勾配値を−0.15%(ダイオード1個の場
合),−0.25%(ダイオード2個の場合),−0.
35%(ダイオード3個の場合),−0.45%(ダイ
オード4個の場合),−0.55%(ダイオード5個の
場合)の5つのポイントに合わせるための抵抗値を示し
ている。したがって、ダイオードの個数(n)に対応さ
せて、そのようなR2の抵抗値を選定することによっ
て、出力電圧(絶対値)ならびに温度勾配(相対値)の
双方を適切な値に調整することができる。
【0116】このような、出力電圧Vrefをほぼ1.5
(v)に保ちつつ温度勾配値(CT)を変化させること
ができる原理を図12に示す。
【0117】つまり、出力電圧Vrefを固定すると温度
勾配値(CT)の分母が固定される。分数の分子には固
有の温特値をもつ△VFと、△R・△Iとがあり、それ
ぞれの温特に対する重み付けを変化させて所望の温度勾
配を実現する。すなわち、ダイオードと抵抗の出力電圧
refの分担率を変えることにより、△VFと、△R・△
Iの重みを調整できるということである。
【0118】(実施例3)図14は本発明の他の実施例
の構成を示す図である。本実施例の特徴は、図6の構成
に加えて、基準電圧VROのトリミング回路100と、出
力電圧Vrefのレベルシフト回路200とを設けたもの
である。
【0119】基準電圧VROのトリミング回路100は、
抵抗R(ア),R(イ)の比を変えることによって基準
電圧VROの値を微調整し、トリミング後の基準電圧VR1
を出力する。
【0120】つまり、VR1={1+R(イ)/R
(ア)}VROとなる。
【0121】また、レベルシフト回路200は、上述の
トリミング回路100と同じ回路構成をしており、同じ
原理により、出力電圧Vrefの温度勾配をそのままに維
持しつつ任意のレベルの出力電圧Vref1を得るものであ
る。
【0122】つまり、Vref1={1+R(エ)/R
(ウ)}VROとなる。
【0123】本実施例では、基準電圧VROのトリミング
によって、より高精度な温度勾配の制御ができ、また、
出力電圧のレベル調整によって所望の定電圧を得ること
ができる。したがって、温度勾配が制御された所望レベ
ルの定電圧を出力できる定電圧回路を実現できる。
【0124】(実施例4)図15は、本発明の他の実施
例の構成を示す回路図である。
【0125】本発明の基本的構成は図6の実施例と同様
であるが、第1のセレクタ(SL1),第2のセレクタ
(SL2),第3のセレクタ(SL3),第4のセレク
タ(SL4),および切換制御手段(調整手段)150
を設けて、外部より温度勾配を制御し得るようにした点
が異なる。
【0126】セレクタ(SL1)は、第1の基準電流
(カレントミラーの入力側電流)I1の電流量を調整す
る役割を果たす。
【0127】図示されるようにセレクタ(SL1)の内
部スイッチが一番上側の接点に切り換えられている場合
には、I1=VRO/R10となり、真ん中の接点になれ
ば、I1=VRO/(R10+R20)となり、一番下側
の接点に切り換えられれば、I1=VRO/(R10+R
20+R30)となる。
【0128】また、第2のセレクタ(SL2)は、nM
OSトランジスタM2〜M5のいずれかを選択するため
のスイッチSW1〜SW4を具備する。
【0129】nMOSトランジスタM2〜M5はそれぞ
れ独自のチャネルコンダクタンス(β)を有すると共
に、差動対20の出力によって駆動されるnMOSトラ
ンジスタM1とカレントミラーを構成するトランジスタ
である。
【0130】したがって、切換制御手段150からの制
御信号によってスイッチSW1〜SW4を選択的に閉じ
れば、カレントミラー比が変化して第2の基準電流I2
の電流量が変化し、この結果として温度勾配(CT)を
調整できる。
【0131】また、第3のセレクタ(SL3)は、直列
接続回路における、ダイオードD20およびD30の両
端をショートするスイッチSW5と、ダイオードD40
およびD50の両端をショートするスイッチSW6とを
具備する。
【0132】したがって、切換制御手段150からの制
御信号によってスイッチSW5〜SW6を選択的に開閉
すれば、ダイオードの個数(n)を変化させることがで
き、この結果として温度勾配(CT)を調整できる。
【0133】また、第4のセレクタ(SL4)は、直列
接続回路における、抵抗40の両端をショートするスイ
ッチSW7と、抵抗R50の両端をショートするスイッ
チSW8とを具備する。
【0134】したがって、切換制御手段150からの制
御信号によってスイッチSW7〜SW8を選択的に開閉
すれば、抵抗値を変化させることができ、この結果とし
て温度勾配(CT)を調整できる。
【0135】なお、スイッチSW1〜SW8は、例えば
図16に示すようなアナログスイッチ(トランスファー
ゲート)によって構成できる。
【0136】本実施例によれば、電圧源回路の出力電圧
の温度勾配を外部より調整でき、したがって、ユーザー
の使い勝手が向上する。
【0137】(実施例5)図17は本発明の液晶用安定
化電源回路の一実施例の構成を示す図である。この実施
例は、前掲の図6および図15に示した定電圧回路(電
圧源回路)300を用いて、ワンチップ(IC)化され
た液晶用安定化電源回路210を構成したものである。
【0138】この液晶用安定化電源回路210は、LC
Dパネル500のドライバー回路400の電源電圧(V
OP)を発生させる回路であり、DC−DCコンバータ2
20と、安定化レベルシフト回路310(差動対回路3
20,NMOSトランジスタM21を含んで構成され
る)とからなる。
【0139】安定化レベルシフト回路310は図17中
に示されるように、抵抗R5と抵抗R6の抵抗値の比の
調整によって任意のレベルの電源電圧(VOP)を発生さ
せると共に、図に示されるような負帰還制御によって自
動的に電源電圧(VOP)のレベル変動を抑制し、安定化
させる機能をもつ。
【0140】本実施例において、定電圧回路(電圧源回
路)300として、図15に示した構成を用いれば、液
晶パネル500の温特に合わせて温度勾配を外部から調
整でき、かつ、安定化レベルシフト回路310の調整に
よって、所望の電圧レベルの定電圧を発生させることが
可能である。
【0141】したがって、本実施例によれば、外部信号
で温度勾配量を高精度に制御することができ、したがっ
て、一つの回路(IC)で種々の液晶パネルに適用でき
るようになる。
【0142】例えば、図13に示すように、液晶のしき
い値の温度特性S(TN)に精度よく追従して温度係数
S(OP)が変化する、駆動電圧V(OP)を得ること
ができる。
【0143】以上、本発明を実施例に基づいて説明した
が、本発明はこれに限定されるものではなく、本発明の
趣旨の範囲内で変形が可能である。例えば、電圧源回路
の電源として、負電源ではなく正電源を使用し、上述の
実施例と同様に温特を制御した定電圧を発生することも
可能である。
【0144】
【発明の効果】本発明によれば以下の効果を得ることが
できる。
【0145】(1)請求項1記載の本発明の方法は、温
度勾配(CT)なる相対的な温特の基準を導入し、従来
のように温度係数の直接的な変化のみを追求するのでは
なく、分母と分子の割合を変化させて出力電圧の所望の
温特を実現する。
【0146】したがって、直列接続回路におけるダイオ
ードの個数(n)ならびに抵抗の抵抗値(直列接続回路
の抵抗部に発生する電圧)を調整することにより、温度
勾配を容易に制御し得るようになる。
【0147】また、温度勾配(CT)は、設計段階やI
Cの製造段階におけるパラメータ設定によっても調整で
き、したがって、極めて高精度な制御が可能となる。
【0148】(2)請求項2の本発明は、請求項1の本
発明の方法を用いて電圧源回路を構築したものであり、
種々のパラメータの適宜の設定によって、出力電圧(V
ref)の温度勾配(CT)広範囲にわたって高精度に制御
できる。
【0149】(3)請求項3の本発明では、出力段にレ
ベルシフト回路を設け、出力電圧の絶対値を調整する。
したがって、温度勾配はそのままに、出力電圧の絶対値
を所定のレベルに調整することができる。これにより、
温度勾配を制御する機能をもった定電圧回路が得られ
る。
【0150】(4)請求項4の本発明では、第1の基準
電流と第2の基準電流との比をカレントミラー比(つま
りトランジスタのサイズ)によって調整する。これによ
り、抵抗のみにより電流比を調整する場合に比べ、極め
てコンパクトに、かつ、精度よく、第1の基準電流に対
して所定の比率を持った第2の基準電流を作成すること
ができる。
【0151】(5)請求項5ならびに6の本発明では、
半導体回路の製造プロセスにおいて、抵抗の温特(温度
係数)の極性を調整することにより、出力電圧の温度勾
配の微妙な調整が可能となる。
【0152】(6)請求項7の本発明では、直列接続回
路を構成するダイオードを、ポリシリコンダイオードで
形成する。ポリシリコンダイオードのpn接合形成のた
めの不純物導入工程は、MOSトランジスタの製造工程
と共用化されている。
【0153】このポリシリコンダイオードの順方向電圧
(VF)は、通常の拡散層を利用したpn接合ダイオー
ドの順方向電圧よりかなり小さく、したがって、接続段
数(n)の調整による出力電圧の温度勾配の制御に適し
ている。
【0154】(7)請求項8および9の本発明では、第
1の基準電流を作成するための定電圧源として、バンド
ギャップ回路等の極めて高精度に温特の補償がなされた
電圧源回路を用いて温度による変動を抑えて、出力電圧
(Vref)の温度勾配(CT)の調整を容易化している。
【0155】その一方で、その定電圧源の、半導体集積
回路化に伴う微少な温特を積極的に利用して、出力電圧
(Vref)の温度勾配(CT)をより高精度に制御するこ
とができる。
【0156】(8)請求項10記載の本発明では、直列
接続回路を構成する抵抗を動作電源電位に接続する。抵
抗は半導体基板に形成する場合には寄生のpn接合容量
が付加されるために空乏層の影響をうけて、両端電位が
微妙に変動しやすい。したがって、抵抗の一端を安定な
動作電源電位に接続することにより、その電圧変動を低
減することができる。
【0157】(9)請求項11記載の本発明は、直列接
続回路におけるダイオードの接続段数(n)や抵抗の抵
抗値を、調整回路により外部から可変できるようにした
ものである。これにより、電圧源回路の使用の自由度が
広がる。
【0158】(10)請求項12記載の本発明では、液
晶用安定化電源回路のユーザーが、使用する液晶パネル
に応じて適宜に駆動電圧の温特の調整をすることができ
るようになり、使い勝手が向上する。
【0159】(11)このように本発明によれば、外部
信号で温度勾配量を高精度に制御することができ、した
がって、一つの回路(IC)で種々の液晶パネルに適用
できるようになる。
【0160】
【図面の簡単な説明】
【図1】本発明の出力電圧の温度特性の制御方法の特徴
を説明するための第1の図である。
【図2】本発明の出力電圧の温度特性の制御方法の特徴
を説明するための第2の図である。
【図3】本発明の出力電圧の温度特性の制御方法の特徴
を説明するための第3の図である。
【図4】本発明の出力電圧の温度特性の制御方法の特徴
を説明するための第4の図である。
【図5】本発明の出力電圧の温度特性の制御方法の特徴
を説明するための第5の図であり、温特制御の概要を示
す図である。
【図6】本発明の電圧源回路の一実施例の構成を示す回
路図である。
【図7】図6の回路における差動対(20)ならびにカ
レントミラーM1,M2の具体的構成や特性を説明する
ための図である。
【図8】バンドギャップ回路の構成例を示す回路図であ
る。
【図9】仕事関数差回路の構成例を示す回路図である。
【図10】図6の回路の温度勾配(CT)を制御するた
めの素子を同一半導体基板に形成する場合の一例を説明
するための図である。
【図11】図6の回路において、抵抗R2の抵抗値を変
化させたとき、ダイオードの個数n(n=1〜6)によ
り温度勾配(CT)と出力電圧(Vref)がどう変化する
かを示す図である。
【図12】図11に示される特性の解釈の補助となる図
である。
【図13】図17の回路による出力電圧(VOP)の温度
特性(温度係数)の一例を示す図である。
【図14】本発明の電圧源回路の他の実施例の構成を示
す回路図である。
【図15】本発明の電圧源回路の他の実施例の構成を示
す回路図である。
【図16】図15の回路におけるスイッチ手段の具体的
構成例を示す図である。
【図17】本発明の液晶用安定化電源回路の構成例を示
す図である。
【図18】本発明の電圧源回路における、ダイオードな
らびに抵抗の直列接続回路の構成例を示す図である。
【図19】(a),(b)はそれぞれ、本発明の電圧源
回路における、直列接続回路の構成の利点を説明するた
めの図である。
【図20】液晶をマルチプレッシング駆動した場合の、
駆動電圧に対する輝度特性を示す図である。
【図21】従来例の構成を示す回路図である。
【符号の説明】
10 基準電圧源 11 電流源 12 直列接続回路 20 差動対 R1,R2 抵抗 D1〜Dn ダイオード
───────────────────────────────────────────────────── フロントページの続き (54)【発明の名称】 出力電圧の温度特性の制御方法、この方法を用いて温度特性を調整した電圧源回路、その方法を 用いて温度特性を変化させる機構を有する電圧源回路、ならびにその方法を用いて温度特性を変 化させる機構を有する液晶用安定化電源回路

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 定電流回路(11)によって作成された
    定電流を、抵抗(R2)ならびにダイオード(D1〜D
    n)の直列接続回路(12)に供給し、この直列接続回
    路の両端に発生する電圧を出力電圧(Vref)とし、前
    記ダイオードの接続個数(n)あるいは前記抵抗の抵抗
    値(R2)の調整によって下記(1)式で示される前記
    出力電圧(Vref)の温度勾配(CT)を制御して温度特
    性を制御することを特徴とする出力電圧の温度特性の制
    御方法。 【数1】 但し、nはダイオードの接続個数(個);VF0は基準温
    度におけるダイオードの順方向電圧VFの電圧値
    (V);R0は基準温度における抵抗Rの抵抗値
    (Ω);I0は基準温度における電流Iの電流値
    (A);△Rは抵抗Rの温度係数(Ω/℃);△Iは電
    流Iの温度係数(A/℃);△VFはダイオードの順方
    向電圧VFの温度係数(V/℃);である。
  2. 【請求項2】 基準電圧源(10)から供給される基準
    電圧(VR0)を利用して第1の基準電流(I1)を作成
    する第1の基準電流作成手段(R1,20,M1)と、 前記第1の基準電流を利用して第2の基準電流(I2)
    を作成する第2の基準電流作成手段(20,M1,M
    2)と、 前記第2の基準電流を、抵抗(R2)とn個(nは1以
    上の自然数)のダイオード(D1〜Dn)とが直列に接
    続されてなる直列接続回路(12)に供給し、この直列
    接続回路の両端に、下記(2)式で表される温度勾配
    (CT)が調整された出力電圧(Vref)を得ることを特
    徴とする電圧源回路。 【数2】 但し、nはダイオードの接続個数(個);VF0は基準温
    度におけるダイオードの順方向電圧VFの電圧値
    (V);R0は基準温度における抵抗Rの抵抗値
    (Ω);I0は基準温度における電流Iの電流値
    (A);△Rは抵抗Rの温度係数(Ω/℃);△Iは電
    流Iの温度係数(A/℃);△VFはダイオードの順方
    向電圧VFの温度係数(V/℃);である。
  3. 【請求項3】 出力電圧(Vref)の電圧値を調整する
    ためのレベルシフト回路(200)をさらに具備するこ
    とを特徴とする請求項2記載の電圧源回路。
  4. 【請求項4】 第2の基準電流作成手段をカレントミラ
    ーで構成し、第1の基準電流をカレントミラーの基準側
    トランジスタに供給し、カレントミラー比に対応した第
    2の基準電流をカレントミラーの出力側トランジスタよ
    り得るようにしたことを特徴とする請求項2または3記
    載の電圧源回路。
  5. 【請求項5】 第1の基準電流作成手段は、基準電圧源
    (10)から供給される基準電圧(VR0)ならびに電流
    決定用抵抗(R1)を用いて第1の基準電流(I1)を
    決定するようになっており、 また、前記電流決定用抵抗(R1)および前記直列接続
    回路を構成する抵抗(R2)とを同一の半導体製造工程
    で形成することにより、それぞれの抵抗の抵抗値の温度
    特性を同じとしたことを特徴とする請求項2〜4のいず
    れかに記載の電圧源回路。
  6. 【請求項6】 第1の基準電流作成手段は、基準電圧源
    (10)から供給される基準電圧(VR0)ならびに電流
    決定用抵抗(R1)を用いて第1の基準電流(I1)を
    決定するようになっており、 また、前記電流決定用抵抗(R1)および前記直列接続
    回路を構成する抵抗(R2)を異なる半導体製造工程で
    形成することにより、それぞれの抵抗の抵抗値の温度特
    性を異なるものとしたことを特徴とする請求項2〜4の
    いずれかに記載の電圧源回路。
  7. 【請求項7】 直列接続回路を構成するダイオード(D
    1〜Dn)は、半導体基板の表面絶縁膜上に形成された
    ポリシリコン中に、p型不純物ならびにn型不純物を導
    入してpn接合を構成することにより形成されたポリシ
    リコンダイオードであることを特徴とする請求項2〜6
    のいずれかに記載の電圧源回路。
  8. 【請求項8】 基準電圧源(10)として、出力電圧の
    温度特性が補償された定電圧回路であって、半導体基板
    に他の回路とともに集積して形成され、極めて小さな温
    度依存性を有する定電圧回路を使用することを特徴とす
    る請求項2〜7のいずれかに記載の電圧源回路。
  9. 【請求項9】 基準電圧源回路(10)として、半導体
    の禁制帯幅に相当する電圧を発生するバンドギャップ回
    路、あるいは、MOS(金属−絶縁体−半導体)構造の
    仕事関数の差に相当する電圧を発生する仕事関数差回路
    のいずれか一つを用いることを特徴とする請求項2〜7
    のいずれかに記載の電圧源回路。
  10. 【請求項10】 直列接続回路を構成する抵抗の一端を
    動作電源電位に接続したことを特徴とする、請求項2〜
    8のいずれかに記載の電圧源回路。
  11. 【請求項11】 基準電圧源(10)から供給される基
    準電圧(VR0)を利用して第1の基準電流(I1)を作
    成する第1の基準電流作成手段(R1,20,M1)
    と、 前記第1の基準電流を利用して第2の基準電流を作成す
    る第2の基準電流作成手段(20,M1,M2)と、 直列接続されたm個(mは1以上の自然数)の抵抗(R
    40〜R60)と、直列接続されたn個(nは1以上の
    自然数)のダイオード(D10〜D50)とが直列に接
    続されてなる直列接続回路と、 前記m個の抵抗のうちの少なくとも一つの抵抗の両端を
    ショートするための第1のスイッチ手段(SL4,SW
    7,SW8)と、前記n個のダイオードのうちの少なく
    とも一つのダイオードの両端をショートするための第2
    のスイッチ手段(SL3,SW5,SW6)と、前記第
    1または第2のスイッチ手段の開閉を制御信号によって
    制御するための切換制御手段(150)とを含んで構成
    された、直列接続回路の調整回路とを具備し、 前記第2の基準電流を前記直列接続回路に供給すること
    により、その直列接続回路の両端に発生する電圧を電圧
    出力(Vref)とし、 前記調整回路における前記第1または第2のスイッチ手
    段の操作によって前記直列接続回路を構成するダイオー
    ドの個数(n)または抵抗の抵抗値の少なくとも一つを
    制御し、これによって、下記(3)式で表される前記出
    力電圧(Vref)の温度勾配(CT)を制御可能となって
    いることを特徴とする、温度特性を変化させる機構を有
    する電圧源回路。 【数3】 但し、nはダイオードの接続個数(個);VF0は基準温
    度におけるダイオードの順方向電圧VFの電圧値
    (V);R0は基準温度における抵抗Rの抵抗値
    (Ω);I0は基準温度における電流Iの電流値
    (A);△Rは抵抗Rの温度係数(Ω/℃);△Iは電
    流Iの温度係数(A/℃);△VFはダイオードの順方
    向電圧VFの温度係数(V/℃);である。
  12. 【請求項12】 液晶表示体に駆動電圧を供給する液晶
    用安定化電源回路であって、前記駆動電圧を作成するた
    めの電圧源として、前記液晶表示体のしきい値電圧の温
    度に依存した変化に伴って出力電圧(Vref)が変化す
    る定電圧回路(300)が用いられ、 この定電圧回路(300)は、 基準電圧源(10)から供給される基準電圧(VR0)を
    利用して第1の基準電流(I1)を作成する第1の基準
    電流作成手段(R1,20,M1)と、 前記第1の基準電流を利用して第2の基準電流を作成す
    る第2の基準電流作成手段(20,M1,M2)と、 直列接続されたm個(mは1以上の自然数)の抵抗(R
    40〜R60)と、直列接続されたn個(nは1以上の
    自然数)のダイオード(D10〜D50)とが直列に接
    続されてなる直列接続回路と、 前記m個の抵抗のうちの少なくとも一つの抵抗の両端を
    ショートするための第1のスイッチ手段(SL4,SW
    7,SW8)と、前記n個のダイオードのうちの少なく
    とも一つのダイオードの両端をショートするための第2
    のスイッチ手段(SL3,SW5,SW6)と、前記第
    1または第2のスイッチ手段の開閉を制御信号によって
    制御し得るように構成された切換制御手段(150)
    と、を含んで構成された直列接続回路の調整回路とを具
    備して構成されており、 前記第2の基準電流を前記直列接続回路に供給すること
    により、その直列接続回路の両端に発生する電圧を電圧
    出力(Vref)とし、 前記調整回路における前記第1または第2のスイッチ手
    段の操作によって前記直列接続回路を構成するダイオー
    ドの個数(n)または抵抗の抵抗値の少なくとも一つを
    制御し、これによって、下記(4)式で表される前記出
    力電圧(Vref)の温度勾配(CT)を、前記液晶表示体
    のしきい値の温度特性に対応させて制御し得るようにな
    っていることを特徴とする、温度特性を変化させる機構
    を有する液晶用安定化電源回路。 【数4】 但し、nはダイオードの接続個数(個);VF0は基準温
    度におけるダイオードの順方向電圧VFの電圧値
    (V);R0は基準温度における抵抗Rの抵抗値
    (Ω);I0は基準温度における電流Iの電流値
    (A);△Rは抵抗Rの温度係数(Ω/℃);△Iは電
    流Iの温度係数(A/℃);△VFはダイオードの順方
    向電圧VFの温度係数(V/℃);である。
JP09962495A 1995-03-31 1995-03-31 出力電圧の温度特性を変化させる機構を有する電圧源回路、およびその機構を有する液晶用安定化電源回路 Expired - Fee Related JP3584536B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09962495A JP3584536B2 (ja) 1995-03-31 1995-03-31 出力電圧の温度特性を変化させる機構を有する電圧源回路、およびその機構を有する液晶用安定化電源回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09962495A JP3584536B2 (ja) 1995-03-31 1995-03-31 出力電圧の温度特性を変化させる機構を有する電圧源回路、およびその機構を有する液晶用安定化電源回路

Publications (2)

Publication Number Publication Date
JPH08272465A true JPH08272465A (ja) 1996-10-18
JP3584536B2 JP3584536B2 (ja) 2004-11-04

Family

ID=14252247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09962495A Expired - Fee Related JP3584536B2 (ja) 1995-03-31 1995-03-31 出力電圧の温度特性を変化させる機構を有する電圧源回路、およびその機構を有する液晶用安定化電源回路

Country Status (1)

Country Link
JP (1) JP3584536B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001290470A (ja) * 2000-04-07 2001-10-19 Hitachi Ltd 液晶表示装置
JP2002041154A (ja) * 2000-07-27 2002-02-08 Nec Eng Ltd 温度補償回路
US6831626B2 (en) 2000-05-25 2004-12-14 Sharp Kabushiki Kaisha Temperature detecting circuit and liquid crystal driving device using same
JP2007035071A (ja) * 2006-10-30 2007-02-08 Ricoh Co Ltd 低電圧動作の基準電圧源回路
JP2007242059A (ja) * 2007-06-13 2007-09-20 Ricoh Co Ltd 低電圧動作の基準電圧源回路
JP2008071218A (ja) * 2006-09-15 2008-03-27 Fuji Electric Device Technology Co Ltd 電圧源回路
JP2008084342A (ja) * 2007-12-06 2008-04-10 Ricoh Co Ltd 低電圧動作の基準電圧源回路
KR100825095B1 (ko) * 2001-12-06 2008-04-25 삼성전자주식회사 액정 표시 장치의 구동 장치
US7834682B2 (en) 2007-08-10 2010-11-16 Kabushiki Kaisha Toshiba Reference voltage generation circuit and semiconductor storage apparatus using the same
KR101472076B1 (ko) * 2008-08-12 2014-12-15 삼성디스플레이 주식회사 액정 표시 장치
JP2016051212A (ja) * 2014-08-28 2016-04-11 株式会社村田製作所 バンドギャップ基準電圧回路
JP2016057962A (ja) * 2014-09-11 2016-04-21 株式会社デンソー 基準電圧回路及び電源回路
EP3128390A1 (en) 2015-08-07 2017-02-08 NEC Space Technologies, Ltd. Temperature-compensated voltage divider circuit

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001290470A (ja) * 2000-04-07 2001-10-19 Hitachi Ltd 液晶表示装置
JP4582858B2 (ja) * 2000-04-07 2010-11-17 ルネサスエレクトロニクス株式会社 液晶表示装置
US6831626B2 (en) 2000-05-25 2004-12-14 Sharp Kabushiki Kaisha Temperature detecting circuit and liquid crystal driving device using same
JP2002041154A (ja) * 2000-07-27 2002-02-08 Nec Eng Ltd 温度補償回路
KR100825095B1 (ko) * 2001-12-06 2008-04-25 삼성전자주식회사 액정 표시 장치의 구동 장치
JP2008071218A (ja) * 2006-09-15 2008-03-27 Fuji Electric Device Technology Co Ltd 電圧源回路
JP2007035071A (ja) * 2006-10-30 2007-02-08 Ricoh Co Ltd 低電圧動作の基準電圧源回路
JP2007242059A (ja) * 2007-06-13 2007-09-20 Ricoh Co Ltd 低電圧動作の基準電圧源回路
US7834682B2 (en) 2007-08-10 2010-11-16 Kabushiki Kaisha Toshiba Reference voltage generation circuit and semiconductor storage apparatus using the same
JP2008084342A (ja) * 2007-12-06 2008-04-10 Ricoh Co Ltd 低電圧動作の基準電圧源回路
KR101472076B1 (ko) * 2008-08-12 2014-12-15 삼성디스플레이 주식회사 액정 표시 장치
JP2016051212A (ja) * 2014-08-28 2016-04-11 株式会社村田製作所 バンドギャップ基準電圧回路
JP2016057962A (ja) * 2014-09-11 2016-04-21 株式会社デンソー 基準電圧回路及び電源回路
EP3128390A1 (en) 2015-08-07 2017-02-08 NEC Space Technologies, Ltd. Temperature-compensated voltage divider circuit

Also Published As

Publication number Publication date
JP3584536B2 (ja) 2004-11-04

Similar Documents

Publication Publication Date Title
US7268529B2 (en) Reference voltage generating circuit, a semiconductor integrated circuit and a semiconductor integrated circuit apparatus
JP3304539B2 (ja) 基準電圧発生回路
US7750726B2 (en) Reference voltage generating circuit
KR960002825B1 (ko) 제조공정의 추가없이 온도 보상된 기준전압 발생회로 및 이를 사용하는 반도체 장치
US7420359B1 (en) Bandgap curvature correction and post-package trim implemented therewith
US4636742A (en) Constant-current source circuit and differential amplifier using the same
US5982227A (en) CMOS current source circuit
JPH08272465A (ja) 出力電圧の温度特性の制御方法、この方法を用いて温度特性を調整した電圧源回路、その方法を用いて温度特性を変化させる機構を有する電圧源回路、ならびにその方法を用いて温度特性を変化させる機構を有する液晶用安定化電源回路
TW201533559A (zh) 電壓參考電路
CN113157033B (zh) 恒流电路及半导体装置
KR20020026014A (ko) 능동저항소자를 사용한 기준전압 발생회로
JP2917877B2 (ja) 基準電流発生回路
US5045773A (en) Current source circuit with constant output
US8067975B2 (en) MOS resistor with second or higher order compensation
US6060871A (en) Stable voltage regulator having first-order and second-order output voltage compensation
JP3818925B2 (ja) Mos型基準電圧発生回路
US8054156B2 (en) Low variation resistor
US9304528B2 (en) Reference voltage generator with op-amp buffer
JPH06195142A (ja) ベータ補償を有する温度補償型電圧レギュレータ
JPH0950325A (ja) 基準電圧発生回路
JP2721286B2 (ja) 半導体装置の温度補償型基準電圧発生回路
RU192191U1 (ru) Источник опорного напряжения с широким диапазоном возможных значений
JP3186107B2 (ja) 絶縁ゲート型電界効果トランジスタ
JP6656660B2 (ja) 電圧調整回路
JP2586011B2 (ja) 電圧発生回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040621

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040713

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040726

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070813

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080813

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080813

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090813

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090813

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100813

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110813

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120813

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees