RU192191U1 - Источник опорного напряжения с широким диапазоном возможных значений - Google Patents
Источник опорного напряжения с широким диапазоном возможных значений Download PDFInfo
- Publication number
- RU192191U1 RU192191U1 RU2019110854U RU2019110854U RU192191U1 RU 192191 U1 RU192191 U1 RU 192191U1 RU 2019110854 U RU2019110854 U RU 2019110854U RU 2019110854 U RU2019110854 U RU 2019110854U RU 192191 U1 RU192191 U1 RU 192191U1
- Authority
- RU
- Russia
- Prior art keywords
- voltage
- type
- resistors
- drain
- resistor
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Control Of Electrical Variables (AREA)
Abstract
Полезная модель относится к электронике и предназначена для использования в интегральных микросхемах на комплементарных транзисторах структуры металл-диэлектрик-полупроводник (КМДП). Ее технический результат, заключающийся в реализации возможности снижения величины опорного напряжения ниже напряжения на открытом р-n переходе, достигается подключением второго вывода четвертого резисторов 4 ко второй шине напряжения питания. На схеме устройства также обозначены первый, второй и третий резисторы 1, 2 и 3, с первого по третий МДП-транзисторы 5-7 с индуцированным каналом первого типа проводимости, первый и второй МДП-транзисторы 8 и 9 с индуцированным каналом второго типа проводимости, первый и второй диоды 10 и 11 на р-n переходах. Выходное напряжение Uустройства соответствует формулегде Е- ширина запрещенной зоны полупроводникового материала, U- напряжение на диодах при заданной плотности тока и температуре Т, k - постоянная Больцмана, q - заряд электрона, β, βи β- крутизны МДП-транзисторов 5, 6 и 7, R1, R2 и R4 - сопротивления резисторов 1, 2 и 4, Sи S- площади р-n переходов диодов 10 и 11. Значение выходного напряжения стабилизировано на уровне.1 ил.
Description
Полезная модель относится к электронике и предназначена для использования в интегральных микросхемах на комплементарных транзисторах структуры металл-диэлектрик-полупроводник (КМДП).
Известны стабилизированные по температуре КМДП-источники опорного напряжения, уровень которого равен выраженной в вольтах ширине запрещенной зоны Е0, см., например, патент РФ №21316161 МПК G05F 3/24, Н03К 3/353, опубликованный 10 июня 1999 г. [1]. Недостатком подобных устройств является невозможность получения стабильного опорного напряжения, отличающегося от Е0.
Этот недостаток устранен в источнике опорного напряжения, описанном в патенте РФ на полезную модель №153305 МПК Н03К 3/353, опубликованном 18 марта 2015 г. [2]. По технической сущности это устройство наиболее близко заявляемой полезной модели.
Данное устройство содержит с первого по четвертый резисторы, с первого по третий МДП-транзисторы с индуцированным каналом первого типа проводимости, истоки которых подключены к первой шине напряжения питания, а затворы соединены и подключены к стоку первого МДП-транзистора первого типа, первый и второй МДП-транзисторы с индуцированным каналом второго типа проводимости, затворы которых соединены и подключены к соединенным стокам вторых МДП-транзисторов обоих типов, сток первого МДП-транзистора первого типа соединен со стоком первого МДП-транзистора второго типа, исток которого соединен с первыми выводами первого и второго резисторов, исток второго МДП-транзистора второго типа соединен с первым выводом третьего резистора, первый и второй диоды на р-n переходах, области первого типа проводимости которых соответственно подключены ко второму выводу первого резистора и к истоку второго МДП-транзистора второго типа, а области второго типа проводимости и вторые выводы второго и третьего резисторов соединены со второй шиной напряжения питания, сток третьего МДП-транзистора первого типа через четвертый резистор подключен к области первого типа проводимости второго диода и является выходом устройства.
Вырабатываемое источником выходное напряжение UREF складывается из напряжений на втором диоде D2,
и на четвертом резисторе R4, ток которого пропорционален сумме токов, протекающих в первом и втором резисторах.
Напряжение UR1, создающее ток в первом резисторе, возникает по причине меньшей плотности тока в первом диоде, чем во втором.
Напряжение UR2 на втором резисторе равно напряжению UD2 на втором диоде. В сумме получается:
В этих формулах Е0 - ширина запрещенной зоны полупроводникового материала, при Т0=298 К у кремния Е0=1,205 В, Т - абсолютная температура, UD0 - напряжение на диодах при заданной плотности тока и температуре Т0=298 К, k=1,38⋅10-23 Дж/К - постоянная Больцмана, q=1,6⋅10-19 Кл - заряд электрона, β1, β2, β3 - крутизны первого, второго и третьего МДП-транзисторов первого типа, SD1, SD2 - площади р-n переходов первого и второго диодов, R1, R2, R3, R4 - сопротивления первого-четвертого резисторов.
Стабильность опорного напряжения по температуре в устройстве достигается за счет уравновешивания температурных дрейфов суммируемых напряжений UD2 и UR4, имеющих соответственно отрицательный и положительный температурные коэффициенты, так как Е0 всегда больше UD0, а разность напряжений на р-n переходах пропорциональна температуре. Сумма напряжений UD2 и UR4 может варьироваться в широких пределах, но ее минимальное значение не может не превышать напряжения UD2, причем его максимального значения в диапазоне рабочих температур с некоторым запасом для UR4, которое не может снижаться до нуля.
Технический результат полезной модели заключается в реализации возможности снижения величины опорного напряжения ниже напряжения на открытом р-n переходе.
Технический результат достигается тем, что в источнике опорного напряжения с широким диапазоном возможных значений, содержащем с первого по четвертый резисторы, с первого по третий МДП-транзисторы с индуцированным каналом первого типа проводимости, истоки которых подключены к первой шине напряжения питания, а затворы соединены и подключены к стоку первого МДП-транзистора первого типа, первый и второй МДП-транзисторы с индуцированным каналом второго типа проводимости, затворы которых соединены и подключены к соединенным стокам вторых МДП-транзисторов обоих типов, сток первого МДП-транзистора первого типа соединен со стоком первого МДП-транзистора второго типа, исток которого соединен с первыми выводами первого и второго резисторов, исток второго МДП-транзистора второго типа соединен с первым выводом третьего резистора, первый и второй диоды на р-n переходах, области первого типа проводимости которых соответственно подключены ко второму выводу первого резистора и к истоку второго МДП-транзистора второго типа, а области второго типа проводимости и вторые выводы второго и третьего резисторов соединены со второй шиной напряжения питания, сток третьего МДП-транзистора первого типа соединен с первым выводом четвертого резистора и является выходом устройства, второй вывод четвертого резистора подключен ко второй шине напряжения питания
Указанное выполнение устройства позволяет получать опорное напряжение произвольной величины, как стабилизированной по температуре, так и с заданной зависимостью от нее.
Отличительным признаком полезной модели является связь четвертого резистора со второй шиной напряжения питания.
Полезная модель поясняется чертежом с изображением электрической схемы источника опорного напряжения с широким диапазоном возможных значений.
Для упрощения понимания работы схемы на чертеже и в последующем описании проводимости полупроводников первого и второго типов представлены соответственно как проводимости р и n типов, а первая и вторая шины напряжений питания - соответственно как шины положительного напряжения питания и нулевого потенциала.
Источник опорного напряжения с широким диапазоном возможных значений содержит с первого по четвертый резисторы 1-4, с первого по третий МДП-транзисторы 5-7 с индуцированным каналом р типа проводимости, истоки которых подключены к шине +UП положительного напряжения питания, а затворы соединены и подключены к стоку первого р-МДП-транзистора 5, первый и второй МДП-транзисторы 8 и 9 с индуцированным каналом n типа проводимости, затворы которых соединены и подключены к соединенным стокам вторых МДП-транзисторов 6 и 9 p и n типов, сток первого p-МДП-транзистора 5 соединен со стоком первого n-МДП-транзистора 8, исток которого подключен к первым выводам первого и второго резисторов 1 и 2, исток второго n-МДП-транзистора 9 соединен с первым выводом третьего резистора 3, сток третьего p-МДП-транзистора 7 соединен с первым выводом четвертого резистора 4 и является выходом опорного напряжения, первый и второй диоды 10 и 11, аноды которых соответственно подключены ко второму выводу первого резистора 1 и к истоку второго n-МДП-транзистора 9, катоды диодов 10, 11 и вторые выводы второго, третьего и четвертого резисторов 2, 3 и 4 соединены с шиной нулевого потенциала.
Все МДП-транзисторы 5-9 устройства работают в области насыщения. У каждого из них прямо приложенное напряжение UСИ между стоком и истоком превосходит превышение напряжением UЗИ затвор-исток своего порогового значения UПОР, то есть UСИ>UЗИ-UПОР, Следовательно, для транзисторов 5-9 справедлива известная формула (1) для вольт-амперной характеристики в области насыщения,
где, IC - ток стока, а β - крутизна.
Необходимым условием правильной работы устройства также является равенство пороговых напряжений UПОР Р и UПОР N у всех МДП-транзисторов каждого типа.
Р-МДП-транзисторы 5, 6 и 7, имея одинаковые напряжения затвор - исток, образуют токовое зеркало, в котором отношения возвращаемых токов стоков р-МДП-транзисторов 6 и 7 к принимаемому току стока р-МДП-транзистора 5 прямо пропорциональны отношениям их крутизн, то есть
N-МДП-транзисторы 8 и 9 выполняют функции истоковых повторителей. Равенство напряжений
для транзисторов 8 и 9 обеспечивается тем, что токи стоков транзисторов 8 и 9 соответственно равны токам стоков транзисторов 5 и 6, и, следовательно, относятся как β5/β6 согласно (2), а крутизны пропорциональны крутизнам транзисторов 5 и 6 -
Из выражения (3) следует равенство напряжений на истоках транзисторов 8 и 9, имеющих общий потенциал на затворах.
Соотношения площадей р-n переходов SD10, SD11 диодов 10, 11 и их токов обеспечивают более высокую плотность тока у диода 11, поэтому напряжение на диоде 11 выше, чем на диоде 10.
Зависимость напряжения UD на полупроводниковом диоде от абсолютной температуры Т и протекающего тока ID выражает формула
где UD0 - напряжение на диоде при плотности тока JD0 и температуре Т0, SD - площадь р-n перехода диода.
Отношение сопротивлений второго и третьего резисторов 2 и 3 обратно отношению токов стоков транзисторов 5 и 6:
Равенство напряжений на истоках n-МДП-транзисторов 8 и 9 обеспечивает равенство напряжений на резисторах 2 и 3 напряжению на диоде 11, а выполнение пропорции (6) - равенство отношения токов резисторов 2 и 3 отношению токов диодов 10 и 11:
Приняв сумму токов диода 10 и резистора 2 равной току IC5 стока р-МДП-транзистора 5 и сумму токов диода 11 и резистора 3 равной току IC6 стока р-МДП-транзистора 6, по формулам (2), (5) и (7) выразим разность напряжений на диодах 10 и 11, приложенную к резистору 1, определяющему ток диода 10, -
Напряжение на диоде 11, определяющее ток в резисторе 2, при ID=JD0×SD, будет выражено как
Выходное опорное напряжение UREF равно напряжению на резисторе 4, в котором протекает ток IC7 стока р-МДП-транзистора 7, пропорционального, согласно правой из формул (2), току IC5 стока р-МДП-транзистора 5, складывающегося из токов резисторов 1 и 2.
Объединив выражения (8), (9) и (10), получим
Формула (11) демонстрируют устойчивость величины вырабатываемого напряжения к воздействию дестабилизирующих факторов тем, что в ней присутствуют только конструктивные параметры элементов схемы - отношения крутизн β однотипных МДП-транзисторов, определяемые отношением ширин W и длин L каналов, площадей SD р-n переходов диодов, отношения сопротивлений резисторов, которые при их выполнении в одних и тех же физических слоях сводятся к отношениям длин и ширин тел, физический параметр Е0 полупроводникового материала и опорная точка UD0 вольт-амперной характеристики диодов, являющаяся константой для каждого конкретного производственно-технологического процесса.
Левое слагаемое в формуле (11) возрастает с увеличением температуры Т, а правое - убывает. Подбирая соотношение величин этих слагаемых, можно добиться температурной стабильности напряжения либо придать ему определенную зависимость от температуры, как положительную, так и отрицательную.
Условием температурной стабильности опорного напряжения является равенство нулю производной UREF по температуре
Из формулы (12) следует, что температурная компенсация будет достигнута, если выполнить равенство
Правая часть формулы (13) совпадет с выражением (11) для выходного опорного напряжения UREF, если в него подставить Т=Т0, это означает, что левая часть равенства (13) выражает величину стабилизированного выходного напряжения устройства как значение ширины запрещенной зоны Е0, умноженное на коэффициент, который, не нарушая равенства (13), можно делать как больше, так и меньше единицы, варьируя отношение крутизн β7/β5 и величину сопротивления R4, не влияющие на работу токозадающих цепей устройства.
При выводе формулы (11) опущена температурная зависимость сопротивлений резисторов 1-4, ее считали одинаковой, предполагая использование резисторов одного конструктивно-технологического исполнения. Эту зависимость часто выражают по квадратичному закону
где R0 - сопротивление резистора при определенной температуре Т0, a αT1 и αТ2 - температурные коэффициенты первого и второго порядка. Сопротивления R1-R4 всех резисторов входят в формулы в виде отношений, и при подстановке (14) множители при R0 сокращаются.
Однако, температурное изменение сопротивлений резисторов, хотя и довольно слабо, но влияет на величину UREF, в частности, вызывая изменение величин токов в цепях устройства, приводящее к нарушению равенства ID=JD0×SD, принятого для упрощения выражения (5). Кроме того, во взятой за основу всех выкладок формуле (1) не учтена зависимость тока стока от напряжения между стоком и истоком, различающегося у транзисторов 5, 6, 7 и 8, 9. Поэтому рассчитанные по формулам (11), (13) номинальные величины сопротивлений резисторов 1-4 для повышения точности значения UREF и минимизации его отклонение от номинала в заданном диапазоне температур и напряжения питания на практике уточняют подбором R10-R40 в процессе моделирования схемы с помощью САПР. Затем может следовать уточнение значений по результатам исследований экспериментальных образцов, изготовленных с вариациями величин сопротивлений, покрывающими все поле погрешностей моделирования.
Таким образом, источник опорного напряжения вырабатывает выходное напряжение, термостабилизированное по ширине запрещенной зоны в широком диапазоне значений, задаваемых конструктивными параметрами элементов, определяющими отношения сопротивлений резисторов, крутизны МДП-транзисторов одинаковых типов проводимости и площадей диодов.
Claims (1)
- Источник опорного напряжения с широким диапазоном возможных значений, содержащий с первого по четвертый резисторы, с первого по третий МДП-транзисторы с индуцированным каналом первого типа проводимости, истоки которых подключены к первой шине напряжения питания, а затворы соединены и подключены к стоку первого МДП-транзистора первого типа, первый и второй МДП-транзисторы с индуцированным каналом второго типа проводимости, затворы которых соединены и подключены к соединенным стокам вторых МДП-транзисторов обоих типов, сток первого МДП-транзистора первого типа соединен со стоком первого МДП-транзистора второго типа, исток которого соединен с первыми выводами первого и второго резисторов, исток второго МДП-транзистора второго типа соединен с первым выводом третьего резистора, первый и второй диоды на p-n переходах, области первого типа проводимости которых соответственно подключены ко второму выводу первого резистора и к истоку второго МДП-транзистора второго типа, а области второго типа проводимости и вторые выводы второго и третьего резисторов соединены со второй шиной напряжения питания, сток третьего МДП-транзистора первого типа соединен с первым выводом четвертого резистора и является выходом устройства, отличающийся тем, что второй вывод четвертого резистора подключен ко второй шине напряжения питания.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2019110854U RU192191U1 (ru) | 2019-04-11 | 2019-04-11 | Источник опорного напряжения с широким диапазоном возможных значений |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2019110854U RU192191U1 (ru) | 2019-04-11 | 2019-04-11 | Источник опорного напряжения с широким диапазоном возможных значений |
Publications (1)
Publication Number | Publication Date |
---|---|
RU192191U1 true RU192191U1 (ru) | 2019-09-06 |
Family
ID=67852309
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2019110854U RU192191U1 (ru) | 2019-04-11 | 2019-04-11 | Источник опорного напряжения с широким диапазоном возможных значений |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU192191U1 (ru) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2131616C1 (ru) * | 1998-04-29 | 1999-06-10 | Открытое акционерное общество "Научно-исследовательский институт молекулярной электроники и завод "Микрон" | Источник опорного напряжения |
RU2344464C1 (ru) * | 2007-06-18 | 2009-01-20 | Общество с ограниченной ответственностью "Юник Ай Сиз" (ООО "Юник Ай Сиз") | Источник опорного напряжения |
RU153305U1 (ru) * | 2015-03-18 | 2015-07-10 | Акционерное общество "Научно-исследовательский институт молекулярной электроники" | Источник опорного напряжения |
US20180074532A1 (en) * | 2016-09-13 | 2018-03-15 | Freescale Semiconductor, Inc. | Reference voltage generator |
-
2019
- 2019-04-11 RU RU2019110854U patent/RU192191U1/ru active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2131616C1 (ru) * | 1998-04-29 | 1999-06-10 | Открытое акционерное общество "Научно-исследовательский институт молекулярной электроники и завод "Микрон" | Источник опорного напряжения |
RU2344464C1 (ru) * | 2007-06-18 | 2009-01-20 | Общество с ограниченной ответственностью "Юник Ай Сиз" (ООО "Юник Ай Сиз") | Источник опорного напряжения |
RU153305U1 (ru) * | 2015-03-18 | 2015-07-10 | Акционерное общество "Научно-исследовательский институт молекулярной электроники" | Источник опорного напряжения |
US20180074532A1 (en) * | 2016-09-13 | 2018-03-15 | Freescale Semiconductor, Inc. | Reference voltage generator |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0169316B1 (ko) | 기준 발생기 | |
US8063623B2 (en) | Analog compensation circuit | |
US20100259315A1 (en) | Circuit and Methods for Temperature Insensitive Current Reference | |
US6459326B2 (en) | Method for generating a substantially temperature independent current and device allowing implementation of the same | |
US20100156386A1 (en) | Reference voltage circuit | |
KR20100080958A (ko) | 기준 바이어스 발생 회로 | |
EP2706426A2 (en) | Low-power resistor-less voltage reference circuit | |
KR20090126812A (ko) | 기준 전압 발생 장치 및 방법 | |
US7902913B2 (en) | Reference voltage generation circuit | |
TW201533559A (zh) | 電壓參考電路 | |
KR20130047658A (ko) | 정전류 회로 및 기준 전압 회로 | |
JP2002149252A (ja) | バンドギャップレファレンス回路 | |
KR20070026041A (ko) | 정전류 회로 | |
US20200192414A1 (en) | Sub-bandgap reference voltage source | |
US9811106B2 (en) | Reference circuit arrangement and method for generating a reference voltage | |
CN113050747A (zh) | 基准电压电路 | |
RU172597U1 (ru) | Источник опорного напряжения и эталонного тока | |
CN111221376A (zh) | 提供可调恒定电流的电流电路 | |
US6518833B2 (en) | Low voltage PVT insensitive MOSFET based voltage reference circuit | |
KR20190049551A (ko) | 밴드갭 레퍼런스 회로 | |
RU2673243C1 (ru) | Источник опорного напряжения | |
RU192191U1 (ru) | Источник опорного напряжения с широким диапазоном возможных значений | |
RU153305U1 (ru) | Источник опорного напряжения | |
US20130063201A1 (en) | Reference voltage circuit | |
JP2013054535A (ja) | 定電圧発生回路 |