JPH0950325A - 基準電圧発生回路 - Google Patents

Abstract

(57)【要約】 【課題】 ＭＯＳ型電界効果トランジスタを用いて構成
した基準電圧発生回路において、設定された抵抗値を変
更することなく、基準電圧の温度係数を調整可能にす
る。 【解決手段】 出力端子と非反転及び反転入力端子との
間に抵抗Ｒ１，Ｒ２が接続された演算増幅器１０と、抵
抗Ｒ３を介して反転入力端子に接続されたＭＯＳトラン
ジスタＴｒ１と、並列接続された複数の調整用トランジ
スタを備え、外部からの制御信号Ｃｉ（ｉ＝１〜ｎ）に
従い、調整用トランジスタの導通数を変化させて抵抗Ｒ
１に流れる電流を変化させる温度係数調整回路１２ａと
により構成されている。抵抗Ｒ１〜Ｒ３が固定されてい
ても、温度係数調整回路１２ａにて調整用トランジスタ
の導通数を変化させ回路特性を変化させることで、基準
電圧Ｖｏの温度係数を調整できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＣＭＯＳ集積回路
等において温度特性の優れた基準電圧を発生させるため
の基準電圧発生回路に関する。

【０００２】

【従来の技術】従来より、電子回路において回路動作の
基準とするための温度係数の小さな基準電圧を発生させ
る基準電圧発生回路として、例えば、ＩＥＥJournal of
Solidstate circuits.Volsc-8.PP222(1973)に開示され
ているように、半導体素子のＰＮ接合に基づくバンドギ
ャップ電圧が、ばらつきの少ない安定した温度特性を有
することを利用し、このバンドギャップ電圧に基づき基
準電圧を生成するものが知られている。

【０００３】即ち、この基準電圧発生回路８は、図９
（ａ）に示すように、所定の基準電圧Ｖｏを出力する演
算増幅器１０と、演算増幅器１０の出力端子と非反転入
力端子との間に接続された抵抗Ｒ１と、演算増幅器１０
の出力端子と反転入力端子との間に接続された抵抗Ｒ２
と、ベースとコレクタとが互いに接続されると共に演算
増幅器１０の非反転入力に接続され、且つエミッタが接
地されたバイポーラトランジスタＢ１からなる第１の半
導体回路と、一端が演算増幅器の反転入力に接続された
抵抗Ｒ３と、ベースとコレクタとが互いに接続されると
共に抵抗Ｒ３の他端に接続され、且つエミッタが接地さ
れたバイポーラトランジスタＢ２からなる第２の半導体
回路とにより構成されている。

【０００４】この基準電圧発生回路８においては、演算
増幅器１０の入力端子のイマジナリショートにより、抵
抗Ｒ３の一端が接続された反転入力端子の電位は、非反
転入力に印加されるバイポーラトランジスタＢ１のベー
ス・エミッタ間電圧Ｖbe1 に等しく、一方、第３の抵抗
Ｒ３の他端には、バイポーラトランジスタＢ２のベース
・エミッタ間電圧Ｖbe2 が印加される。このため、抵抗
Ｒ３の両端には、バイポーラトランジスタＢ１，Ｂ２の
ベース・エミッタ間電圧の差（Ｖbe1−Ｖbe2）が印加さ
れ、この両端電圧に応じた一定電流Ｉ２が流れる。その
結果、電流Ｉ２により抵抗Ｒ２に誘起される所定電圧Ｉ
２・Ｒ２と、バイポーラトランジスタＢ１のベース・エ
ミッタ間電圧Ｖbe1 との加算値が基準電圧Ｖｏとして演
算増幅器１０から出力され、その基準電圧Ｖｏは、次の
（１）式にて表される。

【０００５】

【数１】

【０００６】ｋはボルツマン定数、ｔは絶対温度、ｑは
電気素量である。なお、図９（ｂ）に示す基準電圧発生
回路９は、図９（ａ）の基準電圧発生回路８のダイオー
ド接続されたバイポーラトランジスタＢ１，Ｂ２の代わ
りに、ダイオードＤ１，Ｄ２を用いて構成し、ベース・
エミッタ間電圧Ｖbe1，Ｖbe2に代わり、順方向電圧Ｖr
1，Ｖr2に基づき基準電圧Ｖｏを発生させるものであ
り、この場合の基準電圧Ｖｏは、次の（２）式にて表さ
れる。

【０００７】

【数２】

【０００８】そして、ベース・エミッタ間電圧Ｖbe1
（順方向電圧Ｖr1）は、負の温度係数（−２ｍＶ／℃程
度）を持つのであるが、（１），（２）式からわかるよ
うに、抵抗Ｒ１〜Ｒ３を適宜設定して、（１），（２）
式の第１項に、これと同じ大きさで正の温度係数を持た
せることにより、基準電圧Ｖｏの温度係数をゼロとする
ことができる。

【０００９】

【発明が解決しようとする課題】しかし、このような基
準電圧発生回路８，９をＣＭＯＳ集積回路上に実現しよ
うとした場合、まずバイポーラトランジスタＢ１，Ｂ２
を用いた基準電圧発生回路８では、その製造において
は、ＣＭＯＳ工程とバイポーラ工程とを組み合わせたＢ
ｉＣＭＯＳ工程が必要となり、工程が複雑になってしま
うという問題があった。

【００１０】また、ダイオードＤ１，Ｄ２を用いた基準
電圧発生回路９の場合は、ＣＭＯＳ工程における様々な
ＰＮ接合を利用することが考えられるが、回路特性を悪
化させる寄生トランジスタが形成されないように設計す
ることが難しいという問題があった。

【００１１】これらの問題を解決するために、バイポー
ラトランジスタＢ１，Ｂ２（ダイオードＤ１，Ｄ２）の
代わりにドレイン・ソース間を接続したＭＯＳ型電界効
果トランジスタを用いる試みが行われており、この場
合、基準電圧Ｖｏは、（１）（２）式とは異なり、次の
（３）式のように表される。

【００１２】

【数３】

【００１３】なお、第１，２項が非反転入力端子（反転
入力端子も同じ）の電位を、第３項が抵抗Ｒ２の両端電
圧を表している。また、第２項のＶthは、バイポーラト
ランジスタＢ１の代わりに接続されたＭＯＳ型電界効果
トランジスタのスレッショルド電圧、即ちドレイン電流
が流れ始めるゲート電圧であり、Ｇ（ｔ）は、この回路
が形成される基板の物性等により決まる関数である。

【００１４】そして、スレッショルド電圧Ｖthが、バイ
ポーラトランジスタのベース・エミッタ間電圧と同程度
の負の温度係数（−２ｍＶ／℃）を有しており、抵抗Ｒ
１〜Ｒ３を適宜選択して、上記（３）式の第１項及び第
３項に、正の温度係数を持たせることで、基準電圧Ｖｏ
の温度係数を零とすることができるのは、上述の基準電
圧発生回路８，９の場合と全く同様である。

【００１５】しかし、ＣＭＯＳ工程においては、スレッ
ショルド電圧Ｖthに影響を与えるゲート電極下の絶縁膜
の膜厚がばらつくため、スレッショルド電圧Ｖth、延い
ては、ゲート電圧・ドレイン電流特性がばらつくことに
なる。その結果、ＭＯＳ型電界効果トランジスタの特性
が、設計時に仮定されたものと異なってしまうため、抵
抗Ｒ１〜Ｒ３が集積回路上に形成される等してその抵抗
値が固定されている場合には、基準電圧の温度係数も設
計値、即ち零からずれてしまうことになり、精度のよい
基準電圧を発生させることができないという問題があっ
た。

【００１６】本発明は、上記問題点を解決するために、
ＭＯＳ型電界効果トランジスタを用いて構成した基準電
圧発生回路において、設定された抵抗値を変更すること
なく、基準電圧の温度係数を調整可能にすることを目的
とする。

【００１７】

【課題を解決するための手段】上記目的を達成するため
になされた請求項１に記載の発明は、外部装置に対して
所定の基準電圧を出力するための演算増幅器と、該演算
増幅器の出力端子と非反転入力端子との間に接続された
第１の抵抗と、上記演算増幅器の出力端子と反転入力端
子との間に接続された第２の抵抗と、一端が上記非反転
入力端子に接続されると共に他端が接地され、上記第１
の抵抗に上記出力端子側から上記非反転入力端子側に向
けて電流を流す第１の半導体回路と、一端が上記反転入
力端子に接続された第３の抵抗と、一端が該第３の抵抗
の上記反転入力端子とは反対側に接続されると共に他端
が接地され、上記第２の抵抗に上記出力端子側から上記
反転入力端子側に向けて電流を流す第２の半導体回路
と、を備え、上記演算増幅器が、上記第１及び第２の半
導体回路の両端電圧の差と上記第３の抵抗の抵抗値とに
基づいて上記第２及び第３の抵抗に流れる電流により誘
起される上記第２の抵抗の両端電圧と、上記第１の半導
体回路による非反転入力端子への印加電圧との加算値
を、出力端子から上記基準電圧として出力する基準電圧
発生回路において、上記第１及び第２の半導体回路をＭ
ＯＳ型電界効果トランジスタにて構成し、しかも、上記
第１及び第２の半導体回路の少なくとも一方を、外部か
らの制御信号により導通，非導通が制御され、導通時に
所定電流を流すスイッチング回路を複数並列接続してな
る調整回路として構成し、該調整回路に流れる電流値
を、上記制御信号にて上記スイッチング回路の導通数を
制御することにより、調整可能としたことを特徴とす
る。

【００１８】このように構成された基準電圧発生回路に
おいては、演算増幅回路の入力端子のイマジナリショー
トにより、反転入力端子の電位は非反転入力端子の電位
に等しくなるため、一端が反転入力端子、他端が第２の
半導体回路に接続された第３の抵抗の両端には、第１及
び第２の半導体回路の両端電圧の差が印加される。その
結果、この第３の抵抗の両端への印加電圧と、第３の抵
抗の抵抗値とに応じた所定電流が、第２及び第３の抵抗
に流れ、この所定電流により第２の抵抗に誘起される両
端電圧と、第１の半導体回路による非反転入力端子への
印加電圧との加算値が、基準電圧として上記出力端子か
ら出力される。

【００１９】また、この基準電圧発生回路では、第１な
いし第３の抵抗の抵抗値を適宜設定することにより、基
準電圧の温度係数を零とすることができ、通常、これら
の抵抗値はそのように設定される。そして、この基準電
圧発生回路を、例えば集積回路上に構成した時に、第１
及び第２の半導体回路を構成する電界効果トランジスタ
の特性が、製造時のばらつきにより、設計時に仮定した
ものとは異なったものとなってしまった場合には、当
然、基準電圧の温度係数も、設計値、即ち零からずれて
しまうことになる。

【００２０】しかし、本発明では、第１及び第２の半導
体回路の少なくとも一方が、外部からの制御信号によっ
て、スイッチング回路の導通数を制御することにより電
流値を調整可能な調整回路として構成されており、即
ち、制御信号に応じて調整回路の電圧・電流特性を変化
させることにより、当該基準電圧発生回路の特性を変化
させ、延いては、基準電圧の温度特性を調整することが
可能なようにされている。

【００２１】従って、本発明の基準電圧発生回路によれ
ば、第１及び第２の半導体回路を構成するＭＯＳ型電界
効果トランジスタの特性が、設計時に仮定したものと異
なることにより、基準電圧の温度係数が所望の値からず
れてしまったとしても、制御信号により調整回路の電流
値を変化させることで、簡単に、温度係数の調整を行う
ことができ、温度変動のない高精度な基準電圧を発生さ
せることができる。

【００２２】また本発明によれば、バイポーラトランジ
スタを用いることなく構成されており、ＣＭＯＳ工程の
みを用いて集積回路上に構成できるので、ＣＭＯＳ集積
回路において、製造工程を複雑にすることなく、高精度
な基準電圧を得ることができる。

【００２３】なお、第１の半導体回路を調整回路とした
場合、電流値を大きくする程、温度係数は負の方向に変
化し、一方、第２の半導体回路を調整回路とした場合、
逆に電流値を大きくする程、温度係数は正の方向に変化
する。従って、例えば、調整回路の約半数のスイッチン
グ回路を導通させた時の特性を基準として設計を行え
ば、実際に製造した時に、温度係数が正負のどちらにば
らついたとしても、スイッチング回路の導通数を増減さ
せることにより、確実に温度係数を零に調整できる。

【００２４】また、両方とも調整回路とした場合には、
調整可能な範囲が広がるため、ＭＯＳ型電界効果トラン
ジスタの特性がより大きくばらついたとしても、確実に
基準電圧の温度係数を零に調整できる。次に、請求項２
に記載の発明は、請求項１に記載の基準電圧発生回路に
おいて、上記スイッチング回路は、ソース接地されたＮ
チャネルのＭＯＳ型電界効果トランジスタからなる調整
用トランジスタと、上記制御信号に従い、上記調整用ト
ランジスタのゲート・ドレイン間を接続して、該調整用
トランジスタを導通させる第１のスイッチと、該第１の
スイッチの非導通時に、上記調整用トランジスタのゲー
ト・ソース間を接続して、該調整用トランジスタを非導
通にさせる第２のスイッチと、からなることを特徴とす
る。

【００２５】このように構成されたスイッチング回路で
は、外部からの制御信号により、第２のスイッチが開放
され、第１のスイッチが調整用トランジスタのゲート・
ドレイン間を接続すると、調整用トランジスタはダイオ
ード接続された状態となり導通する。

【００２６】一方、制御信号により、第１のスイッチが
開放され、第２のスイッチがゲート・ソース間を接続す
ると、調整用トランジスタは確実に非導通となる。従っ
て、本発明によれば、制御信号に応じて、流すことので
きる電流値を変化させ、電圧・電流特性を変化させるこ
とが可能な調整回路を具体的に実現することができる。

【００２７】また次に、請求項３に記載の発明は、請求
項２に記載の基準電圧発生回路において、上記第１のス
イッチは、ドレインが入力端に、ソースが出力端に接続
されたＮチャネルのＭＯＳ型電界効果トランジスタと、
ソースが入力端に、ドレインが出力端に接続されたＰチ
ャネルのＭＯＳ型電界効果トランジスタと、制御端に接
続された一方のトランジスタのゲートへの入力を他方の
トランジスタのゲートに反転させて入力する反転回路
と、により構成されたＣＭＯＳアナログスイッチからな
り、上記入力端が上記調整用トランジスタのドレインに
接続される共に、上記出力端が上記調整用トランジスタ
のゲートに接続され、更に、上記制御端に上記制御信号
が入力されることを特徴とする。

【００２８】このように構成された第１のスイッチで
は、導通時には、ＮチャネルのＭＯＳ型電界効果トラン
ジスタには所定のHighレベルが、また、ＰチャネルのＭ
ＯＳ型トランジスタには所定のLow レベルが印加され
る。つまり、Ｎチャネルのトランジスタでは、出力端の
電位に関係なく、入力端の電位が低ければ十分な電流を
流すことができ、一方、Ｐチャネルのトランジスタで
は、出力端の電位に関係なく、入力端の電位が高ければ
十分な電流を流すことができる。このため、回路の動作
状態に応じて、入力端及び出力端の電位が変化したとし
ても、必ず、いずれか一方のトランジスタは、十分な電
流を流すように動作する。

【００２９】従って、本発明によれば、第１のスイッチ
の導通時には、回路の動作状態に関わらず、第１のスイ
ッチの両端、即ち調整用トランジスタのドレイン・ゲー
ト間を、常に略同電位に保持することができ、調整用ト
ランジスタの導通状態を安定したものとすることができ
る。

【００３０】更に、請求項４に記載の発明は、請求項２
または請求項３に記載の基準電圧発生回路において、上
記第２のスイッチは、ドレインが上記調整用トランジス
タのゲートに接続されると共に、ソースが上記調整用ト
ランジスタのソースに接続され、更に、ゲートに上記制
御信号が入力されたＮチャネルのＭＯＳ型電界効果トラ
ンジスタからなることを特徴とする。

【００３１】従って、本発明によれば、第２のスイッチ
を構成するトランジスタのゲートに所定のHighレベルを
印加して導通させた時に、該トランジスタのドレイン電
位、即ち調整用トランジスタのゲート電位に関わらず、
十分な電流を流すことができるため、調整用トランジス
タのゲート電位を確実に接地電位とすることができ、延
いては、調整用トランジスタを確実に非導通とすること
ができる。

【００３２】また更に、請求項５に記載の発明は、請求
項２ないし請求項４のいずれかに記載の基準電圧発生回
路において、上記調整用トランジスタは、いずれも同一
ゲート幅、同一ゲート長に形成されていることを特徴と
する。

【００３３】即ち、本発明によれば、導通された調整用
トランジスタが流すことのできる電流値はいずれも等し
く、どの調整用トランジスタも、調整回路全体の特性に
対して同じ影響力を持つため、調整は調整用トランジス
タの導通数のみを考慮すればよく、調整作業を容易なも
のとすることができる。また、調整回路は、すべて同じ
特性のトランジスタにて構成すればよいので、設計や製
造も容易にできる。

【００３４】

【発明の実施の形態】以下に本発明の実施例を図面と共
に説明する。図１は、第１実施例の基準電圧発生回路を
表す電気回路図である。図１に示すように、本実施例の
基準電圧発生回路は、図９にて示した従来装置の基準電
圧発生回路において、第１の半導体回路が、バイポーラ
トランジスタＢ１（ダイオードＤ１）の代わりに温度係
数調整回路１２ａにて構成され、第２の半導体回路が、
バイポーラトランジスタＢ２（ダイオードＤ２）の代わ
りにＮチャネルのＭＯＳ型電界効果トランジスタ（以
下、ＮＭＯＳトランジスタとよぶ）Ｔｒ１にて構成され
ているだけで、それ以外の構成は、従来装置と全く同じ
であるため、同じ構成である演算増幅器１０，抵抗Ｒ
１，Ｒ２，Ｒ３についての説明は省略し、構成の異なる
部分について説明する。

【００３５】まず、第２の半導体回路としてのＮＭＯＳ
トランジスタＴｒ１は、ソースが接地される共に、ドレ
イン・ゲート間が接続され、所謂ダイオード接続されて
いる。そして、当該ＮＭＯＳトランジスタＴｒ１のゲー
ト電圧・ドレイン電流特性に基づき、抵抗Ｒ３と反転入
力端子の電位とにより決まる所定電流Ｉ２を抵抗Ｒ２に
流す。

【００３６】一方、第１の半導体回路としての温度係数
調整回路１２ａは、図２に示すように、並列接続され、
制御信号Ｃｉ（ｉ＝１〜ｎ）により個別に導通，非導通
が制御される複数のスイッチング回路ＴＣｉを備えてい
る。そして、各スイッチング回路ＴＣｉは、ドレインが
演算増幅器１０の非反転入力端子への接続端ａに接続さ
れると共にソースが接地されたＮＭＯＳトランジスタか
らなる調整用トランジスタＴｒ1iと、調整用トランジス
タＴｒ1iのドレイン・ゲート間に接続され、制御信号Ｃ
ｉにより導通，非導通が制御される第１のスイッチＳｉ
と、調整用トランジスタＴｒｉのゲート・ソース間に接
続され、制御信号Ｃｉにより、第１のスイッチＳｉの導
通時には非導通となり、また第１のスイッチＳｉの非導
通時には導通となるように制御される第２のスイッチＴ
ｉとにより構成されている。

【００３７】また、第１のスイッチＳｉは、図３（ａ）
に示すように、ソースが調整用トランジスタＴｒ1iのド
レインとの接続端ｄｉに、ドレインが調整用トランジス
タＴｒ1iのゲートとの接続端ｅｉに接続されたＰＭＯＳ
トランジスタＴｒ２１と、ドレインが接続端ｄｉに、ソ
ースが接続端ｅｉに接続されたＮＭＯＳトランジスタＴ
ｒ２２と、ＰＭＯＳトランジスタＴｒ２１のゲートに印
加される制御信号Ｃｉを反転させてＮＭＯＳトランジス
タＴｒ２２のゲートに印加する反転回路１４とからなる
所謂ＣＭＯＳアナログスイッチにより構成されている。

【００３８】このように構成された第１のスイッチＳｉ
では、制御信号ＣｉがHighレベルの時に、いずれのトラ
ンジスタＴｒ２１，Ｔｒ２２も導通せず、逆に、制御信
号ＣｉがLow レベルの時に、いずれのトランジスタＴｒ
２１，Ｔｒ２２も導通する。なお、トランジスタＴｒ２
１，Ｔｒ２２の導通時に、接続端ｄｉ，ｅｉの電位が高
くなる方向にシフトした時には、ＰＭＯＳトランジスタ
Ｔｒ２１が十分に電流を流し、逆に、接続端ｄｉ，ｅｉ
の電位が低くなる方向にシフトした時には、ＮＭＯＳト
ランジスタＴｒ２２が十分に電流を流すようになるた
め、回路の動作状態によって、接続端ｄｉ，ｅｉの電位
がどのように変化しても、導通状態は確実に保持され
る。

【００３９】一方、第２のスイッチＴｉは、図３（ｂ）
に示すように、ドレインが調整用トランジスタＴｒ1iの
ゲートとの接続端ｅｉに、ソースが調整用トランジスタ
Ｔｒ1iのソースとの接続端ｆｉに、ゲートが制御信号Ｃ
ｉの入力端子に接続されたＮＭＯＳトランジスタＴｒ２
３からなり、制御信号ＣｉがHighレベルの時に導通し、
Low レベルの時に非導通となる。

【００４０】そして、ＮＭＯＳトランジスタＴｒ２３の
導通時には、接続端ｅｉ、即ち調整用トランジスタＴｒ
1iのゲート電位に関わらず、十分な電流を流すことがで
きるため、調整用トランジスタＴｒ1iのゲート電位は、
確実に接地電位に保持される。

【００４１】従って、このように構成されたスイッチン
グ回路ＴＣｉでは、制御信号ＣｉがHighレベルの時に、
第１のスイッチＳｉが非導通、第２のスイッチＴｉが導
通となり、その結果、調整用トランジスタＴｒ1iは、ゲ
ートが接地されることになり非導通となる。また、制御
信号ＣｉがLow レベルの時に、第１のスイッチＳｉが導
通、第２のスイッチＴｉが非導通となり、その結果、調
整用トランジスタＴｒ1iはダイオード接続されることに
なり導通する。

【００４２】また、上述のように、第１のスイッチＳｉ
としてＣＭＯＳアナログスイッチを用い、第２のスイッ
チＴｉとしてＮＭＯＳトランジスタを用いているため、
上記調整用トランジスタＴｒ1iの導通、非導通は、回路
の動作状態に関わらず、常に安定したものとなる。

【００４３】以上のように構成された温度係数調整回路
１２ａは、調整用トランジスタＴｒ1iの導通数により決
まる温度係数調整回路１２ａ全体としての電圧・電流特
性に基づき、抵抗Ｒ１と基準電圧Ｖｏとにより決まる所
定電流Ｉ１を抵抗Ｒ１に流す。

【００４４】なお、調整用トランジスタＴｒ1iは、いず
れも同一ゲート幅、同一ゲート長を有するように作製さ
れており、即ち、導通時には、いずれの調整用トランジ
スタＴｒ1i（即ち、スイッチング回路ＴＣｉ）において
も同じ大きさの電流が流れるようにされている。

【００４５】このため、制御信号Ｃｉにより、調整用ト
ランジスタＴｒ1iの導通数を制御すると、この導通数に
応じて略一定の割合で抵抗Ｒ１に流れる電流Ｉ１が変化
し、これに応じて、上述の（３）式から明かなように、
基準電圧Ｖｏの温度係数も変化する。その結果、基準電
圧Ｖｏの温度係数は、調整用トランジスタＴｒ1i導通数
の増減に応じて略一定の分解能にて調整される。

【００４６】ここで図４は、本実施例の基準電圧発生回
路２の基準電圧Ｖｏの温度係数と、調整用トランジスタ
Ｔｒ1iの導通数との関係を求めたシミュレーション結果
のグラフである。なお、調整用トランジスタＴｒ1iの導
通数が１９個の時に、温度係数調整回路１２ａ全体の電
圧・電流特性が、反転入力端子側に接続されたＮＭＯＳ
トランジスタＴｒ１のゲート電圧・ドレイン電流特性に
略等しくなるものとし、この時の基準電圧Ｖｏの温度係
数が零となるように抵抗Ｒ１〜Ｒ３を設定している。

【００４７】具体的には、抵抗Ｒ１及び抵抗Ｒ３が１８
ｋΩ、抵抗Ｒ２が８２．８ｋΩである。また、演算増幅
器１０の電源電圧が１２Ｖ、当該基準電圧発生回路２に
て生成される基準電圧Ｖｏが１．２Ｖであり、温度係数
は、温度範囲は−４５〜１２５℃の間を変化させたとき
の基準電圧Ｖｏの変動から求めたものである。

【００４８】図４に示すように、本実施例の基準電圧発
生回路２においては、調整用トランジスタＴｒ1iの導通
数を増加させる程、温度係数は、負の方向に変化する。
そして、設計通りの特性を有するＭＯＳトランジスタを
製造できたのであれば、基準電圧Ｖｏの温度係数は、図
４に示す通りのものとなるが、ＮＭＯＳトランジスタＴ
ｒ１や調整用トランジスタＴｒ1iのスレッショルド電圧
Ｖthの温度係数が、設計時に仮定したものより小さくな
ってしまった場合、特性曲線は、図４中にて右方向にシ
フトしたものとなる。従って、この場合、調整用トラン
ジスタＴｒ1iの導通数を増加させることにより、温度係
数を零に調整することができる。

【００４９】逆に、スレッショルド電圧Ｖthの温度係数
が、設計時に仮定したものより大きくなってしまった場
合、特性曲線は、図４中にて左方向にシフトしたものと
なる。従って、この場合、調整用トランジスタＴｒ1iの
導通数を減少させることにより、温度計数を零に調整す
ることができる。

【００５０】なお、調整用トランジスタＴｒ1iの導通数
は、実際には、基準電圧発生回路２の温度係数を、調整
用トランジスタＴｒ1iの導通数を変化させて実測するこ
とにより求める。そして、制御信号Ｃｉは、例えば、制
御信号Ｃｉの入力端子にディップスイッチ等を接続し、
手動により設定してもよいし、基準電圧発生回路２が、
ＣＰＵを用いたシステムに組み込まれる場合には、実測
により求めた導通数を調整用データとしてメモリに格納
すると共に、制御信号Ｃｉの入力端子にレジスタを接続
し、ＣＰＵが調整データを読み出してレジスタに設定す
るようにしてもよい。

【００５１】以上説明したように、本実施例の基準電圧
発生回路２においては、制御信号Ｃｉにより温度係数調
整回路１２ａの電流・電圧特性、延いては当該基準電圧
の回路特性を変化させることができ、抵抗Ｒ１〜Ｒ３が
固定されていても、基準電圧Ｖｏの温度係数を変化させ
ることが可能なようにされている。

【００５２】従って、ＭＯＳ集積回路上に、当該基準電
圧発生回路２を形成した場合に、ＮＭＯＳトランジスタ
Ｔｒ１や調整用トランジスタＴｒ1iの特性が、設計時に
仮定した特性とは異なり、その結果、基準電圧Ｖｏの温
度係数が零からずれてしまったとしても、制御信号Ｃｉ
を適宜設定することにより、確実に基準電圧Ｖｏの温度
係数を零に調整することができる。しかも、調整作業
は、抵抗値のトリミングといった面倒なことをすること
なく、単に制御信号を設定するだけでよく、容易に短時
間で行うことができる。

【００５３】このため、本実施例によれば、ＣＭＯＳ集
積回路において、容易に高精度な基準電圧Ｖｏを得るこ
とができる。また、本実施例においては、調整用トラン
ジスタＴｒ1iの導通，非導通を制御する第１のスイッチ
Ｓｉが、ＣＭＯＳアナログスイッチにて構成され、回路
の動作状態によって、接続端ｄｉ，ｅｉの電位がどのよ
うに変化しても、導通状態が確実に確保されるようにさ
れていると共に、第２のスイッチＴｉがＮＭＯＳトラン
ジスタにて構成され、ゲート電位を確実に接地電位に設
定できるようにされている。

【００５４】従って、本実施例によれば、調整用トラン
ジスタＴｒ1iの導通数が変化することにより、回路の動
作状態が変化しても、各スイッチング回路ＴＣｉでは、
調整用トランジスタＴｒ1iが確実にスイッチングされる
ため、回路の信頼性を向上させることができる。

【００５５】次に、第２実施例について説明する。図５
は、第２実施例の基準電圧発生回路４の全体構成を表す
電気回路図である。図５に示すように、本実施例の基準
電圧発生回路４は、図９にて示した従来装置の基準電圧
発生回路８において、第１実施例の基準電圧発生回路２
とは反対に、第１の半導体回路が、バイポーラトランジ
スタＢ１の代わりにＮＭＯＳトランジスタＴｒ２にて構
成され、第２の半導体回路が、バイポーラトランジスタ
Ｂ２の代わりに温度係数調整回路１２ｂにて構成されて
いるだけで、それ以外の構成は、従来装置、及び第１実
施例と全く同様である。

【００５６】そして、ＮＭＯＳトランジスタＴｒ２は、
ソースが接地されると共に、ドレイン・ゲート間が接続
され、所謂ダイオード接続されている。そして、当該Ｎ
ＭＯＳトランジスタＴｒ２のゲート電圧・ドレイン電流
特性に基づき、抵抗Ｒ１と基準電圧Ｖｏにより決まる所
定電流Ｉ１を抵抗Ｒ１に流すと共に、この時のゲート電
圧を演算増幅器１０の非反転入力に印加する。

【００５７】一方、温度係数調整回路１２ｂは、第１実
施例の温度係数調整回路１２ａと全く同様に構成された
ものであり、調整用トランジスタＴｒ1iの導通数にて決
まる当該温度係数調整回路１２ｂ全体としての電圧・電
流特性に基づき、抵抗Ｒ３と反転入力端子の電位とによ
り決まる所定電流Ｉ２を抵抗Ｒ２に流す。

【００５８】そして、制御信号Ｃｉにより、調整用トラ
ンジスタＴｒ1iの導通数を制御すると、この導通数に応
じて、略一定の割合で抵抗Ｒ２に流れる電流Ｉ２が変化
し、これに応じて基準電圧Ｖｏの温度係数も変化する。
ここで図６は、本実施例の基準電圧発生回路４の基準電
圧Ｖｏの温度係数と、調整用トランジスタＴｒ1iの導通
数との関係を求めたシミュレーション結果のグラフであ
る。

【００５９】なお、抵抗Ｒ１〜Ｒ３、演算増幅器１０の
電源電圧、温度係数の測定温度範囲は、第１実施例と同
様である。図６に示すように、本実施例の基準電圧発生
回路４においては、調整用トランジスタＴｒ1iの導通数
を増加させる程、温度係数は、正方向に変化する。

【００６０】そして、第１実施例の場合と同様に、ＮＭ
ＯＳトランジスタＴｒ２や調整用トランジスタＴｒ1iの
スレッショルド電圧Ｖthの温度係数が、設計時に仮定し
たものより大きい場合に、特性曲線は、図６中にて右方
向にシフトし、逆に、スレッショルド電圧Ｖthの温度係
数が設計時に仮定したものより小さい場合に、特性曲線
は、図６中左方向にシフトする。

【００６１】このため、実際のスレッショルド電圧Ｖth
の温度係数が設計時より大きい場合には、導通数を設計
時より増加させれば、温度係数を零に調整することがで
き、逆に、実際のスレッショルド電圧Ｖthの温度係数が
設計時より小さい場合には、導通数を設計時より減少さ
せることにより、温度係数を零に調整することができ
る。

【００６２】以上説明したように、本実施例の基準電圧
発生回路４においては、制御信号Ｃｉにより温度係数調
整回路１２ｂに流れる電流を調整可能にされており、抵
抗Ｒ１〜Ｒ３が固定されていても、基準電圧Ｖｏの温度
係数を変化させることが可能なようにされている。

【００６３】従って、本実施例によれば、第１実施例と
同様に、当該基準電圧発生回路４を構成するＭＯＳ型電
界効果トランジスタの特性が、設計時に仮定したものと
は異なっていたとしても、制御信号Ｃｉを適宜設定する
ことにより、基準電圧Ｖｏの温度係数を零に調整するこ
とができる。

【００６４】次に、第３実施例について説明する。図７
は、第３実施例の基準電圧発生回路の全体構成を表す電
気回路図である。図７に示すように、本実施例の基準電
圧発生回路６は、図９にて示した従来装置の基準電圧発
生回路８において、第１及び第２の半導体回路が、いず
れもバイポーラトランジスタＢ１，Ｂ２の代わりに温度
係数調整回路１２ａ，１２ｂにて構成されているだけ
で、それ以外の構成は、従来装置，第１実施例，及び第
２実施例と全く同様である。

【００６５】そして、温度係数調整回路１２ａ，１２ｂ
は、第１及び第２実施例にて説明したものと全く同様の
ものである。なお、図７では、各温度係数調整回路１２
ａ，１２ｂに入力される制御信号が、夫々異なるもので
あることを示すために、ＣAi，ＣBiとして区別して示し
ている。

【００６６】このように構成された基準電圧発生回路６
においては、制御信号ＣAiにより温度係数調整回路１２
ａを制御すると、抵抗Ｒ１に流れる電流Ｉ１が変化し、
また、制御信号ＣBiにより温度係数調整回路１２ｂを制
御すると、抵抗Ｒ２に流れる電流Ｉ２が変化し、これら
の変化に応じて、基準電圧Ｖｏの温度係数も変化する。

【００６７】ここで図８は、本実施例の基準電圧発生回
路６の基準電圧Ｖｏの温度係数と、各温度係数調整回路
１２ａ，１２ｂの調整用トランジスタＴｒ1iの導通数と
の関係を求めたシミュレーション結果のグラフである。
なお、抵抗Ｒ１〜Ｒ３、演算増幅器１０の電源電圧、温
度係数の測定温度範囲は、第１実施例と同様である。

【００６８】また、図８において、実線は、温度係数調
整回路１２ｂの調整用トランジスタＴｒ1iの導通数を１
９個に固定して、温度係数調整回路１２ａの調整用トラ
ンジスタＴｒ1iの導通数を変化させた時の特性であり、
一方点線は、逆に、温度係数調整回路１２ａの調整用ト
ランジスタＴｒ1iの導通数を１９個に固定して、温度係
数調整回路１２ｂの調整用トランジスタＴｒ1iの導通数
を変化させた時の特性である。

【００６９】そして、第１及び第２実施例の場合と全く
同様に、ＭＯＳトランジスタの実際のスレッショルド電
圧Ｖthの温度係数が設計時より大きい場合には、図８に
おいて、実線は左方向にシフトし、点線は右方向にシフ
トし、同じく設計時より小さい場合には、図８におい
て、実線は右方向にシフトし、点線は左方向にシフトす
るため、これに応じて、調整用トランジスタＴｒ1iの導
通数を増減させれば、基準電圧Ｖｏの温度係数は零に調
整される。

【００７０】以上説明したように、本実施例の基準電圧
発生回路６においては、制御信号ＣAi，ＣBiにより温度
係数調整回路１２ａ，１２ｂに流れる電流を調整可能に
されており、抵抗Ｒ１〜Ｒ３が固定されていても、基準
電圧Ｖｏの温度係数を変化させることが可能なようにさ
れている。

【００７１】従って、本実施例によれば、第１及び第２
実施例と同様に、当該基準電圧発生回路４を構成するＭ
ＯＳ型電界効果トランジスタの特性が、設計時に仮定し
たものとは異なっていたとしても、制御信号ＣAi，ＣBi
を適宜設定することにより、基準電圧Ｖｏの温度係数を
零に調整することができる。

【００７２】また、本実施例では、２個の温度係数調整
回路１２ａ，１２ｂを有しており、一方のトランジスタ
の導通数を固定して、他方のトランジスタの導通数のみ
を変化させて調整を行えば、第１及び第２実施例と全く
同様の調整を行うことができ、また、トランジスタの導
通数を一方は増加させ他方は減少させるように変化させ
れば、温度係数を大きく変化させることができ、より広
い範囲で調整を行うことができるだけでなく、トランジ
スタの導通数を両方とも増加あるいは減少させるように
変化させれば、温度係数を微妙に変化させることがで
き、より精密な調整を行うことができる。

【００７３】なお、上記実施例において、各調整用トラ
ンジスタＴｒ1iは、いずれも同一ゲート幅、同一ゲート
長に形成され、同じ大きさの電流を流すようにしている
が、例えばｉ番目（ｉ＝１〜ｎ）の調整用トランジスタ
の電流駆動能力が２^n-1 倍となるように設定すれば、最
小限のトランジスタ数にて広い範囲の調整が可能とな
る。

【００７４】また、上記実施例では、第２のスイッチＴ
ｉは、ＮＭＯＳトランジスタにて構成したが、第１のス
イッチＳｉと同様に、ＣＭＯＳアナログスイッチにて構
成してもよい。

【図面の簡単な説明】

【図１】 第１実施例の基準電圧発生回路の構成を表す
電気回路図である。

【図２】 温度係数調整回路の構成を表す電気回路図で
ある。

【図３】 温度係数調整回路における第１及び第２のス
イッチの構成を表す電気回路図である。

【図４】 第１実施例における基準電圧Ｖｏの温度計数
の特性を求めたシミュレーション結果を表すグラフであ
る。

【図５】 第２実施例の基準電圧発生回路の構成を表す
電気回路図である。

【図６】 第２実施例における基準電圧Ｖｏの温度係数
の特性を求めたシミュレーション結果を表すグラフであ
る。

【図７】 第３実施例の基準電圧発生回路の構成を表す
電気回路図である。

【図８】 第３実施例における基準電圧Ｖｏの温度係数
の特性を求めたシミュレーション結果を表すグラフであ
る。

【図９】 従来の基準電圧発生回路の構成を表す電気回
路図である。

【符号の説明】

２，４，６…基準電圧発生回路 １０…演算増幅器 １２ａ，１２ｂ…温度係数調整回路 １４…反転回路 Ｒ１，Ｒ２，Ｒ３…抵抗Ｒ Ｔｒ１，Ｔｒ２…ＮＭ
ＯＳトランジスタ ＴＣｉ…スイッチング回路 Ｔｒ1i…調整用トラン
ジスタ Ｓｉ…第１のスイッチ Ｔｉ…第２のスイッチ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 外部装置に対して所定の基準電圧を出力
   するための演算増幅器と、 該演算増幅器の出力端子と非反転入力端子との間に接続
   された第１の抵抗と、 上記演算増幅器の出力端子と反転入力端子との間に接続
   された第２の抵抗と、 一端が上記非反転入力端子に接続されると共に他端が接
   地され、上記第１の抵抗に上記出力端子側から上記非反
   転入力端子側に向けて電流を流す第１の半導体回路と、 一端が上記反転入力端子に接続された第３の抵抗と、 一端が該第３の抵抗の上記反転入力端子とは反対側に接
   続されると共に他端が接地され、上記第２の抵抗に上記
   出力端子側から上記反転入力端子側に向けて電流を流す
   第２の半導体回路と、 を備え、上記演算増幅器が、上記第１及び第２の半導体
   回路の両端電圧の差と上記第３の抵抗の抵抗値とに基づ
   いて上記第２及び第３の抵抗に流れる電流により誘起さ
   れる上記第２の抵抗の両端電圧と、上記第１の半導体回
   路による非反転入力端子への印加電圧との加算値を、出
   力端子から上記基準電圧として出力する基準電圧発生回
   路において、 上記第１及び第２の半導体回路をＭＯＳ型電界効果トラ
   ンジスタにて構成し、 しかも、上記第１及び第２の半導体回路の少なくとも一
   方を、外部からの制御信号により導通，非導通が制御さ
   れ、導通時に所定電流を流すスイッチング回路を複数並
   列接続してなる調整回路として構成し、該調整回路に流
   れる電流値を、上記制御信号にて上記スイッチング回路
   の導通数を制御することにより、調整可能としたことを
   特徴とする基準電圧発生回路。
2. 【請求項２】 上記スイッチング回路は、 ソース接地されたＮチャネルのＭＯＳ型電界効果トラン
   ジスタからなる調整用トランジスタと、 上記制御信号に従い、上記調整用トランジスタのゲート
   ・ドレイン間を接続して、該調整用トランジスタを導通
   させる第１のスイッチと、 該第１のスイッチの非導通時に、上記調整用トランジス
   タのゲート・ソース間を接続して、該調整用トランジス
   タを非導通にさせる第２のスイッチと、 からなることを特徴とする請求項１に記載の基準電圧発
   生回路。
3. 【請求項３】 請求項２に記載の基準電圧発生回路にお
   いて、 上記第１のスイッチは、 ドレインが入力端に、ソースが出力端に接続されたＮチ
   ャネルのＭＯＳ型電界効果トランジスタと、 ソースが入力端に、ドレインが出力端に接続されたＰチ
   ャネルのＭＯＳ型電界効果トランジスタと、 制御端に接続された一方のトランジスタのゲートへの入
   力を他方のトランジスタのゲートに反転させて入力する
   反転回路と、 により構成されたＣＭＯＳアナログスイッチからなり、
   上記入力端が上記調整用トランジスタのドレインに接続
   される共に、上記出力端が上記調整用トランジスタのゲ
   ートに接続され、更に、上記制御端に上記制御信号が入
   力されることを特徴とする基準電圧発生回路。
4. 【請求項４】 請求項２または請求項３に記載の基準電
   圧発生回路において、 上記第２のスイッチは、ドレインが上記調整用トランジ
   スタのゲートに接続されると共に、ソースが上記調整用
   トランジスタのソースに接続され、更に、ゲートに上記
   制御信号が入力されたＮチャネルのＭＯＳ型電界効果ト
   ランジスタからなることを特徴とする基準電圧発生回
   路。
5. 【請求項５】 請求項２ないし請求項４のいずれかに記
   載の基準電圧発生回路において、 上記調整用トランジスタは、いずれも同一ゲート幅、同
   一ゲート長に形成されていることを特徴とする基準電圧
   発生回路。