JP3557739B2 - 基準電圧発生回路 - Google Patents
基準電圧発生回路 Download PDFInfo
- Publication number
- JP3557739B2 JP3557739B2 JP20455295A JP20455295A JP3557739B2 JP 3557739 B2 JP3557739 B2 JP 3557739B2 JP 20455295 A JP20455295 A JP 20455295A JP 20455295 A JP20455295 A JP 20455295A JP 3557739 B2 JP3557739 B2 JP 3557739B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- reference voltage
- circuit
- adjustment
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＣＭＯＳ集積回路等において温度特性の優れた基準電圧を発生させるための基準電圧発生回路に関する。
【０００２】
【従来の技術】
従来より、電子回路において回路動作の基準とするための温度係数の小さな基準電圧を発生させる基準電圧発生回路として、例えば、ＩＥＥＪｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄｓｔａｔｅ ｃｉｒｃｕｉｔｓ．Ｖｏｌｓｃ−８．ＰＰ２２２（１９７３）に開示されているように、半導体素子のＰＮ接合に基づくバンドギャップ電圧が、ばらつきの少ない安定した温度特性を有することを利用し、このバンドギャップ電圧に基づき基準電圧を生成するものが知られている。
【０００３】
即ち、この基準電圧発生回路８は、図９（ａ）に示すように、所定の基準電圧Ｖｏを出力する演算増幅器１０と、演算増幅器１０の出力端子と非反転入力端子との間に接続された抵抗Ｒ１と、演算増幅器１０の出力端子と反転入力端子との間に接続された抵抗Ｒ２と、ベースとコレクタとが互いに接続されると共に演算増幅器１０の非反転入力に接続され、且つエミッタが接地されたバイポーラトランジスタＢ１からなる第１の半導体回路と、一端が演算増幅器の反転入力に接続された抵抗Ｒ３と、ベースとコレクタとが互いに接続されると共に抵抗Ｒ３の他端に接続され、且つエミッタが接地されたバイポーラトランジスタＢ２からなる第２の半導体回路とにより構成されている。
【０００４】
この基準電圧発生回路８においては、演算増幅器１０の入力端子のイマジナリショートにより、抵抗Ｒ３の一端が接続された反転入力端子の電位は、非反転入力に印加されるバイポーラトランジスタＢ１のベース・エミッタ間電圧Ｖｂｅ１ に等しく、一方、第３の抵抗Ｒ３の他端には、バイポーラトランジスタＢ２のベース・エミッタ間電圧Ｖｂｅ２ が印加される。このため、抵抗Ｒ３の両端には、バイポーラトランジスタＢ１，Ｂ２のベース・エミッタ間電圧の差（Ｖｂｅ１−Ｖｂｅ２）が印加され、この両端電圧に応じた一定電流Ｉ２が流れる。その結果、電流Ｉ２により抵抗Ｒ２に誘起される所定電圧Ｉ２・Ｒ２と、バイポーラトランジスタＢ１のベース・エミッタ間電圧Ｖｂｅ１ との加算値が基準電圧Ｖｏとして演算増幅器１０から出力され、その基準電圧Ｖｏは、次の（１）式にて表される。
【０００５】
【数１】
【０００６】
ｋはボルツマン定数、ｔは絶対温度、ｑは電気素量である。
なお、図９（ｂ）に示す基準電圧発生回路９は、図９（ａ）の基準電圧発生回路８のダイオード接続されたバイポーラトランジスタＢ１，Ｂ２の代わりに、ダイオードＤ１，Ｄ２を用いて構成し、ベース・エミッタ間電圧Ｖｂｅ１，Ｖｂｅ２に代わり、順方向電圧Ｖｒ１，Ｖｒ２に基づき基準電圧Ｖｏを発生させるものであり、この場合の基準電圧Ｖｏは、次の（２）式にて表される。
【０００７】
【数２】
【０００８】
そして、ベース・エミッタ間電圧Ｖｂｅ１ （順方向電圧Ｖｒ１）は、負の温度係数（−２ｍＶ／℃程度）を持つのであるが、（１），（２）式からわかるように、抵抗Ｒ１〜Ｒ３を適宜設定して、（１），（２）式の第１項に、これと同じ大きさで正の温度係数を持たせることにより、基準電圧Ｖｏの温度係数をゼロとすることができる。
【０００９】
【発明が解決しようとする課題】
しかし、このような基準電圧発生回路８，９をＣＭＯＳ集積回路上に実現しようとした場合、まずバイポーラトランジスタＢ１，Ｂ２を用いた基準電圧発生回路８では、その製造においては、ＣＭＯＳ工程とバイポーラ工程とを組み合わせたＢｉＣＭＯＳ工程が必要となり、工程が複雑になってしまうという問題があった。
【００１０】
また、ダイオードＤ１，Ｄ２を用いた基準電圧発生回路９の場合は、ＣＭＯＳ工程における様々なＰＮ接合を利用することが考えられるが、回路特性を悪化させる寄生トランジスタが形成されないように設計することが難しいという問題があった。
【００１１】
これらの問題を解決するために、バイポーラトランジスタＢ１，Ｂ２（ダイオードＤ１，Ｄ２）の代わりにドレイン・ソース間を接続したＭＯＳ型電界効果トランジスタを用いる試みが行われており、この場合、基準電圧Ｖｏは、（１）（２）式とは異なり、次の（３）式のように表される。
【００１２】
【数３】
【００１３】
なお、第１，２項が非反転入力端子（反転入力端子も同じ）の電位を、第３項が抵抗Ｒ２の両端電圧を表している。また、第２項のＶｔｈは、バイポーラトランジスタＢ１の代わりに接続されたＭＯＳ型電界効果トランジスタのスレッショルド電圧、即ちドレイン電流が流れ始めるゲート電圧であり、Ｇ（ｔ）は、この回路が形成される基板の物性等により決まる関数である。
【００１４】
そして、スレッショルド電圧Ｖｔｈが、バイポーラトランジスタのベース・エミッタ間電圧と同程度の負の温度係数（−２ｍＶ／℃）を有しており、抵抗Ｒ１〜Ｒ３を適宜選択して、上記（３）式の第１項及び第３項に、正の温度係数を持たせることで、基準電圧Ｖｏの温度係数を零とすることができるのは、上述の基準電圧発生回路８，９の場合と全く同様である。
【００１５】
しかし、ＣＭＯＳ工程においては、スレッショルド電圧Ｖｔｈに影響を与えるゲート電極下の絶縁膜の膜厚がばらつくため、スレッショルド電圧Ｖｔｈ、延いては、ゲート電圧・ドレイン電流特性がばらつくことになる。その結果、ＭＯＳ型電界効果トランジスタの特性が、設計時に仮定されたものと異なってしまうため、抵抗Ｒ１〜Ｒ３が集積回路上に形成される等してその抵抗値が固定されている場合には、基準電圧の温度係数も設計値、即ち零からずれてしまうことになり、精度のよい基準電圧を発生させることができないという問題があった。
【００１６】
本発明は、上記問題点を解決するために、ＭＯＳ型電界効果トランジスタを用いて構成した基準電圧発生回路において、設定された抵抗値を変更することなく、基準電圧の温度係数を調整可能にすることを目的とする。
【００１７】
【課題を解決するための手段】
上記目的を達成するためになされた請求項１に記載の発明は、
出力端子と非反転入力端子との間に第１の抵抗が接続され、上記出力端子と反転入力端子との間に第２の抵抗が接続された演算増幅器と、
一端が上記非反転入力端子に接続されると共に他端が接地され、上記第１の抵抗に上記出力端子側から上記非反転入力端子側に向けて電流を流す第１の半導体回路と、
一端が第３の抵抗を介して上記反転入力端子に接続されると共に他端が接地され、上記第２の抵抗に上記出力端子側から上記反転入力端子側に向けて電流を流す第２の半導体回路と、
を備え、上記演算増幅器が、上記第１及び第２の半導体回路の両端電圧の差と上記第３の抵抗の抵抗値とに基づいて上記第２及び第３の抵抗に流れる電流により誘起される上記第２の抵抗の両端電圧と、上記第１の半導体回路による非反転入力端子への印加電圧との加算値を基準電圧として上記出力端子から出力する基準電圧発生回路において、
上記第１及び第２の半導体回路の少なくとも一方を、外部からの制御信号により導通，非導通が制御され、導通時に所定電流を流すスイッチング回路を複数並列接続してなる調整回路として構成することで、該調整回路に流れる電流値を、上記制御信号にて上記スイッチング回路の導通数を制御することにより調整可能とし、
しかも、上記スイッチング回路は、
ソース接地されたＮチャネルのＭＯＳ型電界効果トランジスタからなる調整用トランジスタと、
上記制御信号に従い、上記調整用トランジスタのゲート・ドレイン間を接続して、該調整用トランジスタを導通させる第１のスイッチと、
該第１のスイッチの非導通時に、上記調整用トランジスタのゲート・ソース間を接続して、該調整用トランジスタを非導通にさせる第２のスイッチと、
からなることを特徴とする。
【００１８】
このように構成された基準電圧発生回路においては、演算増幅回路の入力端子のイマジナリショートにより、反転入力端子の電位は非反転入力端子の電位に等しくなるため、一端が反転入力端子、他端が第２の半導体回路に接続された第３の抵抗の両端には、第１及び第２の半導体回路の両端電圧の差が印加される。その結果、この第３の抵抗の両端への印加電圧と、第３の抵抗の抵抗値とに応じた所定電流が、第２及び第３の抵抗に流れ、この所定電流により第２の抵抗に誘起される両端電圧と、第１の半導体回路による非反転入力端子への印加電圧との加算値が、基準電圧として上記出力端子から出力される。
【００１９】
また、この基準電圧発生回路では、第１ないし第３の抵抗の抵抗値を適宜設定することにより、基準電圧の温度係数を零とすることができ、通常、これらの抵抗値はそのように設定される。
そして、この基準電圧発生回路を、例えば集積回路上に構成した時に、第１及び第２の半導体回路を構成する電界効果トランジスタの特性が、製造時のばらつきにより、設計時に仮定したものとは異なったものとなってしまった場合には、当然、基準電圧の温度係数も、設計値、即ち零からずれてしまうことになる。
【００２０】
しかし、本発明では、第１及び第２の半導体回路の少なくとも一方が、外部からの制御信号によって、スイッチング回路の導通数を制御することにより電流値を調整可能な調整回路として構成されており、即ち、制御信号に応じて調整回路の電圧・電流特性を変化させることにより、当該基準電圧発生回路の特性を変化させ、延いては、基準電圧の温度特性を調整することが可能なようにされている。
【００２１】
従って、本発明の基準電圧発生回路によれば、第１及び第２の半導体回路を構成するＭＯＳ型電界効果トランジスタの特性が、設計時に仮定したものと異なることにより、基準電圧の温度係数が所望の値からずれてしまったとしても、制御信号により調整回路の電流値を変化させることで、簡単に、温度係数の調整を行うことができ、温度変動のない高精度な基準電圧を発生させることができる。
【００２２】
また本発明によれば、バイポーラトランジスタを用いることなく構成されており、ＣＭＯＳ工程のみを用いて集積回路上に構成できるので、ＣＭＯＳ集積回路において、製造工程を複雑にすることなく、高精度な基準電圧を得ることができる。
【００２３】
なお、第１の半導体回路を調整回路とした場合、電流値を大きくする程、温度係数は負の方向に変化し、一方、第２の半導体回路を調整回路とした場合、逆に電流値を大きくする程、温度係数は正の方向に変化する。
従って、例えば、調整回路の約半数のスイッチング回路を導通させた時の特性を基準として設計を行えば、実際に製造した時に、温度係数が正負のどちらにばらついたとしても、スイッチング回路の導通数を増減させることにより、確実に温度係数を零に調整できる。
【００２４】
また、両方とも調整回路とした場合には、調整可能な範囲が広がるため、ＭＯＳ型電界効果トランジスタの特性がより大きくばらついたとしても、確実に基準電圧の温度係数を零に調整できる。
【００２５】
なお、スイッチング回路では、外部からの制御信号により、第２のスイッチが開放され、第１のスイッチが調整用トランジスタのゲート・ドレイン間を接続すると、調整用トランジスタはダイオード接続された状態となり導通する。
【００２６】
一方、制御信号により、第１のスイッチが開放され、第２のスイッチがゲート・ソース間を接続すると、調整用トランジスタは確実に非導通となる。
従って、本発明によれば、制御信号に応じて、流すことのできる電流値を変化させ、電圧・電流特性を変化させることが可能な調整回路を具体的に実現することができる。
【００２７】
また次に、請求項２に記載の発明は、請求項１に記載の基準電圧発生回路において、
上記第１のスイッチは、
ドレインが入力端に、ソースが出力端に接続されたＮチャネルのＭＯＳ型電界効果トランジスタと、
ソースが入力端に、ドレインが出力端に接続されたＰチャネルのＭＯＳ型電界効果トランジスタと、
制御端に接続された一方のトランジスタのゲートへの入力を他方のトランジスタのゲートに反転させて入力する反転回路と、
により構成されたＣＭＯＳアナログスイッチからなり、上記入力端が上記調整用トランジスタのドレインに接続される共に、上記出力端が上記調整用トランジスタのゲートに接続され、更に、上記制御端に上記制御信号が入力されることを特徴とする。
【００２８】
このように構成された第１のスイッチでは、導通時には、ＮチャネルのＭＯＳ型電界効果トランジスタには所定のＨｉｇｈレベルが、また、ＰチャネルのＭＯＳ型トランジスタには所定のＬｏｗ レベルが印加される。つまり、Ｎチャネルのトランジスタでは、出力端の電位に関係なく、入力端の電位が低ければ十分な電流を流すことができ、一方、Ｐチャネルのトランジスタでは、出力端の電位に関係なく、入力端の電位が高ければ十分な電流を流すことができる。このため、回路の動作状態に応じて、入力端及び出力端の電位が変化したとしても、必ず、いずれか一方のトランジスタは、十分な電流を流すように動作する。
【００２９】
従って、本発明によれば、第１のスイッチの導通時には、回路の動作状態に関わらず、第１のスイッチの両端、即ち調整用トランジスタのドレイン・ゲート間を、常に略同電位に保持することができ、調整用トランジスタの導通状態を安定したものとすることができる。
【００３０】
更に、請求項３に記載の発明は、請求項１または請求項２に記載の基準電圧発生回路において、
上記第２のスイッチは、ドレインが上記調整用トランジスタのゲートに接続されると共に、ソースが上記調整用トランジスタのソースに接続され、更に、ゲートに上記制御信号が入力されたＮチャネルのＭＯＳ型電界効果トランジスタからなることを特徴とする。
【００３１】
従って、本発明によれば、第２のスイッチを構成するトランジスタのゲートに所定のＨｉｇｈレベルを印加して導通させた時に、該トランジスタのドレイン電位、即ち調整用トランジスタのゲート電位に関わらず、十分な電流を流すことができるため、調整用トランジスタのゲート電位を確実に接地電位とすることができ、延いては、調整用トランジスタを確実に非導通とすることができる。
【００３２】
なお、上記調整用トランジスタは、いずれも同一ゲート幅、同一ゲート長に形成されていることが望ましい。
【００３３】
この場合、導通された調整用トランジスタが流すことのできる電流値はいずれも等しく、どの調整用トランジスタも、調整回路全体の特性に対して同じ影響力を持つため、調整は調整用トランジスタの導通数のみを考慮すればよく、調整作業を容易なものとすることができる。また、調整回路は、すべて同じ特性のトランジスタにて構成すればよいので、設計や製造も容易にできる。
【００３４】
【発明の実施の形態】
以下に本発明の実施例を図面と共に説明する。
図１は、第１実施例の基準電圧発生回路を表す電気回路図である。
図１に示すように、本実施例の基準電圧発生回路は、図９にて示した従来装置の基準電圧発生回路において、第１の半導体回路が、バイポーラトランジスタＢ１（ダイオードＤ１）の代わりに温度係数調整回路１２ａにて構成され、第２の半導体回路が、バイポーラトランジスタＢ２（ダイオードＤ２）の代わりにＮチャネルのＭＯＳ型電界効果トランジスタ（以下、ＮＭＯＳトランジスタとよぶ）Ｔｒ１にて構成されているだけで、それ以外の構成は、従来装置と全く同じであるため、同じ構成である演算増幅器１０，抵抗Ｒ１，Ｒ２，Ｒ３についての説明は省略し、構成の異なる部分について説明する。
【００３５】
まず、第２の半導体回路としてのＮＭＯＳトランジスタＴｒ１は、ソースが接地される共に、ドレイン・ゲート間が接続され、所謂ダイオード接続されている。そして、当該ＮＭＯＳトランジスタＴｒ１のゲート電圧・ドレイン電流特性に基づき、抵抗Ｒ３と反転入力端子の電位とにより決まる所定電流Ｉ２を抵抗Ｒ２に流す。
【００３６】
一方、第１の半導体回路としての温度係数調整回路１２ａは、図２に示すように、並列接続され、制御信号Ｃｉ（ｉ＝１〜ｎ）により個別に導通，非導通が制御される複数のスイッチング回路ＴＣｉを備えている。
そして、各スイッチング回路ＴＣｉは、ドレインが演算増幅器１０の非反転入力端子への接続端ａに接続されると共にソースが接地されたＮＭＯＳトランジスタからなる調整用トランジスタＴｒ１ｉと、調整用トランジスタＴｒ１ｉのドレイン・ゲート間に接続され、制御信号Ｃｉにより導通，非導通が制御される第１のスイッチＳｉと、調整用トランジスタＴｒｉのゲート・ソース間に接続され、制御信号Ｃｉにより、第１のスイッチＳｉの導通時には非導通となり、また第１のスイッチＳｉの非導通時には導通となるように制御される第２のスイッチＴｉとにより構成されている。
【００３７】
また、第１のスイッチＳｉは、図３（ａ）に示すように、ソースが調整用トランジスタＴｒ１ｉのドレインとの接続端ｄｉに、ドレインが調整用トランジスタＴｒ１ｉのゲートとの接続端ｅｉに接続されたＰＭＯＳトランジスタＴｒ２１と、ドレインが接続端ｄｉに、ソースが接続端ｅｉに接続されたＮＭＯＳトランジスタＴｒ２２と、ＰＭＯＳトランジスタＴｒ２１のゲートに印加される制御信号Ｃｉを反転させてＮＭＯＳトランジスタＴｒ２２のゲートに印加する反転回路１４とからなる所謂ＣＭＯＳアナログスイッチにより構成されている。
【００３８】
このように構成された第１のスイッチＳｉでは、制御信号ＣｉがＨｉｇｈレベルの時に、いずれのトランジスタＴｒ２１，Ｔｒ２２も導通せず、逆に、制御信号ＣｉがＬｏｗ レベルの時に、いずれのトランジスタＴｒ２１，Ｔｒ２２も導通する。なお、トランジスタＴｒ２１，Ｔｒ２２の導通時に、接続端ｄｉ，ｅｉの電位が高くなる方向にシフトした時には、ＰＭＯＳトランジスタＴｒ２１が十分に電流を流し、逆に、接続端ｄｉ，ｅｉの電位が低くなる方向にシフトした時には、ＮＭＯＳトランジスタＴｒ２２が十分に電流を流すようになるため、回路の動作状態によって、接続端ｄｉ，ｅｉの電位がどのように変化しても、導通状態は確実に保持される。
【００３９】
一方、第２のスイッチＴｉは、図３（ｂ）に示すように、ドレインが調整用トランジスタＴｒ１ｉのゲートとの接続端ｅｉに、ソースが調整用トランジスタＴｒ１ｉのソースとの接続端ｆｉに、ゲートが制御信号Ｃｉの入力端子に接続されたＮＭＯＳトランジスタＴｒ２３からなり、制御信号ＣｉがＨｉｇｈレベルの時に導通し、Ｌｏｗ レベルの時に非導通となる。
【００４０】
そして、ＮＭＯＳトランジスタＴｒ２３の導通時には、接続端ｅｉ、即ち調整用トランジスタＴｒ１ｉのゲート電位に関わらず、十分な電流を流すことができるため、調整用トランジスタＴｒ１ｉのゲート電位は、確実に接地電位に保持される。
【００４１】
従って、このように構成されたスイッチング回路ＴＣｉでは、制御信号ＣｉがＨｉｇｈレベルの時に、第１のスイッチＳｉが非導通、第２のスイッチＴｉが導通となり、その結果、調整用トランジスタＴｒ１ｉは、ゲートが接地されることになり非導通となる。また、制御信号ＣｉがＬｏｗ レベルの時に、第１のスイッチＳｉが導通、第２のスイッチＴｉが非導通となり、その結果、調整用トランジスタＴｒ１ｉはダイオード接続されることになり導通する。
【００４２】
また、上述のように、第１のスイッチＳｉとしてＣＭＯＳアナログスイッチを用い、第２のスイッチＴｉとしてＮＭＯＳトランジスタを用いているため、上記調整用トランジスタＴｒ１ｉの導通、非導通は、回路の動作状態に関わらず、常に安定したものとなる。
【００４３】
以上のように構成された温度係数調整回路１２ａは、調整用トランジスタＴｒ１ｉの導通数により決まる温度係数調整回路１２ａ全体としての電圧・電流特性に基づき、抵抗Ｒ１と基準電圧Ｖｏとにより決まる所定電流Ｉ１を抵抗Ｒ１に流す。
【００４４】
なお、調整用トランジスタＴｒ１ｉは、いずれも同一ゲート幅、同一ゲート長を有するように作製されており、即ち、導通時には、いずれの調整用トランジスタＴｒ１ｉ（即ち、スイッチング回路ＴＣｉ）においても同じ大きさの電流が流れるようにされている。
【００４５】
このため、制御信号Ｃｉにより、調整用トランジスタＴｒ１ｉの導通数を制御すると、この導通数に応じて略一定の割合で抵抗Ｒ１に流れる電流Ｉ１が変化し、これに応じて、上述の（３）式から明かなように、基準電圧Ｖｏの温度係数も変化する。その結果、基準電圧Ｖｏの温度係数は、調整用トランジスタＴｒ１ｉ導通数の増減に応じて略一定の分解能にて調整される。
【００４６】
ここで図４は、本実施例の基準電圧発生回路２の基準電圧Ｖｏの温度係数と、調整用トランジスタＴｒ１ｉの導通数との関係を求めたシミュレーション結果のグラフである。
なお、調整用トランジスタＴｒ１ｉの導通数が１９個の時に、温度係数調整回路１２ａ全体の電圧・電流特性が、反転入力端子側に接続されたＮＭＯＳトランジスタＴｒ１のゲート電圧・ドレイン電流特性に略等しくなるものとし、この時の基準電圧Ｖｏの温度係数が零となるように抵抗Ｒ１〜Ｒ３を設定している。
【００４７】
具体的には、抵抗Ｒ１及び抵抗Ｒ３が１８ｋΩ、抵抗Ｒ２が８２．８ｋΩである。また、演算増幅器１０の電源電圧が１２Ｖ、当該基準電圧発生回路２にて生成される基準電圧Ｖｏが１．２Ｖであり、温度係数は、温度範囲は−４５〜１２５℃の間を変化させたときの基準電圧Ｖｏの変動から求めたものである。
【００４８】
図４に示すように、本実施例の基準電圧発生回路２においては、調整用トランジスタＴｒ１ｉの導通数を増加させる程、温度係数は、負の方向に変化する。
そして、設計通りの特性を有するＭＯＳトランジスタを製造できたのであれば、基準電圧Ｖｏの温度係数は、図４に示す通りのものとなるが、ＮＭＯＳトランジスタＴｒ１や調整用トランジスタＴｒ１ｉのスレッショルド電圧Ｖｔｈの温度係数が、設計時に仮定したものより小さくなってしまった場合、特性曲線は、図４中にて右方向にシフトしたものとなる。従って、この場合、調整用トランジスタＴｒ１ｉの導通数を増加させることにより、温度係数を零に調整することができる。
【００４９】
逆に、スレッショルド電圧Ｖｔｈの温度係数が、設計時に仮定したものより大きくなってしまった場合、特性曲線は、図４中にて左方向にシフトしたものとなる。従って、この場合、調整用トランジスタＴｒ１ｉの導通数を減少させることにより、温度計数を零に調整することができる。
【００５０】
なお、調整用トランジスタＴｒ１ｉの導通数は、実際には、基準電圧発生回路２の温度係数を、調整用トランジスタＴｒ１ｉの導通数を変化させて実測することにより求める。
そして、制御信号Ｃｉは、例えば、制御信号Ｃｉの入力端子にディップスイッチ等を接続し、手動により設定してもよいし、基準電圧発生回路２が、ＣＰＵを用いたシステムに組み込まれる場合には、実測により求めた導通数を調整用データとしてメモリに格納すると共に、制御信号Ｃｉの入力端子にレジスタを接続し、ＣＰＵが調整データを読み出してレジスタに設定するようにしてもよい。
【００５１】
以上説明したように、本実施例の基準電圧発生回路２においては、制御信号Ｃｉにより温度係数調整回路１２ａの電流・電圧特性、延いては当該基準電圧の回路特性を変化させることができ、抵抗Ｒ１〜Ｒ３が固定されていても、基準電圧Ｖｏの温度係数を変化させることが可能なようにされている。
【００５２】
従って、ＭＯＳ集積回路上に、当該基準電圧発生回路２を形成した場合に、ＮＭＯＳトランジスタＴｒ１や調整用トランジスタＴｒ１ｉの特性が、設計時に仮定した特性とは異なり、その結果、基準電圧Ｖｏの温度係数が零からずれてしまったとしても、制御信号Ｃｉを適宜設定することにより、確実に基準電圧Ｖｏの温度係数を零に調整することができる。しかも、調整作業は、抵抗値のトリミングといった面倒なことをすることなく、単に制御信号を設定するだけでよく、容易に短時間で行うことができる。
【００５３】
このため、本実施例によれば、ＣＭＯＳ集積回路において、容易に高精度な基準電圧Ｖｏを得ることができる。
また、本実施例においては、調整用トランジスタＴｒ１ｉの導通，非導通を制御する第１のスイッチＳｉが、ＣＭＯＳアナログスイッチにて構成され、回路の動作状態によって、接続端ｄｉ，ｅｉの電位がどのように変化しても、導通状態が確実に確保されるようにされていると共に、第２のスイッチＴｉがＮＭＯＳトランジスタにて構成され、ゲート電位を確実に接地電位に設定できるようにされている。
【００５４】
従って、本実施例によれば、調整用トランジスタＴｒ１ｉの導通数が変化することにより、回路の動作状態が変化しても、各スイッチング回路ＴＣｉでは、調整用トランジスタＴｒ１ｉが確実にスイッチングされるため、回路の信頼性を向上させることができる。
【００５５】
次に、第２実施例について説明する。
図５は、第２実施例の基準電圧発生回路４の全体構成を表す電気回路図である。
図５に示すように、本実施例の基準電圧発生回路４は、図９にて示した従来装置の基準電圧発生回路８において、第１実施例の基準電圧発生回路２とは反対に、第１の半導体回路が、バイポーラトランジスタＢ１の代わりにＮＭＯＳトランジスタＴｒ２にて構成され、第２の半導体回路が、バイポーラトランジスタＢ２の代わりに温度係数調整回路１２ｂにて構成されているだけで、それ以外の構成は、従来装置、及び第１実施例と全く同様である。
【００５６】
そして、ＮＭＯＳトランジスタＴｒ２は、ソースが接地されると共に、ドレイン・ゲート間が接続され、所謂ダイオード接続されている。そして、当該ＮＭＯＳトランジスタＴｒ２のゲート電圧・ドレイン電流特性に基づき、抵抗Ｒ１と基準電圧Ｖｏにより決まる所定電流Ｉ１を抵抗Ｒ１に流すと共に、この時のゲート電圧を演算増幅器１０の非反転入力に印加する。
【００５７】
一方、温度係数調整回路１２ｂは、第１実施例の温度係数調整回路１２ａと全く同様に構成されたものであり、調整用トランジスタＴｒ１ｉの導通数にて決まる当該温度係数調整回路１２ｂ全体としての電圧・電流特性に基づき、抵抗Ｒ３と反転入力端子の電位とにより決まる所定電流Ｉ２を抵抗Ｒ２に流す。
【００５８】
そして、制御信号Ｃｉにより、調整用トランジスタＴｒ１ｉの導通数を制御すると、この導通数に応じて、略一定の割合で抵抗Ｒ２に流れる電流Ｉ２が変化し、これに応じて基準電圧Ｖｏの温度係数も変化する。
ここで図６は、本実施例の基準電圧発生回路４の基準電圧Ｖｏの温度係数と、調整用トランジスタＴｒ１ｉの導通数との関係を求めたシミュレーション結果のグラフである。
【００５９】
なお、抵抗Ｒ１〜Ｒ３、演算増幅器１０の電源電圧、温度係数の測定温度範囲は、第１実施例と同様である。
図６に示すように、本実施例の基準電圧発生回路４においては、調整用トランジスタＴｒ１ｉの導通数を増加させる程、温度係数は、正方向に変化する。
【００６０】
そして、第１実施例の場合と同様に、ＮＭＯＳトランジスタＴｒ２や調整用トランジスタＴｒ１ｉのスレッショルド電圧Ｖｔｈの温度係数が、設計時に仮定したものより大きい場合に、特性曲線は、図６中にて右方向にシフトし、逆に、スレッショルド電圧Ｖｔｈの温度係数が設計時に仮定したものより小さい場合に、特性曲線は、図６中左方向にシフトする。
【００６１】
このため、実際のスレッショルド電圧Ｖｔｈの温度係数が設計時より大きい場合には、導通数を設計時より増加させれば、温度係数を零に調整することができ、逆に、実際のスレッショルド電圧Ｖｔｈの温度係数が設計時より小さい場合には、導通数を設計時より減少させることにより、温度係数を零に調整することができる。
【００６２】
以上説明したように、本実施例の基準電圧発生回路４においては、制御信号Ｃｉにより温度係数調整回路１２ｂに流れる電流を調整可能にされており、抵抗Ｒ１〜Ｒ３が固定されていても、基準電圧Ｖｏの温度係数を変化させることが可能なようにされている。
【００６３】
従って、本実施例によれば、第１実施例と同様に、当該基準電圧発生回路４を構成するＭＯＳ型電界効果トランジスタの特性が、設計時に仮定したものとは異なっていたとしても、制御信号Ｃｉを適宜設定することにより、基準電圧Ｖｏの温度係数を零に調整することができる。
【００６４】
次に、第３実施例について説明する。
図７は、第３実施例の基準電圧発生回路の全体構成を表す電気回路図である。図７に示すように、本実施例の基準電圧発生回路６は、図９にて示した従来装置の基準電圧発生回路８において、第１及び第２の半導体回路が、いずれもバイポーラトランジスタＢ１，Ｂ２の代わりに温度係数調整回路１２ａ，１２ｂにて構成されているだけで、それ以外の構成は、従来装置，第１実施例，及び第２実施例と全く同様である。
【００６５】
そして、温度係数調整回路１２ａ，１２ｂは、第１及び第２実施例にて説明したものと全く同様のものである。なお、図７では、各温度係数調整回路１２ａ，１２ｂに入力される制御信号が、夫々異なるものであることを示すために、ＣＡｉ，ＣＢｉとして区別して示している。
【００６６】
このように構成された基準電圧発生回路６においては、制御信号ＣＡｉにより温度係数調整回路１２ａを制御すると、抵抗Ｒ１に流れる電流Ｉ１が変化し、また、制御信号ＣＢｉにより温度係数調整回路１２ｂを制御すると、抵抗Ｒ２に流れる電流Ｉ２が変化し、これらの変化に応じて、基準電圧Ｖｏの温度係数も変化する。
【００６７】
ここで図８は、本実施例の基準電圧発生回路６の基準電圧Ｖｏの温度係数と、各温度係数調整回路１２ａ，１２ｂの調整用トランジスタＴｒ１ｉの導通数との関係を求めたシミュレーション結果のグラフである。
なお、抵抗Ｒ１〜Ｒ３、演算増幅器１０の電源電圧、温度係数の測定温度範囲は、第１実施例と同様である。
【００６８】
また、図８において、実線は、温度係数調整回路１２ｂの調整用トランジスタＴｒ１ｉの導通数を１９個に固定して、温度係数調整回路１２ａの調整用トランジスタＴｒ１ｉの導通数を変化させた時の特性であり、一方点線は、逆に、温度係数調整回路１２ａの調整用トランジスタＴｒ１ｉの導通数を１９個に固定して、温度係数調整回路１２ｂの調整用トランジスタＴｒ１ｉの導通数を変化させた時の特性である。
【００６９】
そして、第１及び第２実施例の場合と全く同様に、ＭＯＳトランジスタの実際のスレッショルド電圧Ｖｔｈの温度係数が設計時より大きい場合には、図８において、実線は左方向にシフトし、点線は右方向にシフトし、同じく設計時より小さい場合には、図８において、実線は右方向にシフトし、点線は左方向にシフトするため、これに応じて、調整用トランジスタＴｒ１ｉの導通数を増減させれば、基準電圧Ｖｏの温度係数は零に調整される。
【００７０】
以上説明したように、本実施例の基準電圧発生回路６においては、制御信号ＣＡｉ，ＣＢｉにより温度係数調整回路１２ａ，１２ｂに流れる電流を調整可能にされており、抵抗Ｒ１〜Ｒ３が固定されていても、基準電圧Ｖｏの温度係数を変化させることが可能なようにされている。
【００７１】
従って、本実施例によれば、第１及び第２実施例と同様に、当該基準電圧発生回路４を構成するＭＯＳ型電界効果トランジスタの特性が、設計時に仮定したものとは異なっていたとしても、制御信号ＣＡｉ，ＣＢｉを適宜設定することにより、基準電圧Ｖｏの温度係数を零に調整することができる。
【００７２】
また、本実施例では、２個の温度係数調整回路１２ａ，１２ｂを有しており、一方のトランジスタの導通数を固定して、他方のトランジスタの導通数のみを変化させて調整を行えば、第１及び第２実施例と全く同様の調整を行うことができ、また、トランジスタの導通数を一方は増加させ他方は減少させるように変化させれば、温度係数を大きく変化させることができ、より広い範囲で調整を行うことができるだけでなく、トランジスタの導通数を両方とも増加あるいは減少させるように変化させれば、温度係数を微妙に変化させることができ、より精密な調整を行うことができる。
【００７３】
なお、上記実施例において、各調整用トランジスタＴｒ１ｉは、いずれも同一ゲート幅、同一ゲート長に形成され、同じ大きさの電流を流すようにしているが、例えばｉ番目（ｉ＝１〜ｎ）の調整用トランジスタの電流駆動能力が２ｎ−１ 倍となるように設定すれば、最小限のトランジスタ数にて広い範囲の調整が可能となる。
【００７４】
また、上記実施例では、第２のスイッチＴｉは、ＮＭＯＳトランジスタにて構成したが、第１のスイッチＳｉと同様に、ＣＭＯＳアナログスイッチにて構成してもよい。
【図面の簡単な説明】
【図１】第１実施例の基準電圧発生回路の構成を表す電気回路図である。
【図２】温度係数調整回路の構成を表す電気回路図である。
【図３】温度係数調整回路における第１及び第２のスイッチの構成を表す電気回路図である。
【図４】第１実施例における基準電圧Ｖｏの温度計数の特性を求めたシミュレーション結果を表すグラフである。
【図５】第２実施例の基準電圧発生回路の構成を表す電気回路図である。
【図６】第２実施例における基準電圧Ｖｏの温度係数の特性を求めたシミュレーション結果を表すグラフである。
【図７】第３実施例の基準電圧発生回路の構成を表す電気回路図である。
【図８】第３実施例における基準電圧Ｖｏの温度係数の特性を求めたシミュレーション結果を表すグラフである。
【図９】従来の基準電圧発生回路の構成を表す電気回路図である。
【符号の説明】
２，４，６…基準電圧発生回路 １０…演算増幅器
１２ａ，１２ｂ…温度係数調整回路 １４…反転回路
Ｒ１，Ｒ２，Ｒ３…抵抗Ｒ Ｔｒ１，Ｔｒ２…ＮＭＯＳトランジスタ
ＴＣｉ…スイッチング回路 Ｔｒ１ｉ…調整用トランジスタ
Ｓｉ…第１のスイッチ Ｔｉ…第２のスイッチ
【発明の属する技術分野】
本発明は、ＣＭＯＳ集積回路等において温度特性の優れた基準電圧を発生させるための基準電圧発生回路に関する。
【０００２】
【従来の技術】
従来より、電子回路において回路動作の基準とするための温度係数の小さな基準電圧を発生させる基準電圧発生回路として、例えば、ＩＥＥＪｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄｓｔａｔｅ ｃｉｒｃｕｉｔｓ．Ｖｏｌｓｃ−８．ＰＰ２２２（１９７３）に開示されているように、半導体素子のＰＮ接合に基づくバンドギャップ電圧が、ばらつきの少ない安定した温度特性を有することを利用し、このバンドギャップ電圧に基づき基準電圧を生成するものが知られている。
【０００３】
即ち、この基準電圧発生回路８は、図９（ａ）に示すように、所定の基準電圧Ｖｏを出力する演算増幅器１０と、演算増幅器１０の出力端子と非反転入力端子との間に接続された抵抗Ｒ１と、演算増幅器１０の出力端子と反転入力端子との間に接続された抵抗Ｒ２と、ベースとコレクタとが互いに接続されると共に演算増幅器１０の非反転入力に接続され、且つエミッタが接地されたバイポーラトランジスタＢ１からなる第１の半導体回路と、一端が演算増幅器の反転入力に接続された抵抗Ｒ３と、ベースとコレクタとが互いに接続されると共に抵抗Ｒ３の他端に接続され、且つエミッタが接地されたバイポーラトランジスタＢ２からなる第２の半導体回路とにより構成されている。
【０００４】
この基準電圧発生回路８においては、演算増幅器１０の入力端子のイマジナリショートにより、抵抗Ｒ３の一端が接続された反転入力端子の電位は、非反転入力に印加されるバイポーラトランジスタＢ１のベース・エミッタ間電圧Ｖｂｅ１ に等しく、一方、第３の抵抗Ｒ３の他端には、バイポーラトランジスタＢ２のベース・エミッタ間電圧Ｖｂｅ２ が印加される。このため、抵抗Ｒ３の両端には、バイポーラトランジスタＢ１，Ｂ２のベース・エミッタ間電圧の差（Ｖｂｅ１−Ｖｂｅ２）が印加され、この両端電圧に応じた一定電流Ｉ２が流れる。その結果、電流Ｉ２により抵抗Ｒ２に誘起される所定電圧Ｉ２・Ｒ２と、バイポーラトランジスタＢ１のベース・エミッタ間電圧Ｖｂｅ１ との加算値が基準電圧Ｖｏとして演算増幅器１０から出力され、その基準電圧Ｖｏは、次の（１）式にて表される。
【０００５】
【数１】
ｋはボルツマン定数、ｔは絶対温度、ｑは電気素量である。
なお、図９（ｂ）に示す基準電圧発生回路９は、図９（ａ）の基準電圧発生回路８のダイオード接続されたバイポーラトランジスタＢ１，Ｂ２の代わりに、ダイオードＤ１，Ｄ２を用いて構成し、ベース・エミッタ間電圧Ｖｂｅ１，Ｖｂｅ２に代わり、順方向電圧Ｖｒ１，Ｖｒ２に基づき基準電圧Ｖｏを発生させるものであり、この場合の基準電圧Ｖｏは、次の（２）式にて表される。
【０００７】
【数２】
そして、ベース・エミッタ間電圧Ｖｂｅ１ （順方向電圧Ｖｒ１）は、負の温度係数（−２ｍＶ／℃程度）を持つのであるが、（１），（２）式からわかるように、抵抗Ｒ１〜Ｒ３を適宜設定して、（１），（２）式の第１項に、これと同じ大きさで正の温度係数を持たせることにより、基準電圧Ｖｏの温度係数をゼロとすることができる。
【０００９】
【発明が解決しようとする課題】
しかし、このような基準電圧発生回路８，９をＣＭＯＳ集積回路上に実現しようとした場合、まずバイポーラトランジスタＢ１，Ｂ２を用いた基準電圧発生回路８では、その製造においては、ＣＭＯＳ工程とバイポーラ工程とを組み合わせたＢｉＣＭＯＳ工程が必要となり、工程が複雑になってしまうという問題があった。
【００１０】
また、ダイオードＤ１，Ｄ２を用いた基準電圧発生回路９の場合は、ＣＭＯＳ工程における様々なＰＮ接合を利用することが考えられるが、回路特性を悪化させる寄生トランジスタが形成されないように設計することが難しいという問題があった。
【００１１】
これらの問題を解決するために、バイポーラトランジスタＢ１，Ｂ２（ダイオードＤ１，Ｄ２）の代わりにドレイン・ソース間を接続したＭＯＳ型電界効果トランジスタを用いる試みが行われており、この場合、基準電圧Ｖｏは、（１）（２）式とは異なり、次の（３）式のように表される。
【００１２】
【数３】
なお、第１，２項が非反転入力端子（反転入力端子も同じ）の電位を、第３項が抵抗Ｒ２の両端電圧を表している。また、第２項のＶｔｈは、バイポーラトランジスタＢ１の代わりに接続されたＭＯＳ型電界効果トランジスタのスレッショルド電圧、即ちドレイン電流が流れ始めるゲート電圧であり、Ｇ（ｔ）は、この回路が形成される基板の物性等により決まる関数である。
【００１４】
そして、スレッショルド電圧Ｖｔｈが、バイポーラトランジスタのベース・エミッタ間電圧と同程度の負の温度係数（−２ｍＶ／℃）を有しており、抵抗Ｒ１〜Ｒ３を適宜選択して、上記（３）式の第１項及び第３項に、正の温度係数を持たせることで、基準電圧Ｖｏの温度係数を零とすることができるのは、上述の基準電圧発生回路８，９の場合と全く同様である。
【００１５】
しかし、ＣＭＯＳ工程においては、スレッショルド電圧Ｖｔｈに影響を与えるゲート電極下の絶縁膜の膜厚がばらつくため、スレッショルド電圧Ｖｔｈ、延いては、ゲート電圧・ドレイン電流特性がばらつくことになる。その結果、ＭＯＳ型電界効果トランジスタの特性が、設計時に仮定されたものと異なってしまうため、抵抗Ｒ１〜Ｒ３が集積回路上に形成される等してその抵抗値が固定されている場合には、基準電圧の温度係数も設計値、即ち零からずれてしまうことになり、精度のよい基準電圧を発生させることができないという問題があった。
【００１６】
本発明は、上記問題点を解決するために、ＭＯＳ型電界効果トランジスタを用いて構成した基準電圧発生回路において、設定された抵抗値を変更することなく、基準電圧の温度係数を調整可能にすることを目的とする。
【００１７】
【課題を解決するための手段】
上記目的を達成するためになされた請求項１に記載の発明は、
出力端子と非反転入力端子との間に第１の抵抗が接続され、上記出力端子と反転入力端子との間に第２の抵抗が接続された演算増幅器と、
一端が上記非反転入力端子に接続されると共に他端が接地され、上記第１の抵抗に上記出力端子側から上記非反転入力端子側に向けて電流を流す第１の半導体回路と、
一端が第３の抵抗を介して上記反転入力端子に接続されると共に他端が接地され、上記第２の抵抗に上記出力端子側から上記反転入力端子側に向けて電流を流す第２の半導体回路と、
を備え、上記演算増幅器が、上記第１及び第２の半導体回路の両端電圧の差と上記第３の抵抗の抵抗値とに基づいて上記第２及び第３の抵抗に流れる電流により誘起される上記第２の抵抗の両端電圧と、上記第１の半導体回路による非反転入力端子への印加電圧との加算値を基準電圧として上記出力端子から出力する基準電圧発生回路において、
上記第１及び第２の半導体回路の少なくとも一方を、外部からの制御信号により導通，非導通が制御され、導通時に所定電流を流すスイッチング回路を複数並列接続してなる調整回路として構成することで、該調整回路に流れる電流値を、上記制御信号にて上記スイッチング回路の導通数を制御することにより調整可能とし、
しかも、上記スイッチング回路は、
ソース接地されたＮチャネルのＭＯＳ型電界効果トランジスタからなる調整用トランジスタと、
上記制御信号に従い、上記調整用トランジスタのゲート・ドレイン間を接続して、該調整用トランジスタを導通させる第１のスイッチと、
該第１のスイッチの非導通時に、上記調整用トランジスタのゲート・ソース間を接続して、該調整用トランジスタを非導通にさせる第２のスイッチと、
からなることを特徴とする。
【００１８】
このように構成された基準電圧発生回路においては、演算増幅回路の入力端子のイマジナリショートにより、反転入力端子の電位は非反転入力端子の電位に等しくなるため、一端が反転入力端子、他端が第２の半導体回路に接続された第３の抵抗の両端には、第１及び第２の半導体回路の両端電圧の差が印加される。その結果、この第３の抵抗の両端への印加電圧と、第３の抵抗の抵抗値とに応じた所定電流が、第２及び第３の抵抗に流れ、この所定電流により第２の抵抗に誘起される両端電圧と、第１の半導体回路による非反転入力端子への印加電圧との加算値が、基準電圧として上記出力端子から出力される。
【００１９】
また、この基準電圧発生回路では、第１ないし第３の抵抗の抵抗値を適宜設定することにより、基準電圧の温度係数を零とすることができ、通常、これらの抵抗値はそのように設定される。
そして、この基準電圧発生回路を、例えば集積回路上に構成した時に、第１及び第２の半導体回路を構成する電界効果トランジスタの特性が、製造時のばらつきにより、設計時に仮定したものとは異なったものとなってしまった場合には、当然、基準電圧の温度係数も、設計値、即ち零からずれてしまうことになる。
【００２０】
しかし、本発明では、第１及び第２の半導体回路の少なくとも一方が、外部からの制御信号によって、スイッチング回路の導通数を制御することにより電流値を調整可能な調整回路として構成されており、即ち、制御信号に応じて調整回路の電圧・電流特性を変化させることにより、当該基準電圧発生回路の特性を変化させ、延いては、基準電圧の温度特性を調整することが可能なようにされている。
【００２１】
従って、本発明の基準電圧発生回路によれば、第１及び第２の半導体回路を構成するＭＯＳ型電界効果トランジスタの特性が、設計時に仮定したものと異なることにより、基準電圧の温度係数が所望の値からずれてしまったとしても、制御信号により調整回路の電流値を変化させることで、簡単に、温度係数の調整を行うことができ、温度変動のない高精度な基準電圧を発生させることができる。
【００２２】
また本発明によれば、バイポーラトランジスタを用いることなく構成されており、ＣＭＯＳ工程のみを用いて集積回路上に構成できるので、ＣＭＯＳ集積回路において、製造工程を複雑にすることなく、高精度な基準電圧を得ることができる。
【００２３】
なお、第１の半導体回路を調整回路とした場合、電流値を大きくする程、温度係数は負の方向に変化し、一方、第２の半導体回路を調整回路とした場合、逆に電流値を大きくする程、温度係数は正の方向に変化する。
従って、例えば、調整回路の約半数のスイッチング回路を導通させた時の特性を基準として設計を行えば、実際に製造した時に、温度係数が正負のどちらにばらついたとしても、スイッチング回路の導通数を増減させることにより、確実に温度係数を零に調整できる。
【００２４】
また、両方とも調整回路とした場合には、調整可能な範囲が広がるため、ＭＯＳ型電界効果トランジスタの特性がより大きくばらついたとしても、確実に基準電圧の温度係数を零に調整できる。
【００２５】
なお、スイッチング回路では、外部からの制御信号により、第２のスイッチが開放され、第１のスイッチが調整用トランジスタのゲート・ドレイン間を接続すると、調整用トランジスタはダイオード接続された状態となり導通する。
【００２６】
一方、制御信号により、第１のスイッチが開放され、第２のスイッチがゲート・ソース間を接続すると、調整用トランジスタは確実に非導通となる。
従って、本発明によれば、制御信号に応じて、流すことのできる電流値を変化させ、電圧・電流特性を変化させることが可能な調整回路を具体的に実現することができる。
【００２７】
また次に、請求項２に記載の発明は、請求項１に記載の基準電圧発生回路において、
上記第１のスイッチは、
ドレインが入力端に、ソースが出力端に接続されたＮチャネルのＭＯＳ型電界効果トランジスタと、
ソースが入力端に、ドレインが出力端に接続されたＰチャネルのＭＯＳ型電界効果トランジスタと、
制御端に接続された一方のトランジスタのゲートへの入力を他方のトランジスタのゲートに反転させて入力する反転回路と、
により構成されたＣＭＯＳアナログスイッチからなり、上記入力端が上記調整用トランジスタのドレインに接続される共に、上記出力端が上記調整用トランジスタのゲートに接続され、更に、上記制御端に上記制御信号が入力されることを特徴とする。
【００２８】
このように構成された第１のスイッチでは、導通時には、ＮチャネルのＭＯＳ型電界効果トランジスタには所定のＨｉｇｈレベルが、また、ＰチャネルのＭＯＳ型トランジスタには所定のＬｏｗ レベルが印加される。つまり、Ｎチャネルのトランジスタでは、出力端の電位に関係なく、入力端の電位が低ければ十分な電流を流すことができ、一方、Ｐチャネルのトランジスタでは、出力端の電位に関係なく、入力端の電位が高ければ十分な電流を流すことができる。このため、回路の動作状態に応じて、入力端及び出力端の電位が変化したとしても、必ず、いずれか一方のトランジスタは、十分な電流を流すように動作する。
【００２９】
従って、本発明によれば、第１のスイッチの導通時には、回路の動作状態に関わらず、第１のスイッチの両端、即ち調整用トランジスタのドレイン・ゲート間を、常に略同電位に保持することができ、調整用トランジスタの導通状態を安定したものとすることができる。
【００３０】
更に、請求項３に記載の発明は、請求項１または請求項２に記載の基準電圧発生回路において、
上記第２のスイッチは、ドレインが上記調整用トランジスタのゲートに接続されると共に、ソースが上記調整用トランジスタのソースに接続され、更に、ゲートに上記制御信号が入力されたＮチャネルのＭＯＳ型電界効果トランジスタからなることを特徴とする。
【００３１】
従って、本発明によれば、第２のスイッチを構成するトランジスタのゲートに所定のＨｉｇｈレベルを印加して導通させた時に、該トランジスタのドレイン電位、即ち調整用トランジスタのゲート電位に関わらず、十分な電流を流すことができるため、調整用トランジスタのゲート電位を確実に接地電位とすることができ、延いては、調整用トランジスタを確実に非導通とすることができる。
【００３２】
なお、上記調整用トランジスタは、いずれも同一ゲート幅、同一ゲート長に形成されていることが望ましい。
【００３３】
この場合、導通された調整用トランジスタが流すことのできる電流値はいずれも等しく、どの調整用トランジスタも、調整回路全体の特性に対して同じ影響力を持つため、調整は調整用トランジスタの導通数のみを考慮すればよく、調整作業を容易なものとすることができる。また、調整回路は、すべて同じ特性のトランジスタにて構成すればよいので、設計や製造も容易にできる。
【００３４】
【発明の実施の形態】
以下に本発明の実施例を図面と共に説明する。
図１は、第１実施例の基準電圧発生回路を表す電気回路図である。
図１に示すように、本実施例の基準電圧発生回路は、図９にて示した従来装置の基準電圧発生回路において、第１の半導体回路が、バイポーラトランジスタＢ１（ダイオードＤ１）の代わりに温度係数調整回路１２ａにて構成され、第２の半導体回路が、バイポーラトランジスタＢ２（ダイオードＤ２）の代わりにＮチャネルのＭＯＳ型電界効果トランジスタ（以下、ＮＭＯＳトランジスタとよぶ）Ｔｒ１にて構成されているだけで、それ以外の構成は、従来装置と全く同じであるため、同じ構成である演算増幅器１０，抵抗Ｒ１，Ｒ２，Ｒ３についての説明は省略し、構成の異なる部分について説明する。
【００３５】
まず、第２の半導体回路としてのＮＭＯＳトランジスタＴｒ１は、ソースが接地される共に、ドレイン・ゲート間が接続され、所謂ダイオード接続されている。そして、当該ＮＭＯＳトランジスタＴｒ１のゲート電圧・ドレイン電流特性に基づき、抵抗Ｒ３と反転入力端子の電位とにより決まる所定電流Ｉ２を抵抗Ｒ２に流す。
【００３６】
一方、第１の半導体回路としての温度係数調整回路１２ａは、図２に示すように、並列接続され、制御信号Ｃｉ（ｉ＝１〜ｎ）により個別に導通，非導通が制御される複数のスイッチング回路ＴＣｉを備えている。
そして、各スイッチング回路ＴＣｉは、ドレインが演算増幅器１０の非反転入力端子への接続端ａに接続されると共にソースが接地されたＮＭＯＳトランジスタからなる調整用トランジスタＴｒ１ｉと、調整用トランジスタＴｒ１ｉのドレイン・ゲート間に接続され、制御信号Ｃｉにより導通，非導通が制御される第１のスイッチＳｉと、調整用トランジスタＴｒｉのゲート・ソース間に接続され、制御信号Ｃｉにより、第１のスイッチＳｉの導通時には非導通となり、また第１のスイッチＳｉの非導通時には導通となるように制御される第２のスイッチＴｉとにより構成されている。
【００３７】
また、第１のスイッチＳｉは、図３（ａ）に示すように、ソースが調整用トランジスタＴｒ１ｉのドレインとの接続端ｄｉに、ドレインが調整用トランジスタＴｒ１ｉのゲートとの接続端ｅｉに接続されたＰＭＯＳトランジスタＴｒ２１と、ドレインが接続端ｄｉに、ソースが接続端ｅｉに接続されたＮＭＯＳトランジスタＴｒ２２と、ＰＭＯＳトランジスタＴｒ２１のゲートに印加される制御信号Ｃｉを反転させてＮＭＯＳトランジスタＴｒ２２のゲートに印加する反転回路１４とからなる所謂ＣＭＯＳアナログスイッチにより構成されている。
【００３８】
このように構成された第１のスイッチＳｉでは、制御信号ＣｉがＨｉｇｈレベルの時に、いずれのトランジスタＴｒ２１，Ｔｒ２２も導通せず、逆に、制御信号ＣｉがＬｏｗ レベルの時に、いずれのトランジスタＴｒ２１，Ｔｒ２２も導通する。なお、トランジスタＴｒ２１，Ｔｒ２２の導通時に、接続端ｄｉ，ｅｉの電位が高くなる方向にシフトした時には、ＰＭＯＳトランジスタＴｒ２１が十分に電流を流し、逆に、接続端ｄｉ，ｅｉの電位が低くなる方向にシフトした時には、ＮＭＯＳトランジスタＴｒ２２が十分に電流を流すようになるため、回路の動作状態によって、接続端ｄｉ，ｅｉの電位がどのように変化しても、導通状態は確実に保持される。
【００３９】
一方、第２のスイッチＴｉは、図３（ｂ）に示すように、ドレインが調整用トランジスタＴｒ１ｉのゲートとの接続端ｅｉに、ソースが調整用トランジスタＴｒ１ｉのソースとの接続端ｆｉに、ゲートが制御信号Ｃｉの入力端子に接続されたＮＭＯＳトランジスタＴｒ２３からなり、制御信号ＣｉがＨｉｇｈレベルの時に導通し、Ｌｏｗ レベルの時に非導通となる。
【００４０】
そして、ＮＭＯＳトランジスタＴｒ２３の導通時には、接続端ｅｉ、即ち調整用トランジスタＴｒ１ｉのゲート電位に関わらず、十分な電流を流すことができるため、調整用トランジスタＴｒ１ｉのゲート電位は、確実に接地電位に保持される。
【００４１】
従って、このように構成されたスイッチング回路ＴＣｉでは、制御信号ＣｉがＨｉｇｈレベルの時に、第１のスイッチＳｉが非導通、第２のスイッチＴｉが導通となり、その結果、調整用トランジスタＴｒ１ｉは、ゲートが接地されることになり非導通となる。また、制御信号ＣｉがＬｏｗ レベルの時に、第１のスイッチＳｉが導通、第２のスイッチＴｉが非導通となり、その結果、調整用トランジスタＴｒ１ｉはダイオード接続されることになり導通する。
【００４２】
また、上述のように、第１のスイッチＳｉとしてＣＭＯＳアナログスイッチを用い、第２のスイッチＴｉとしてＮＭＯＳトランジスタを用いているため、上記調整用トランジスタＴｒ１ｉの導通、非導通は、回路の動作状態に関わらず、常に安定したものとなる。
【００４３】
以上のように構成された温度係数調整回路１２ａは、調整用トランジスタＴｒ１ｉの導通数により決まる温度係数調整回路１２ａ全体としての電圧・電流特性に基づき、抵抗Ｒ１と基準電圧Ｖｏとにより決まる所定電流Ｉ１を抵抗Ｒ１に流す。
【００４４】
なお、調整用トランジスタＴｒ１ｉは、いずれも同一ゲート幅、同一ゲート長を有するように作製されており、即ち、導通時には、いずれの調整用トランジスタＴｒ１ｉ（即ち、スイッチング回路ＴＣｉ）においても同じ大きさの電流が流れるようにされている。
【００４５】
このため、制御信号Ｃｉにより、調整用トランジスタＴｒ１ｉの導通数を制御すると、この導通数に応じて略一定の割合で抵抗Ｒ１に流れる電流Ｉ１が変化し、これに応じて、上述の（３）式から明かなように、基準電圧Ｖｏの温度係数も変化する。その結果、基準電圧Ｖｏの温度係数は、調整用トランジスタＴｒ１ｉ導通数の増減に応じて略一定の分解能にて調整される。
【００４６】
ここで図４は、本実施例の基準電圧発生回路２の基準電圧Ｖｏの温度係数と、調整用トランジスタＴｒ１ｉの導通数との関係を求めたシミュレーション結果のグラフである。
なお、調整用トランジスタＴｒ１ｉの導通数が１９個の時に、温度係数調整回路１２ａ全体の電圧・電流特性が、反転入力端子側に接続されたＮＭＯＳトランジスタＴｒ１のゲート電圧・ドレイン電流特性に略等しくなるものとし、この時の基準電圧Ｖｏの温度係数が零となるように抵抗Ｒ１〜Ｒ３を設定している。
【００４７】
具体的には、抵抗Ｒ１及び抵抗Ｒ３が１８ｋΩ、抵抗Ｒ２が８２．８ｋΩである。また、演算増幅器１０の電源電圧が１２Ｖ、当該基準電圧発生回路２にて生成される基準電圧Ｖｏが１．２Ｖであり、温度係数は、温度範囲は−４５〜１２５℃の間を変化させたときの基準電圧Ｖｏの変動から求めたものである。
【００４８】
図４に示すように、本実施例の基準電圧発生回路２においては、調整用トランジスタＴｒ１ｉの導通数を増加させる程、温度係数は、負の方向に変化する。
そして、設計通りの特性を有するＭＯＳトランジスタを製造できたのであれば、基準電圧Ｖｏの温度係数は、図４に示す通りのものとなるが、ＮＭＯＳトランジスタＴｒ１や調整用トランジスタＴｒ１ｉのスレッショルド電圧Ｖｔｈの温度係数が、設計時に仮定したものより小さくなってしまった場合、特性曲線は、図４中にて右方向にシフトしたものとなる。従って、この場合、調整用トランジスタＴｒ１ｉの導通数を増加させることにより、温度係数を零に調整することができる。
【００４９】
逆に、スレッショルド電圧Ｖｔｈの温度係数が、設計時に仮定したものより大きくなってしまった場合、特性曲線は、図４中にて左方向にシフトしたものとなる。従って、この場合、調整用トランジスタＴｒ１ｉの導通数を減少させることにより、温度計数を零に調整することができる。
【００５０】
なお、調整用トランジスタＴｒ１ｉの導通数は、実際には、基準電圧発生回路２の温度係数を、調整用トランジスタＴｒ１ｉの導通数を変化させて実測することにより求める。
そして、制御信号Ｃｉは、例えば、制御信号Ｃｉの入力端子にディップスイッチ等を接続し、手動により設定してもよいし、基準電圧発生回路２が、ＣＰＵを用いたシステムに組み込まれる場合には、実測により求めた導通数を調整用データとしてメモリに格納すると共に、制御信号Ｃｉの入力端子にレジスタを接続し、ＣＰＵが調整データを読み出してレジスタに設定するようにしてもよい。
【００５１】
以上説明したように、本実施例の基準電圧発生回路２においては、制御信号Ｃｉにより温度係数調整回路１２ａの電流・電圧特性、延いては当該基準電圧の回路特性を変化させることができ、抵抗Ｒ１〜Ｒ３が固定されていても、基準電圧Ｖｏの温度係数を変化させることが可能なようにされている。
【００５２】
従って、ＭＯＳ集積回路上に、当該基準電圧発生回路２を形成した場合に、ＮＭＯＳトランジスタＴｒ１や調整用トランジスタＴｒ１ｉの特性が、設計時に仮定した特性とは異なり、その結果、基準電圧Ｖｏの温度係数が零からずれてしまったとしても、制御信号Ｃｉを適宜設定することにより、確実に基準電圧Ｖｏの温度係数を零に調整することができる。しかも、調整作業は、抵抗値のトリミングといった面倒なことをすることなく、単に制御信号を設定するだけでよく、容易に短時間で行うことができる。
【００５３】
このため、本実施例によれば、ＣＭＯＳ集積回路において、容易に高精度な基準電圧Ｖｏを得ることができる。
また、本実施例においては、調整用トランジスタＴｒ１ｉの導通，非導通を制御する第１のスイッチＳｉが、ＣＭＯＳアナログスイッチにて構成され、回路の動作状態によって、接続端ｄｉ，ｅｉの電位がどのように変化しても、導通状態が確実に確保されるようにされていると共に、第２のスイッチＴｉがＮＭＯＳトランジスタにて構成され、ゲート電位を確実に接地電位に設定できるようにされている。
【００５４】
従って、本実施例によれば、調整用トランジスタＴｒ１ｉの導通数が変化することにより、回路の動作状態が変化しても、各スイッチング回路ＴＣｉでは、調整用トランジスタＴｒ１ｉが確実にスイッチングされるため、回路の信頼性を向上させることができる。
【００５５】
次に、第２実施例について説明する。
図５は、第２実施例の基準電圧発生回路４の全体構成を表す電気回路図である。
図５に示すように、本実施例の基準電圧発生回路４は、図９にて示した従来装置の基準電圧発生回路８において、第１実施例の基準電圧発生回路２とは反対に、第１の半導体回路が、バイポーラトランジスタＢ１の代わりにＮＭＯＳトランジスタＴｒ２にて構成され、第２の半導体回路が、バイポーラトランジスタＢ２の代わりに温度係数調整回路１２ｂにて構成されているだけで、それ以外の構成は、従来装置、及び第１実施例と全く同様である。
【００５６】
そして、ＮＭＯＳトランジスタＴｒ２は、ソースが接地されると共に、ドレイン・ゲート間が接続され、所謂ダイオード接続されている。そして、当該ＮＭＯＳトランジスタＴｒ２のゲート電圧・ドレイン電流特性に基づき、抵抗Ｒ１と基準電圧Ｖｏにより決まる所定電流Ｉ１を抵抗Ｒ１に流すと共に、この時のゲート電圧を演算増幅器１０の非反転入力に印加する。
【００５７】
一方、温度係数調整回路１２ｂは、第１実施例の温度係数調整回路１２ａと全く同様に構成されたものであり、調整用トランジスタＴｒ１ｉの導通数にて決まる当該温度係数調整回路１２ｂ全体としての電圧・電流特性に基づき、抵抗Ｒ３と反転入力端子の電位とにより決まる所定電流Ｉ２を抵抗Ｒ２に流す。
【００５８】
そして、制御信号Ｃｉにより、調整用トランジスタＴｒ１ｉの導通数を制御すると、この導通数に応じて、略一定の割合で抵抗Ｒ２に流れる電流Ｉ２が変化し、これに応じて基準電圧Ｖｏの温度係数も変化する。
ここで図６は、本実施例の基準電圧発生回路４の基準電圧Ｖｏの温度係数と、調整用トランジスタＴｒ１ｉの導通数との関係を求めたシミュレーション結果のグラフである。
【００５９】
なお、抵抗Ｒ１〜Ｒ３、演算増幅器１０の電源電圧、温度係数の測定温度範囲は、第１実施例と同様である。
図６に示すように、本実施例の基準電圧発生回路４においては、調整用トランジスタＴｒ１ｉの導通数を増加させる程、温度係数は、正方向に変化する。
【００６０】
そして、第１実施例の場合と同様に、ＮＭＯＳトランジスタＴｒ２や調整用トランジスタＴｒ１ｉのスレッショルド電圧Ｖｔｈの温度係数が、設計時に仮定したものより大きい場合に、特性曲線は、図６中にて右方向にシフトし、逆に、スレッショルド電圧Ｖｔｈの温度係数が設計時に仮定したものより小さい場合に、特性曲線は、図６中左方向にシフトする。
【００６１】
このため、実際のスレッショルド電圧Ｖｔｈの温度係数が設計時より大きい場合には、導通数を設計時より増加させれば、温度係数を零に調整することができ、逆に、実際のスレッショルド電圧Ｖｔｈの温度係数が設計時より小さい場合には、導通数を設計時より減少させることにより、温度係数を零に調整することができる。
【００６２】
以上説明したように、本実施例の基準電圧発生回路４においては、制御信号Ｃｉにより温度係数調整回路１２ｂに流れる電流を調整可能にされており、抵抗Ｒ１〜Ｒ３が固定されていても、基準電圧Ｖｏの温度係数を変化させることが可能なようにされている。
【００６３】
従って、本実施例によれば、第１実施例と同様に、当該基準電圧発生回路４を構成するＭＯＳ型電界効果トランジスタの特性が、設計時に仮定したものとは異なっていたとしても、制御信号Ｃｉを適宜設定することにより、基準電圧Ｖｏの温度係数を零に調整することができる。
【００６４】
次に、第３実施例について説明する。
図７は、第３実施例の基準電圧発生回路の全体構成を表す電気回路図である。図７に示すように、本実施例の基準電圧発生回路６は、図９にて示した従来装置の基準電圧発生回路８において、第１及び第２の半導体回路が、いずれもバイポーラトランジスタＢ１，Ｂ２の代わりに温度係数調整回路１２ａ，１２ｂにて構成されているだけで、それ以外の構成は、従来装置，第１実施例，及び第２実施例と全く同様である。
【００６５】
そして、温度係数調整回路１２ａ，１２ｂは、第１及び第２実施例にて説明したものと全く同様のものである。なお、図７では、各温度係数調整回路１２ａ，１２ｂに入力される制御信号が、夫々異なるものであることを示すために、ＣＡｉ，ＣＢｉとして区別して示している。
【００６６】
このように構成された基準電圧発生回路６においては、制御信号ＣＡｉにより温度係数調整回路１２ａを制御すると、抵抗Ｒ１に流れる電流Ｉ１が変化し、また、制御信号ＣＢｉにより温度係数調整回路１２ｂを制御すると、抵抗Ｒ２に流れる電流Ｉ２が変化し、これらの変化に応じて、基準電圧Ｖｏの温度係数も変化する。
【００６７】
ここで図８は、本実施例の基準電圧発生回路６の基準電圧Ｖｏの温度係数と、各温度係数調整回路１２ａ，１２ｂの調整用トランジスタＴｒ１ｉの導通数との関係を求めたシミュレーション結果のグラフである。
なお、抵抗Ｒ１〜Ｒ３、演算増幅器１０の電源電圧、温度係数の測定温度範囲は、第１実施例と同様である。
【００６８】
また、図８において、実線は、温度係数調整回路１２ｂの調整用トランジスタＴｒ１ｉの導通数を１９個に固定して、温度係数調整回路１２ａの調整用トランジスタＴｒ１ｉの導通数を変化させた時の特性であり、一方点線は、逆に、温度係数調整回路１２ａの調整用トランジスタＴｒ１ｉの導通数を１９個に固定して、温度係数調整回路１２ｂの調整用トランジスタＴｒ１ｉの導通数を変化させた時の特性である。
【００６９】
そして、第１及び第２実施例の場合と全く同様に、ＭＯＳトランジスタの実際のスレッショルド電圧Ｖｔｈの温度係数が設計時より大きい場合には、図８において、実線は左方向にシフトし、点線は右方向にシフトし、同じく設計時より小さい場合には、図８において、実線は右方向にシフトし、点線は左方向にシフトするため、これに応じて、調整用トランジスタＴｒ１ｉの導通数を増減させれば、基準電圧Ｖｏの温度係数は零に調整される。
【００７０】
以上説明したように、本実施例の基準電圧発生回路６においては、制御信号ＣＡｉ，ＣＢｉにより温度係数調整回路１２ａ，１２ｂに流れる電流を調整可能にされており、抵抗Ｒ１〜Ｒ３が固定されていても、基準電圧Ｖｏの温度係数を変化させることが可能なようにされている。
【００７１】
従って、本実施例によれば、第１及び第２実施例と同様に、当該基準電圧発生回路４を構成するＭＯＳ型電界効果トランジスタの特性が、設計時に仮定したものとは異なっていたとしても、制御信号ＣＡｉ，ＣＢｉを適宜設定することにより、基準電圧Ｖｏの温度係数を零に調整することができる。
【００７２】
また、本実施例では、２個の温度係数調整回路１２ａ，１２ｂを有しており、一方のトランジスタの導通数を固定して、他方のトランジスタの導通数のみを変化させて調整を行えば、第１及び第２実施例と全く同様の調整を行うことができ、また、トランジスタの導通数を一方は増加させ他方は減少させるように変化させれば、温度係数を大きく変化させることができ、より広い範囲で調整を行うことができるだけでなく、トランジスタの導通数を両方とも増加あるいは減少させるように変化させれば、温度係数を微妙に変化させることができ、より精密な調整を行うことができる。
【００７３】
なお、上記実施例において、各調整用トランジスタＴｒ１ｉは、いずれも同一ゲート幅、同一ゲート長に形成され、同じ大きさの電流を流すようにしているが、例えばｉ番目（ｉ＝１〜ｎ）の調整用トランジスタの電流駆動能力が２ｎ−１ 倍となるように設定すれば、最小限のトランジスタ数にて広い範囲の調整が可能となる。
【００７４】
また、上記実施例では、第２のスイッチＴｉは、ＮＭＯＳトランジスタにて構成したが、第１のスイッチＳｉと同様に、ＣＭＯＳアナログスイッチにて構成してもよい。
【図面の簡単な説明】
【図１】第１実施例の基準電圧発生回路の構成を表す電気回路図である。
【図２】温度係数調整回路の構成を表す電気回路図である。
【図３】温度係数調整回路における第１及び第２のスイッチの構成を表す電気回路図である。
【図４】第１実施例における基準電圧Ｖｏの温度計数の特性を求めたシミュレーション結果を表すグラフである。
【図５】第２実施例の基準電圧発生回路の構成を表す電気回路図である。
【図６】第２実施例における基準電圧Ｖｏの温度係数の特性を求めたシミュレーション結果を表すグラフである。
【図７】第３実施例の基準電圧発生回路の構成を表す電気回路図である。
【図８】第３実施例における基準電圧Ｖｏの温度係数の特性を求めたシミュレーション結果を表すグラフである。
【図９】従来の基準電圧発生回路の構成を表す電気回路図である。
【符号の説明】
２，４，６…基準電圧発生回路 １０…演算増幅器
１２ａ，１２ｂ…温度係数調整回路 １４…反転回路
Ｒ１，Ｒ２，Ｒ３…抵抗Ｒ Ｔｒ１，Ｔｒ２…ＮＭＯＳトランジスタ
ＴＣｉ…スイッチング回路 Ｔｒ１ｉ…調整用トランジスタ
Ｓｉ…第１のスイッチ Ｔｉ…第２のスイッチ
Claims (3)
- 出力端子と非反転入力端子との間に第１の抵抗が接続され、上記出力端子と反転入力端子との間に第２の抵抗が接続された演算増幅器と、
一端が上記非反転入力端子に接続されると共に他端が接地され、上記第１の抵抗に上記出力端子側から上記非反転入力端子側に向けて電流を流す第１の半導体回路と、
一端が第３の抵抗を介して上記反転入力端子に接続されると共に他端が接地され、上記第２の抵抗に上記出力端子側から上記反転入力端子側に向けて電流を流す第２の半導体回路と、
を備え、上記演算増幅器が、上記第１及び第２の半導体回路の両端電圧の差と上記第３の抵抗の抵抗値とに基づいて上記第２及び第３の抵抗に流れる電流により誘起される上記第２の抵抗の両端電圧と、上記第１の半導体回路による非反転入力端子への印加電圧との加算値を基準電圧として上記出力端子から出力する基準電圧発生回路において、
上記第１及び第２の半導体回路の少なくとも一方を、外部からの制御信号により導通，非導通が制御され、導通時に所定電流を流すスイッチング回路を複数並列接続してなる調整回路として構成することで、該調整回路に流れる電流値を、上記制御信号にて上記スイッチング回路の導通数を制御することにより調整可能とし、
しかも、上記スイッチング回路は、
ソース接地されたＮチャネルのＭＯＳ型電界効果トランジスタからなる調整用トランジスタと、
上記制御信号に従い、上記調整用トランジスタのゲート・ドレイン間を接続して、該調整用トランジスタを導通させる第１のスイッチと、
該第１のスイッチの非導通時に、上記調整用トランジスタのゲート・ソース間を接続して、該調整用トランジスタを非導通にさせる第２のスイッチと、
からなることを特徴とする基準電圧発生回路。 - 請求項１に記載の基準電圧発生回路において、
上記第１のスイッチは、
ドレインが入力端に、ソースが出力端に接続されたＮチャネルのＭＯＳ型電界効果トランジスタと、
ソースが入力端に、ドレインが出力端に接続されたＰチャネルのＭＯＳ型電界効果トランジスタと、
制御端に接続された一方のトランジスタのゲートへの入力を他方のトランジスタのゲートに反転させて入力する反転回路と、
により構成されたＣＭＯＳアナログスイッチからなり、上記入力端が上記調整用トランジスタのドレインに接続される共に、上記出力端が上記調整用トランジスタのゲートに接続され、更に、上記制御端に上記制御信号が入力されることを特徴とする基準電圧発生回路。 - 請求項１または請求項２に記載の基準電圧発生回路において、
上記第２のスイッチは、ドレインが上記調整用トランジスタのゲートに接続されると共に、ソースが上記調整用トランジスタのソースに接続され、更に、ゲートに上記制御信号が入力されたＮチャネルのＭＯＳ型電界効果トランジスタからなることを特徴とする基準電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20455295A JP3557739B2 (ja) | 1995-08-10 | 1995-08-10 | 基準電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20455295A JP3557739B2 (ja) | 1995-08-10 | 1995-08-10 | 基準電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0950325A JPH0950325A (ja) | 1997-02-18 |
| JP3557739B2 true JP3557739B2 (ja) | 2004-08-25 |
Family
ID=16492388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20455295A Expired - Fee Related JP3557739B2 (ja) | 1995-08-10 | 1995-08-10 | 基準電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3557739B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4764996B2 (ja) * | 2001-04-12 | 2011-09-07 | 富士電機株式会社 | 半導体物理量センサ装置 |
| JPWO2011016153A1 (ja) * | 2009-08-06 | 2013-01-10 | パナソニック株式会社 | 基準電圧生成回路 |
| JP5535154B2 (ja) * | 2011-09-02 | 2014-07-02 | 株式会社東芝 | 基準信号発生回路 |
| CN114121072B (zh) | 2020-08-27 | 2023-12-12 | 长鑫存储技术有限公司 | 存储器的调节方法、调节系统以及半导体器件 |
| CN114121058B (zh) | 2020-08-27 | 2023-08-29 | 长鑫存储技术有限公司 | 存储器的调节方法、调节系统以及半导体器件 |
| CN114121073B (zh) | 2020-08-27 | 2023-09-12 | 长鑫存储技术有限公司 | 存储器的调节方法、调节系统以及半导体器件 |
| CN114121096B (zh) | 2020-08-27 | 2024-03-26 | 长鑫存储技术有限公司 | 存储器的调节方法、调节系统以及半导体器件 |
| CN111838777A (zh) * | 2020-08-31 | 2020-10-30 | 歌尔微电子有限公司 | 电流控制方法、装置、电子烟及可读存储介质 |
-
1995
- 1995-08-10 JP JP20455295A patent/JP3557739B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0950325A (ja) | 1997-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101353199B1 (ko) | 밴드갭 기준 전압 회로 | |
| KR100647510B1 (ko) | 기준 전압 발생 회로와 그 제조 방법 및 그것을 이용한전원 장치 | |
| KR101059901B1 (ko) | 정전압 회로 | |
| US7208998B2 (en) | Bias circuit for high-swing cascode current mirrors | |
| JP3519958B2 (ja) | 基準電圧発生回路 | |
| US6783274B2 (en) | Device for measuring temperature of semiconductor integrated circuit | |
| EP0601540A1 (en) | Reference voltage generator of a band-gap regulator type used in CMOS transistor circuit | |
| JP2917877B2 (ja) | 基準電流発生回路 | |
| JP3465840B2 (ja) | 電圧電流変換回路 | |
| US7589580B2 (en) | Reference current generating method and current reference circuit | |
| JP4522299B2 (ja) | 定電流回路 | |
| JP3557739B2 (ja) | 基準電圧発生回路 | |
| US20120262146A1 (en) | Reference-voltage generation circuit | |
| US4507572A (en) | Voltage sensing circuit | |
| KR101080560B1 (ko) | 트랜스컨덕턴스 조정 회로 | |
| JP4023991B2 (ja) | 基準電圧発生回路及び電源装置 | |
| JP2004194124A (ja) | ヒステリシスコンパレータ回路 | |
| US5510750A (en) | Bias circuit for providing a stable output current | |
| JP4355710B2 (ja) | Ｍｏｓ型基準電圧発生回路 | |
| US5936436A (en) | Substrate potential detecting circuit | |
| JP2003177828A (ja) | 定電流回路 | |
| TW202236044A (zh) | 溫度補償電路 | |
| JP4483903B2 (ja) | 温度検出回路 | |
| JP2008251055A (ja) | 基準電圧発生回路及びその製造方法、並びにそれを用いた電源装置 | |
| JP2565528B2 (ja) | ヒステリシスコンパレータ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040407 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040427 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040510 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |