JP4764996B2 - 半導体物理量センサ装置 - Google Patents
半導体物理量センサ装置 Download PDFInfo
- Publication number
- JP4764996B2 JP4764996B2 JP2001114332A JP2001114332A JP4764996B2 JP 4764996 B2 JP4764996 B2 JP 4764996B2 JP 2001114332 A JP2001114332 A JP 2001114332A JP 2001114332 A JP2001114332 A JP 2001114332A JP 4764996 B2 JP4764996 B2 JP 4764996B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- circuit
- data
- sensor device
- physical quantity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 57
- 238000009966 trimming Methods 0.000 claims description 68
- 230000035945 sensitivity Effects 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000008186 active pharmaceutical agent Substances 0.000 description 22
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 230000003321 amplification Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000275 quality assurance Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D3/00—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups
- G01D3/02—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups with provision for altering or correcting the law of variation
- G01D3/022—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups with provision for altering or correcting the law of variation having an ideal characteristic, map or correction data stored in a digital memory
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D18/00—Testing or calibrating apparatus or arrangements provided for in groups G01D1/00 - G01D15/00
- G01D18/008—Testing or calibrating apparatus or arrangements provided for in groups G01D1/00 - G01D15/00 with calibration coefficients stored in memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2254—Calibration
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Technology Law (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Measuring Fluid Pressure (AREA)
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
- Testing Or Calibration Of Command Recording Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Pressure Sensors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、自動車用、医療用または産業用などの各種装置等に用いる圧力センサや加速度センサなどの半導体物理量センサ装置に関し、特に、ＥＰＲＯＭを用いた電気的トリミングにより感度調整や温度特性調整やオフセット調整をおこなう構成の半導体物理量センサ装置に関する。
【０００２】
【従来の技術】
物理量センサの出力特性を調整する手法として、従来のレーザートリミング手法には、トリミング後のアセンブリ工程で出力特性に変動が生じても再調整ができないという欠点があるため、近時、アセンブリ終了後に調整可能な電気的トリミング手法が用いられている。しかしながら、電気的トリミングでは、トリミングデータの入出力や、ＥＰＲＯＭへのデータ書き込み等のために多数の制御端子を必要とするため、ワイヤボンディング数が増えるなどの原因により製造コストが増大するという問題点がある。そこで、抵抗分圧とバイポーラトランジスタを用いて端子の動作閾値電圧を複数個設けることにより、少ない端子数でもって電気的トリミングをおこなう提案がなされている（たとえば、特開平６−２９５５５号公報）。
【０００３】
【発明が解決しようとする課題】
しかしながら、上述したバイポーラトランジスタを用いた提案では、ＣＭＯＳプロセスで作製するＥＰＲＯＭとバイポーラトランジスタとが混在するため、ＢｉＣＭＯＳ製造プロセスが必要になり、コスト増を招くという問題点がある。そこで、この提案においてバイポーラトランジスタに代えてＭＯＳトランジスタを用いることが考えられる。しかし、その場合には、ＭＯＳトランジスタで設定可能な閾値電圧の上限値がバイポーラよりも低いため、複数の閾値どうしの間隔が狭くなり、誤動作を起こし易くなるという不都合が生じる。これを防ぐには、閾値電圧の上限をバイポーラと同等程度まで高くする必要があるが、そうするとＭＯＳトランジスタの高耐圧化を図ったり、新たに保護回路を付加したりする必要があり、コスト増を招くという問題点がある。
【０００４】
本発明は、上記問題点に鑑みてなされたものであって、ＣＭＯＳ製造プロセスで製造でき、安価で、かつ少ない端子数でもって電気的トリミングをおこなうことが可能な半導体物理量センサ装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかる半導体物理量センサ装置は、センサ素子と、仮のトリミングデータを記憶するシフトレジスタ等の補助メモリ回路と、確定したトリミングデータを記憶するＥＰＲＯＭ等の主メモリ回路と、補助メモリ回路または主メモリ回路に記憶されたトリミングデータに基づいてセンサ素子の出力特性を調整する調整回路と、トリミングデータを補助メモリ回路およびデータ入力端子のいずれに供給するかを切り換える動作選択回路と、を具備する。これらの素子および回路は同一半導体チップ上に形成されており、ＣＭＯＳ製造プロセスにより製造される能動素子および受動素子のみで構成されている。また、本発明にかかる半導体物理量センサ装置は、出力端子、トリミングデータの入力端子、接地電位を供給する端子、動作電圧を供給する端子、外部クロックを入力する端子、内部ディジタル回路の制御信号を入力する端子、および主メモリ回路にデータを書き込むための電圧を供給する１または２個の端子、の合計７または８個の端子を有する。
【０００６】
この発明によれば、補助メモリ回路に記憶された仮のトリミングデータを漸次変更しながらセンサ出力を測定することにより、所望のセンサ出力が得られるトリミングデータを確定し、それを主メモリ回路に記憶させ、通常の使用状態においては、主メモリ回路に記憶されたトリミングデータを用いて調整回路によりセンサ出力を調整し、仮トリミング作業を開始する前においては、補助メモリ回路に格納された仮のトリミングデータをそのままデータ入力端子から外部へ出力させ、補助メモリ回路の動作の良否判定をおこなう構成とし、これらセンサ素子、補助メモリ回路、主メモリ回路、調整回路および動作選択回路が、ＣＭＯＳ製造プロセスにより製造される能動素子および受動素子のみで構成され、かつ７または８個の端子とともに同一半導体チップ上に設けられる。
【０００７】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。
図１は、本発明の実施の形態にかかる半導体物理量センサ装置の構成の一例を示すブロック図である。この半導体物理量センサ装置１は、たとえば、動作選択回路１１、補助メモリ回路１２、主メモリ回路１３、調整回路１４、センサ素子で構成されるホイートストーンブリッジ回路１５、増幅回路１６および第１から第８までの８個の端子２１〜２８を備えている。
【０００８】
第１端子２１は、半導体物理量センサ装置１の接地電位を供給する端子である。第２端子２２は、半導体物理量センサ装置１の動作電圧を供給する端子である。第３端子２３は、直列ディジタルデータ（シリアルデータ）の入出力をおこなう端子である。第４端子２４は、外部クロックを入力する端子である。第５端子２５は内部ディジタル回路の制御信号を入力する端子である。第６端子２６は、第２端子２２に印加される動作電圧以上の電圧を供給する端子である。第７端子２７は、第２端子２２に印加される動作電圧以上で、かつ第６端子２６の印加電圧とは異なる電圧を供給する端子である。第８端子２８は、半導体物理量センサ装置１の信号を外部へ出力する端子である。
【０００９】
補助メモリ回路１２は、前記外部クロックに基づく動作タイミングで、外部から供給された直列ディジタルデータを内部で使用するために並列ディジタルデータ（パラレルデータ）に変換する。また、補助メモリ回路１２は、内部で使用している並列ディジタルデータを外部へ出力するために直列ディジタルデータに変換する。また、補助メモリ回路１２は、動作選択回路１１に制御データを供給する。主メモリ回路１３は、第６端子２６および第７端子２７の印加電圧に応じて、補助メモリ回路１２から供給された並列ディジタルデータよりなるトリミングデータを記憶する。
【００１０】
動作選択回路１１は、第５端子２５に入力された制御信号、および補助メモリ回路１２から供給された制御データに基づいて、補助メモリ回路１２および主メモリ回路１３にデータの入出力を制御する信号を供給する。ホイートストーンブリッジ回路１５は、被測定媒体の物理量に応じた出力信号を発生する。増幅回路１６は、ホイートストーンブリッジ回路１５の出力信号を増幅し、それを第８端子２８を介して外部へ出力する。調整回路１４は、補助メモリ回路１２または主メモリ回路１３から供給されたトリミングデータに基づいて、ホイートストーンブリッジ回路１５に対して温度特性を考慮した感度調整をおこない、また増幅回路１６に対して温度特性を考慮したオフセット調整をおこなう。
【００１１】
図２は、本発明を適用して半導体チップ上に形成した半導体圧力センサ装置の全体構成の一例を示すブロック図である。この半導体圧力センサ装置３は、入出力切換回路３１、シフトレジスタ３２、コントロール・ロジック３３、ＥＰＲＯＭ３４、信号選択回路３５、Ｄ／Ａコンバータ３６、感度調整回路３７、温度特性調整回路（以下「温特調整回路」という）３８、オフセット調整回路３９、ゲージ回路４０および信号増幅回路４１を備えている。これら入出力切換回路３１、シフトレジスタ３２、コントロール・ロジック３３、ＥＰＲＯＭ３４、信号選択回路３５、Ｄ／Ａコンバータ３６、感度調整回路３７、温特調整回路３８、オフセット調整回路３９、ゲージ回路４０および信号増幅回路４１は、同一半導体チップ上に形成されており、ＣＭＯＳ製造プロセスにより製造される能動素子および受動素子のみで構成されている。また、半導体圧力センサ装置３には、外部からの電源供給や信号の授受のために、ＧＮＤ端子５１、Ｖｃｃ端子５２、ＤＳ端子５３、ＣＬＫ端子５４、Ｅ端子５５、ＣＧ端子５６、ＥＶ端子５７およびＶｏｕｔ端子５８が設けられている。
【００１２】
ＧＮＤ端子５１およびＶｃｃ端子５２は、それぞれ半導体圧力センサ装置３に接地電位および特に限定しないが、たとえば５Ｖの電源電位を供給するための端子である。ＤＳ端子５３は、半導体圧力センサ装置３とその外部の回路との間で直列ディジタルデータの授受に供される。ＣＬＫ端子５４は半導体圧力センサ装置３に外部クロックを供給するための端子である。Ｅ端子５５には、半導体圧力センサ装置３内のディジタル回路の動作状態を制御するためのイネーブル信号が外部から供給される。Ｖｏｕｔ端子５８は、半導体圧力センサ装置３の検出信号を装置外部へ出力する端子である。
【００１３】
ＣＧ端子５６には、ＥＰＲＯＭ３４にデータを書き込む際に、Ｖｃｃ端子５２に印加される動作電圧よりも高い電圧、特に限定しないが、たとえば２６Ｖが印加される。また、ＥＰＲＯＭ３４にデータを書き込む際には、ＥＶ端子５７に、Ｖｃｃ端子５２に印加される動作電圧よりも高く、かつＣＧ端子５６に印加される電圧とは異なる電圧、特に限定しないが、たとえば１３Ｖが印加される。なお、ＣＧ端子５６とＥＶ端子５７とを兼用、すなわち同一端子とし、いずれか一方の印加電圧に基づいて他方の印加電圧を生成する構成としてもよい。
【００１４】
入出力切換回路３１は、ＤＳ端子５３を介して外部から供給された直列ディジタルデータよりなるトリミングデータをシフトレジスタ３２へ供給するモードと、シフトレジスタ３２から供給された直列ディジタルデータをＤＳ端子５３を介して外部へ出力するモードとの切り換えをおこなう。シフトレジスタ３２は、前記外部クロックに同期して、外部から供給された直列ディジタルデータを並列ディジタルデータに変換する。また、シフトレジスタ３２は、ＥＰＲＯＭ３４に記憶されている並列ディジタルデータよりなるトリミングデータを直列ディジタルデータに変換する。
【００１５】
ＥＰＲＯＭ３４は、シフトレジスタ３２から供給された並列ディジタルデータよりなるトリミングデータを記憶する。信号選択回路３５は、シフトレジスタ３２から供給された並列ディジタルデータよりなるトリミングデータと、ＥＰＲＯＭ３４から供給された並列ディジタルデータよりなるトリミングデータのいずれか一方を選択してＤ／Ａコンバータ３６に供給する。コントロール・ロジック３３は、Ｅ端子５５から入力されたイネーブル信号およびシフトレジスタ３２から供給された制御データに基づいて、入出力切換回路３１、シフトレジスタ３２、ＥＰＲＯＭ３４および信号選択回路３５に、それぞれの動作を制御するための制御信号を生成して出力する。ここで、説明の便宜上、コントロール・ロジック３３からシフトレジスタ３２に供給される制御信号をシフトレジスタ制御信号６５とする。Ｄ／Ａコンバータ３６は、並列ディジタルデータよりなるトリミングデータをアナログデータに変換する。
【００１６】
ゲージ回路４０は、たとえば印加圧力に応じた出力信号を発生させる半導体歪みゲージにより構成されている。信号増幅回路４１は、ゲージ回路４０で発生した信号を増幅してＶｏｕｔ端子５８を介して外部へ出力する。感度調整回路３７は、Ｄ／Ａコンバータ３６の出力に応じてゲージ回路４０への印加電流を変更調整（トリミング）する。同様に、オフセット調整回路３９は、Ｄ／Ａコンバータ３６の出力に応じて信号増幅回路４１のオフセット調整用基準電圧を変更調整する。温特調整回路３８は、Ｄ／Ａコンバータ３６の出力に応じて、感度調整回路３７およびオフセット調整回路３９のそれぞれの出力に対して加減算をおこなう。
【００１７】
ここで、入出力切換回路３１、シフトレジスタ３２、コントロール・ロジック３３、ＥＰＲＯＭ３４、信号選択回路３５およびＤ／Ａコンバータ３６はディジタル回路部を構成する。一方、感度調整回路３７、温特調整回路３８、オフセット調整回路３９、ゲージ回路４０および信号増幅回路４１はアナログ回路部を構成する。
【００１８】
上述した構成において、シフトレジスタ３２は補助メモリ回路１２としての機能を有する。ＥＰＲＯＭ３４は主メモリ回路１３としての機能を有する。入出力切換回路３１、コントロール・ロジック３３および信号選択回路３５は動作選択回路１１としての機能を有する。Ｄ／Ａコンバータ３６、感度調整回路３７、温特調整回路３８およびオフセット調整回路３９は、調整回路１４としての機能を有する。ゲージ回路４０はホイートストーンブリッジ回路１５としての機能を有する。信号増幅回路４１は増幅回路１６としての機能を有する。また、ＧＮＤ端子５１、Ｖｃｃ端子５２、ＤＳ端子５３、ＣＬＫ端子５４、Ｅ端子５５、ＣＧ端子５６、ＥＶ端子５７およびＶｏｕｔ端子５８は、第１から第８までの端子２１〜２８に順に対応している。
【００１９】
図３は、シフトレジスタ３２の構成の一例を模式的に示す図である。シフトレジスタ３２のビット数は、特に限定しないが、たとえば５１ビットである。そのうち、２ビットは、コントロール・ロジック３３へ供給する制御データ６１を格納する。この２ビットにつづいて、ＥＰＲＯＭ３４へ供給するデータ６２、信号選択回路３５へ供給するトリミングデータ６３、またはＥＰＲＯＭ３４から供給されたデータ６４のいずれかを格納するために４８ビットが使用される。残りの１ビットはバッファとして使用される。
【００２０】
つぎに、各種制御信号や印加電圧と半導体圧力センサ装置３の動作モードとの関係について図４を参照しながら説明する。ＣＬＫ端子５４に外部クロックが入力され、かつＣＧ端子５６およびＥＶ端子５７がともにノンチャージ状態のとき、Ｅ端子５５の入力がＬレベル、制御データ６１の２ビット（ＡとＢ）がＬレベルで、ＤＳ端子５３に直列ディジタルデータが入力されると、シフトレジスタ（ＳＲ）制御信号６５はＬレベルとなり、信号選択回路３５はＥＰＲＯＭ３４を選択し、入出力切換回路３１は入力となる。これによって、外部からシフトレジスタ３２に直列ディジタルデータが入力される（モードＮｏ．１）。
【００２１】
ＣＬＫ端子５４に外部クロックが入力され、かつＣＧ端子５６およびＥＶ端子５７がともにノンチャージ状態のとき、Ｅ端子５５の入力がＨレベル、制御データ６１の２ビット（ＡとＢ）がＬレベルであると、シフトレジスタ制御信号６５はＬレベルとなり、信号選択回路３５はＥＰＲＯＭ３４を選択し、入出力切換回路３１は出力となる。これによって、シフトレジスタ３２から外部に直列ディジタルデータが出力される（モードＮｏ．２）。
【００２２】
Ｅ端子５５の入力がＨレベル、ＤＳ端子５３の入力がＬレベル、ＣＬＫ端子５４の入力がＬレベル、制御データ６１の第１のビット（Ａ）および第２のビット（Ｂ）がそれぞれＨレベルおよびＬレベル、ＣＧ端子５６およびＥＶ端子５７がともにノンチャージ状態のとき、シフトレジスタ制御信号６５はＬレベルとなり、信号選択回路３５はシフトレジスタ３２を選択し、入出力切換回路３１は出力となる。これによって、シフトレジスタ３２に格納されたデータを用いてトリミングがおこなわれる（モードＮｏ．３）。
【００２３】
Ｅ端子５５の入力がＬレベル、ＤＳ端子５３の入力がＬレベル、ＣＬＫ端子５４の入力がＬレベル、ＣＧ端子５６およびＥＶ端子５７がともにノンチャージ状態のとき、シフトレジスタ制御信号６５はＬレベルとなり、信号選択回路３５はＥＰＲＯＭ３４を選択し、入出力切換回路３１は入力となる。これによって、ＥＰＲＯＭ３４に記憶されたデータを用いてトリミングをおこなう定常状態となる（モードＮｏ．４）。
【００２４】
Ｅ端子５５の入力がＨレベル、ＤＳ端子５３の入力がＬレベル、ＣＬＫ端子５４の入力がＬレベル、制御データ６１の２ビット（ＡとＢ）がＨレベル、ＣＧ端子５６およびＥＶ端子５７がともにノンチャージ状態のとき、シフトレジスタ制御信号６５はＬレベルとなり、入出力切換回路３１は出力となる。これによって、シフトレジスタ３２に格納されたデータがＥＰＲＯＭ３４に転送される（モードＮｏ．５）。
【００２５】
Ｅ端子５５の入力がＨレベル、ＤＳ端子５３の入力がＬレベル、ＣＬＫ端子５４の入力がＬレベル、制御データ６１の２ビット（ＡとＢ）がＨレベル、ＣＧ端子５６およびＥＶ端子５７にそれぞれ書き込み電圧が印加された状態のとき、シフトレジスタ制御信号６５はＬレベルとなり、入出力切換回路３１は出力となる。これによって、シフトレジスタ３２に格納されたデータがＥＰＲＯＭ３４に書き込まれる（モードＮｏ．６）。
【００２６】
Ｅ端子５５の入力がＨレベル、ＤＳ端子５３の入力がＬレベル、ＣＬＫ端子５４の入力がＬレベル、制御データ６１の第１のビット（Ａ）および第２のビット（Ｂ）がそれぞれＬレベルおよびＨレベル、ＣＧ端子５６およびＥＶ端子５７がともにノンチャージ状態のとき、シフトレジスタ制御信号６５はＨレベルとなり、信号選択回路３５はＥＰＲＯＭ３４を選択し、入出力切換回路３１は出力となる。これによって、ＥＰＲＯＭ３４に記憶されたデータがシフトレジスタ３２に転送される（モードＮｏ．７）。
【００２７】
つぎに、半導体圧力センサ装置３に対してトリミングをおこなう手順について説明する。半導体圧力センサ装置３は、Ｖｃｃ端子５２より動作電源である、たとえば５Ｖの電圧が投入されると、自動的に上述したモードＮｏ．４の定常状態になるように各端子が設定されている。トリミングを実施していない初期状態においては、ＥＰＲＯＭ３４は、何も記憶していないオール「０」の状態であり、このときの信号増幅回路４１およびＶｏｕｔ端子５８は飽和状態、すなわち、電源電位もしくは設置電位のいずれか、あるいはその電位に近い状態となる。
【００２８】
図５に示すタイミングチャートのように、ＣＬＫ端子５４に外部クロックを入力しながら、ＤＳ端子５３からトリミングデータを入力し、かつＥ端子５５をＬレベルとすることによって、外部からシフトレジスタ３２にトリミングデータを格納する（モードＮｏ．１）。その後、ＣＬＫ端子５４およびＤＳ端子５３をＬレベルとし、かつＥ端子５５をＨレベルとすることによって、シフトレジスタ３２に格納したトリミングデータを用いてトリミングをおこなう（モードＮｏ．３）。このとき、Ｖｏｕｔ端子５８からのセンサ出力を測定する。この仮トリミング作業を所望のセンサ出力が得られるまで繰り返しおこなう。つまり、外部から入力する仮のトリミングデータを漸次変更しながらセンサ出力を測定し、所望のセンサ出力が得られるトリミングデータを確定する。
【００２９】
トリミングデータが確定したら、図６に示すタイミングチャートのように、ＣＬＫ端子５４に外部クロックを入力しながら、ＤＳ端子５３から確定済みのトリミングデータを入力し、かつＥ端子５５をＬレベルとすることによって、外部からシフトレジスタ３２に確定済みのトリミングデータを格納する（モードＮｏ．１）。つづいて、Ｅ端子５５をＨレベル、ＤＳ端子５３をＬレベルおよびＣＬＫ端子５４をＬレベルとして、シフトレジスタ３２からＥＰＲＯＭ３４に確定済みのトリミングデータを転送する（モードＮｏ．５）。その後、ＣＧ端子５６およびＥＶ端子５７にそれぞれ書き込み電圧を印加して、シフトレジスタ３２から転送された確定済みのトリミングデータをＥＰＲＯＭ３４に書き込む（モードＮｏ．６）。
【００３０】
書き込みが終わったら、トリミング作業が終了となり、それ以降は初期状態（モードＮｏ．４）で半導体圧力センサ装置３を使用する。そうすれば、常にＥＰＲＯＭ３４に記憶されたトリミングデータに基づいて調整された所望のセンサ特性を得ることができる。
【００３１】
また、仮トリミング作業を開始する前に、図７に示すタイミングチャートのように、ＣＬＫ端子５４に外部クロックを入力しながら、ＤＳ端子５３から仮のトリミングデータを入力し、かつＥ端子５５をＬレベルとすることによって、外部からシフトレジスタ３２に仮のトリミングデータを格納する（モードＮｏ．１）。その後、Ｅ端子５５をＨレベルにすると、シフトレジスタ３２に格納された仮のトリミングデータをＤＳ端子５３から出力させることができる（モードＮｏ．２）。これは、ＤＳ端子５３から入力した仮のトリミングデータを、入出力切換回路３１およびシフトレジスタ３２を経由させた後に、そのままＤＳ端子５３へ出力させることになるため、シフトレジスタ３２および入出力切換回路３１の動作の良否判定をおこなったことになる。つまり、図７に示すタイミングチャートを実行することによって、シフトレジスタ３２および入出力切換回路３１の動作の良否判定をおこなうことができる。なお、図７に示すタイミングチャートのうち、無視と示したビットは、トリミングの調整に関係しないビットであり、無視してよい。後述する図８においても同様である。
【００３２】
また、図８に示すタイミングチャートのように、Ｅ端子５５をＨレベル、ＤＳ端子５３をＬレベル、ＣＬＫ端子５４をＬレベルとすれば、ＥＰＲＯＭ３４に記憶されたトリミングデータをシフトレジスタ３２に転送することができる（モードＮｏ．７）。転送後、ＣＬＫ端子５４に外部クロックを入力しながら、Ｅ端子５５をＨレベルにすると、シフトレジスタ３２に格納されたトリミングデータをＤＳ端子５３から出力させることができる（モードＮｏ．２）。これによって、ＥＰＲＯＭ３４に記憶されたトリミングデータをＤＳ端子５３から出力させることができるので、ＥＰＲＯＭ３４の動作の良否を確認したり、ＥＰＲＯＭ３４のテータ保持能力を調べたり、トリミング後のセンサ特性の不良原因を調査することができ、半導体圧力センサ装置３の品質保証や管理に非常に有効である。
【００３３】
上述した実施の形態によれば、シフトレジスタ３２に記憶された仮のトリミングデータを漸次変更しながらセンサ出力を測定することにより、所望のセンサ出力が得られるトリミングデータを確定し、それをＥＰＲＯＭ３４に記憶させ、通常の使用状態においては、ＥＰＲＯＭ３４に記憶されたトリミングデータを用いて感度調整回路３７、温特調整回路３８およびオフセット調整回路３９によりセンサ出力を調整する構成とし、これらの各構成要素をＣＭＯＳ製造プロセスにより製造される能動素子および受動素子のみで構成し、かつ７または８個の端子とともに同一半導体チップ上に設けたため、安価で、かつ少ない端子数でもって電気的トリミングをおこなうことが可能な半導体物理量センサ装置が得られる。
【００３４】
以上において本発明は、半導体圧力センサ装置に限らず、温度、湿度、速度、加速度、光、磁気または音など種々の物理量に対する各センサ装置に適用できる。
【００３５】
【発明の効果】
本発明によれば、補助メモリ回路に記憶された仮のトリミングデータを漸次変更しながらセンサ出力を測定することにより、所望のセンサ出力が得られるトリミングデータを確定し、それを主メモリ回路に記憶させ、通常の使用状態においては、主メモリ回路に記憶されたトリミングデータを用いて調整回路によりセンサ出力を調整する構成とし、これらセンサ素子、補助メモリ回路、主メモリ回路および調整回路が、ＣＭＯＳ製造プロセスにより製造される能動素子および受動素子のみで構成され、かつ７または８個の端子とともに同一半導体チップ上に設けられる構成であるため、安価で、かつ少ない端子数でもって電気的トリミングをおこなうことが可能な半導体物理量センサ装置が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかる半導体物理量センサ装置の構成の一例を示すブロック図である。
【図２】本発明を適用して半導体チップ上に形成した半導体圧力センサ装置の全体構成の一例を示すブロック図である。
【図３】図２に示す構成の半導体圧力センサ装置におけるシフトレジスタの構成の一例を模式的に示す図である。
【図４】図２に示す構成の半導体圧力センサ装置の動作モードを説明するための図表である。
【図５】図２に示す構成の半導体圧力センサ装置の動作タイミングを示すタイミングチャートである。
【図６】図２に示す構成の半導体圧力センサ装置の動作タイミングを示すタイミングチャートである。
【図７】図２に示す構成の半導体圧力センサ装置の動作タイミングを示すタイミングチャートである。
【図８】図２に示す構成の半導体圧力センサ装置の動作タイミングを示すタイミングチャートである。
【符号の説明】
１ 半導体物理量センサ装置
１１ 動作選択回路
１２ 補助メモリ回路
１３ 主メモリ回路
１４ 調整回路
１５ ホイートストーンブリッジ回路（センサ素子）
１６ 増幅回路
２１，２２，２４〜２７ 端子
２３ データ入力端子
２８ 出力端子
３１ 入出力切換回路
３７ 感度調整回路
３８ 温特調整回路
３９ オフセット調整回路
【発明の属する技術分野】
本発明は、自動車用、医療用または産業用などの各種装置等に用いる圧力センサや加速度センサなどの半導体物理量センサ装置に関し、特に、ＥＰＲＯＭを用いた電気的トリミングにより感度調整や温度特性調整やオフセット調整をおこなう構成の半導体物理量センサ装置に関する。
【０００２】
【従来の技術】
物理量センサの出力特性を調整する手法として、従来のレーザートリミング手法には、トリミング後のアセンブリ工程で出力特性に変動が生じても再調整ができないという欠点があるため、近時、アセンブリ終了後に調整可能な電気的トリミング手法が用いられている。しかしながら、電気的トリミングでは、トリミングデータの入出力や、ＥＰＲＯＭへのデータ書き込み等のために多数の制御端子を必要とするため、ワイヤボンディング数が増えるなどの原因により製造コストが増大するという問題点がある。そこで、抵抗分圧とバイポーラトランジスタを用いて端子の動作閾値電圧を複数個設けることにより、少ない端子数でもって電気的トリミングをおこなう提案がなされている（たとえば、特開平６−２９５５５号公報）。
【０００３】
【発明が解決しようとする課題】
しかしながら、上述したバイポーラトランジスタを用いた提案では、ＣＭＯＳプロセスで作製するＥＰＲＯＭとバイポーラトランジスタとが混在するため、ＢｉＣＭＯＳ製造プロセスが必要になり、コスト増を招くという問題点がある。そこで、この提案においてバイポーラトランジスタに代えてＭＯＳトランジスタを用いることが考えられる。しかし、その場合には、ＭＯＳトランジスタで設定可能な閾値電圧の上限値がバイポーラよりも低いため、複数の閾値どうしの間隔が狭くなり、誤動作を起こし易くなるという不都合が生じる。これを防ぐには、閾値電圧の上限をバイポーラと同等程度まで高くする必要があるが、そうするとＭＯＳトランジスタの高耐圧化を図ったり、新たに保護回路を付加したりする必要があり、コスト増を招くという問題点がある。
【０００４】
本発明は、上記問題点に鑑みてなされたものであって、ＣＭＯＳ製造プロセスで製造でき、安価で、かつ少ない端子数でもって電気的トリミングをおこなうことが可能な半導体物理量センサ装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかる半導体物理量センサ装置は、センサ素子と、仮のトリミングデータを記憶するシフトレジスタ等の補助メモリ回路と、確定したトリミングデータを記憶するＥＰＲＯＭ等の主メモリ回路と、補助メモリ回路または主メモリ回路に記憶されたトリミングデータに基づいてセンサ素子の出力特性を調整する調整回路と、トリミングデータを補助メモリ回路およびデータ入力端子のいずれに供給するかを切り換える動作選択回路と、を具備する。これらの素子および回路は同一半導体チップ上に形成されており、ＣＭＯＳ製造プロセスにより製造される能動素子および受動素子のみで構成されている。また、本発明にかかる半導体物理量センサ装置は、出力端子、トリミングデータの入力端子、接地電位を供給する端子、動作電圧を供給する端子、外部クロックを入力する端子、内部ディジタル回路の制御信号を入力する端子、および主メモリ回路にデータを書き込むための電圧を供給する１または２個の端子、の合計７または８個の端子を有する。
【０００６】
この発明によれば、補助メモリ回路に記憶された仮のトリミングデータを漸次変更しながらセンサ出力を測定することにより、所望のセンサ出力が得られるトリミングデータを確定し、それを主メモリ回路に記憶させ、通常の使用状態においては、主メモリ回路に記憶されたトリミングデータを用いて調整回路によりセンサ出力を調整し、仮トリミング作業を開始する前においては、補助メモリ回路に格納された仮のトリミングデータをそのままデータ入力端子から外部へ出力させ、補助メモリ回路の動作の良否判定をおこなう構成とし、これらセンサ素子、補助メモリ回路、主メモリ回路、調整回路および動作選択回路が、ＣＭＯＳ製造プロセスにより製造される能動素子および受動素子のみで構成され、かつ７または８個の端子とともに同一半導体チップ上に設けられる。
【０００７】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。
図１は、本発明の実施の形態にかかる半導体物理量センサ装置の構成の一例を示すブロック図である。この半導体物理量センサ装置１は、たとえば、動作選択回路１１、補助メモリ回路１２、主メモリ回路１３、調整回路１４、センサ素子で構成されるホイートストーンブリッジ回路１５、増幅回路１６および第１から第８までの８個の端子２１〜２８を備えている。
【０００８】
第１端子２１は、半導体物理量センサ装置１の接地電位を供給する端子である。第２端子２２は、半導体物理量センサ装置１の動作電圧を供給する端子である。第３端子２３は、直列ディジタルデータ（シリアルデータ）の入出力をおこなう端子である。第４端子２４は、外部クロックを入力する端子である。第５端子２５は内部ディジタル回路の制御信号を入力する端子である。第６端子２６は、第２端子２２に印加される動作電圧以上の電圧を供給する端子である。第７端子２７は、第２端子２２に印加される動作電圧以上で、かつ第６端子２６の印加電圧とは異なる電圧を供給する端子である。第８端子２８は、半導体物理量センサ装置１の信号を外部へ出力する端子である。
【０００９】
補助メモリ回路１２は、前記外部クロックに基づく動作タイミングで、外部から供給された直列ディジタルデータを内部で使用するために並列ディジタルデータ（パラレルデータ）に変換する。また、補助メモリ回路１２は、内部で使用している並列ディジタルデータを外部へ出力するために直列ディジタルデータに変換する。また、補助メモリ回路１２は、動作選択回路１１に制御データを供給する。主メモリ回路１３は、第６端子２６および第７端子２７の印加電圧に応じて、補助メモリ回路１２から供給された並列ディジタルデータよりなるトリミングデータを記憶する。
【００１０】
動作選択回路１１は、第５端子２５に入力された制御信号、および補助メモリ回路１２から供給された制御データに基づいて、補助メモリ回路１２および主メモリ回路１３にデータの入出力を制御する信号を供給する。ホイートストーンブリッジ回路１５は、被測定媒体の物理量に応じた出力信号を発生する。増幅回路１６は、ホイートストーンブリッジ回路１５の出力信号を増幅し、それを第８端子２８を介して外部へ出力する。調整回路１４は、補助メモリ回路１２または主メモリ回路１３から供給されたトリミングデータに基づいて、ホイートストーンブリッジ回路１５に対して温度特性を考慮した感度調整をおこない、また増幅回路１６に対して温度特性を考慮したオフセット調整をおこなう。
【００１１】
図２は、本発明を適用して半導体チップ上に形成した半導体圧力センサ装置の全体構成の一例を示すブロック図である。この半導体圧力センサ装置３は、入出力切換回路３１、シフトレジスタ３２、コントロール・ロジック３３、ＥＰＲＯＭ３４、信号選択回路３５、Ｄ／Ａコンバータ３６、感度調整回路３７、温度特性調整回路（以下「温特調整回路」という）３８、オフセット調整回路３９、ゲージ回路４０および信号増幅回路４１を備えている。これら入出力切換回路３１、シフトレジスタ３２、コントロール・ロジック３３、ＥＰＲＯＭ３４、信号選択回路３５、Ｄ／Ａコンバータ３６、感度調整回路３７、温特調整回路３８、オフセット調整回路３９、ゲージ回路４０および信号増幅回路４１は、同一半導体チップ上に形成されており、ＣＭＯＳ製造プロセスにより製造される能動素子および受動素子のみで構成されている。また、半導体圧力センサ装置３には、外部からの電源供給や信号の授受のために、ＧＮＤ端子５１、Ｖｃｃ端子５２、ＤＳ端子５３、ＣＬＫ端子５４、Ｅ端子５５、ＣＧ端子５６、ＥＶ端子５７およびＶｏｕｔ端子５８が設けられている。
【００１２】
ＧＮＤ端子５１およびＶｃｃ端子５２は、それぞれ半導体圧力センサ装置３に接地電位および特に限定しないが、たとえば５Ｖの電源電位を供給するための端子である。ＤＳ端子５３は、半導体圧力センサ装置３とその外部の回路との間で直列ディジタルデータの授受に供される。ＣＬＫ端子５４は半導体圧力センサ装置３に外部クロックを供給するための端子である。Ｅ端子５５には、半導体圧力センサ装置３内のディジタル回路の動作状態を制御するためのイネーブル信号が外部から供給される。Ｖｏｕｔ端子５８は、半導体圧力センサ装置３の検出信号を装置外部へ出力する端子である。
【００１３】
ＣＧ端子５６には、ＥＰＲＯＭ３４にデータを書き込む際に、Ｖｃｃ端子５２に印加される動作電圧よりも高い電圧、特に限定しないが、たとえば２６Ｖが印加される。また、ＥＰＲＯＭ３４にデータを書き込む際には、ＥＶ端子５７に、Ｖｃｃ端子５２に印加される動作電圧よりも高く、かつＣＧ端子５６に印加される電圧とは異なる電圧、特に限定しないが、たとえば１３Ｖが印加される。なお、ＣＧ端子５６とＥＶ端子５７とを兼用、すなわち同一端子とし、いずれか一方の印加電圧に基づいて他方の印加電圧を生成する構成としてもよい。
【００１４】
入出力切換回路３１は、ＤＳ端子５３を介して外部から供給された直列ディジタルデータよりなるトリミングデータをシフトレジスタ３２へ供給するモードと、シフトレジスタ３２から供給された直列ディジタルデータをＤＳ端子５３を介して外部へ出力するモードとの切り換えをおこなう。シフトレジスタ３２は、前記外部クロックに同期して、外部から供給された直列ディジタルデータを並列ディジタルデータに変換する。また、シフトレジスタ３２は、ＥＰＲＯＭ３４に記憶されている並列ディジタルデータよりなるトリミングデータを直列ディジタルデータに変換する。
【００１５】
ＥＰＲＯＭ３４は、シフトレジスタ３２から供給された並列ディジタルデータよりなるトリミングデータを記憶する。信号選択回路３５は、シフトレジスタ３２から供給された並列ディジタルデータよりなるトリミングデータと、ＥＰＲＯＭ３４から供給された並列ディジタルデータよりなるトリミングデータのいずれか一方を選択してＤ／Ａコンバータ３６に供給する。コントロール・ロジック３３は、Ｅ端子５５から入力されたイネーブル信号およびシフトレジスタ３２から供給された制御データに基づいて、入出力切換回路３１、シフトレジスタ３２、ＥＰＲＯＭ３４および信号選択回路３５に、それぞれの動作を制御するための制御信号を生成して出力する。ここで、説明の便宜上、コントロール・ロジック３３からシフトレジスタ３２に供給される制御信号をシフトレジスタ制御信号６５とする。Ｄ／Ａコンバータ３６は、並列ディジタルデータよりなるトリミングデータをアナログデータに変換する。
【００１６】
ゲージ回路４０は、たとえば印加圧力に応じた出力信号を発生させる半導体歪みゲージにより構成されている。信号増幅回路４１は、ゲージ回路４０で発生した信号を増幅してＶｏｕｔ端子５８を介して外部へ出力する。感度調整回路３７は、Ｄ／Ａコンバータ３６の出力に応じてゲージ回路４０への印加電流を変更調整（トリミング）する。同様に、オフセット調整回路３９は、Ｄ／Ａコンバータ３６の出力に応じて信号増幅回路４１のオフセット調整用基準電圧を変更調整する。温特調整回路３８は、Ｄ／Ａコンバータ３６の出力に応じて、感度調整回路３７およびオフセット調整回路３９のそれぞれの出力に対して加減算をおこなう。
【００１７】
ここで、入出力切換回路３１、シフトレジスタ３２、コントロール・ロジック３３、ＥＰＲＯＭ３４、信号選択回路３５およびＤ／Ａコンバータ３６はディジタル回路部を構成する。一方、感度調整回路３７、温特調整回路３８、オフセット調整回路３９、ゲージ回路４０および信号増幅回路４１はアナログ回路部を構成する。
【００１８】
上述した構成において、シフトレジスタ３２は補助メモリ回路１２としての機能を有する。ＥＰＲＯＭ３４は主メモリ回路１３としての機能を有する。入出力切換回路３１、コントロール・ロジック３３および信号選択回路３５は動作選択回路１１としての機能を有する。Ｄ／Ａコンバータ３６、感度調整回路３７、温特調整回路３８およびオフセット調整回路３９は、調整回路１４としての機能を有する。ゲージ回路４０はホイートストーンブリッジ回路１５としての機能を有する。信号増幅回路４１は増幅回路１６としての機能を有する。また、ＧＮＤ端子５１、Ｖｃｃ端子５２、ＤＳ端子５３、ＣＬＫ端子５４、Ｅ端子５５、ＣＧ端子５６、ＥＶ端子５７およびＶｏｕｔ端子５８は、第１から第８までの端子２１〜２８に順に対応している。
【００１９】
図３は、シフトレジスタ３２の構成の一例を模式的に示す図である。シフトレジスタ３２のビット数は、特に限定しないが、たとえば５１ビットである。そのうち、２ビットは、コントロール・ロジック３３へ供給する制御データ６１を格納する。この２ビットにつづいて、ＥＰＲＯＭ３４へ供給するデータ６２、信号選択回路３５へ供給するトリミングデータ６３、またはＥＰＲＯＭ３４から供給されたデータ６４のいずれかを格納するために４８ビットが使用される。残りの１ビットはバッファとして使用される。
【００２０】
つぎに、各種制御信号や印加電圧と半導体圧力センサ装置３の動作モードとの関係について図４を参照しながら説明する。ＣＬＫ端子５４に外部クロックが入力され、かつＣＧ端子５６およびＥＶ端子５７がともにノンチャージ状態のとき、Ｅ端子５５の入力がＬレベル、制御データ６１の２ビット（ＡとＢ）がＬレベルで、ＤＳ端子５３に直列ディジタルデータが入力されると、シフトレジスタ（ＳＲ）制御信号６５はＬレベルとなり、信号選択回路３５はＥＰＲＯＭ３４を選択し、入出力切換回路３１は入力となる。これによって、外部からシフトレジスタ３２に直列ディジタルデータが入力される（モードＮｏ．１）。
【００２１】
ＣＬＫ端子５４に外部クロックが入力され、かつＣＧ端子５６およびＥＶ端子５７がともにノンチャージ状態のとき、Ｅ端子５５の入力がＨレベル、制御データ６１の２ビット（ＡとＢ）がＬレベルであると、シフトレジスタ制御信号６５はＬレベルとなり、信号選択回路３５はＥＰＲＯＭ３４を選択し、入出力切換回路３１は出力となる。これによって、シフトレジスタ３２から外部に直列ディジタルデータが出力される（モードＮｏ．２）。
【００２２】
Ｅ端子５５の入力がＨレベル、ＤＳ端子５３の入力がＬレベル、ＣＬＫ端子５４の入力がＬレベル、制御データ６１の第１のビット（Ａ）および第２のビット（Ｂ）がそれぞれＨレベルおよびＬレベル、ＣＧ端子５６およびＥＶ端子５７がともにノンチャージ状態のとき、シフトレジスタ制御信号６５はＬレベルとなり、信号選択回路３５はシフトレジスタ３２を選択し、入出力切換回路３１は出力となる。これによって、シフトレジスタ３２に格納されたデータを用いてトリミングがおこなわれる（モードＮｏ．３）。
【００２３】
Ｅ端子５５の入力がＬレベル、ＤＳ端子５３の入力がＬレベル、ＣＬＫ端子５４の入力がＬレベル、ＣＧ端子５６およびＥＶ端子５７がともにノンチャージ状態のとき、シフトレジスタ制御信号６５はＬレベルとなり、信号選択回路３５はＥＰＲＯＭ３４を選択し、入出力切換回路３１は入力となる。これによって、ＥＰＲＯＭ３４に記憶されたデータを用いてトリミングをおこなう定常状態となる（モードＮｏ．４）。
【００２４】
Ｅ端子５５の入力がＨレベル、ＤＳ端子５３の入力がＬレベル、ＣＬＫ端子５４の入力がＬレベル、制御データ６１の２ビット（ＡとＢ）がＨレベル、ＣＧ端子５６およびＥＶ端子５７がともにノンチャージ状態のとき、シフトレジスタ制御信号６５はＬレベルとなり、入出力切換回路３１は出力となる。これによって、シフトレジスタ３２に格納されたデータがＥＰＲＯＭ３４に転送される（モードＮｏ．５）。
【００２５】
Ｅ端子５５の入力がＨレベル、ＤＳ端子５３の入力がＬレベル、ＣＬＫ端子５４の入力がＬレベル、制御データ６１の２ビット（ＡとＢ）がＨレベル、ＣＧ端子５６およびＥＶ端子５７にそれぞれ書き込み電圧が印加された状態のとき、シフトレジスタ制御信号６５はＬレベルとなり、入出力切換回路３１は出力となる。これによって、シフトレジスタ３２に格納されたデータがＥＰＲＯＭ３４に書き込まれる（モードＮｏ．６）。
【００２６】
Ｅ端子５５の入力がＨレベル、ＤＳ端子５３の入力がＬレベル、ＣＬＫ端子５４の入力がＬレベル、制御データ６１の第１のビット（Ａ）および第２のビット（Ｂ）がそれぞれＬレベルおよびＨレベル、ＣＧ端子５６およびＥＶ端子５７がともにノンチャージ状態のとき、シフトレジスタ制御信号６５はＨレベルとなり、信号選択回路３５はＥＰＲＯＭ３４を選択し、入出力切換回路３１は出力となる。これによって、ＥＰＲＯＭ３４に記憶されたデータがシフトレジスタ３２に転送される（モードＮｏ．７）。
【００２７】
つぎに、半導体圧力センサ装置３に対してトリミングをおこなう手順について説明する。半導体圧力センサ装置３は、Ｖｃｃ端子５２より動作電源である、たとえば５Ｖの電圧が投入されると、自動的に上述したモードＮｏ．４の定常状態になるように各端子が設定されている。トリミングを実施していない初期状態においては、ＥＰＲＯＭ３４は、何も記憶していないオール「０」の状態であり、このときの信号増幅回路４１およびＶｏｕｔ端子５８は飽和状態、すなわち、電源電位もしくは設置電位のいずれか、あるいはその電位に近い状態となる。
【００２８】
図５に示すタイミングチャートのように、ＣＬＫ端子５４に外部クロックを入力しながら、ＤＳ端子５３からトリミングデータを入力し、かつＥ端子５５をＬレベルとすることによって、外部からシフトレジスタ３２にトリミングデータを格納する（モードＮｏ．１）。その後、ＣＬＫ端子５４およびＤＳ端子５３をＬレベルとし、かつＥ端子５５をＨレベルとすることによって、シフトレジスタ３２に格納したトリミングデータを用いてトリミングをおこなう（モードＮｏ．３）。このとき、Ｖｏｕｔ端子５８からのセンサ出力を測定する。この仮トリミング作業を所望のセンサ出力が得られるまで繰り返しおこなう。つまり、外部から入力する仮のトリミングデータを漸次変更しながらセンサ出力を測定し、所望のセンサ出力が得られるトリミングデータを確定する。
【００２９】
トリミングデータが確定したら、図６に示すタイミングチャートのように、ＣＬＫ端子５４に外部クロックを入力しながら、ＤＳ端子５３から確定済みのトリミングデータを入力し、かつＥ端子５５をＬレベルとすることによって、外部からシフトレジスタ３２に確定済みのトリミングデータを格納する（モードＮｏ．１）。つづいて、Ｅ端子５５をＨレベル、ＤＳ端子５３をＬレベルおよびＣＬＫ端子５４をＬレベルとして、シフトレジスタ３２からＥＰＲＯＭ３４に確定済みのトリミングデータを転送する（モードＮｏ．５）。その後、ＣＧ端子５６およびＥＶ端子５７にそれぞれ書き込み電圧を印加して、シフトレジスタ３２から転送された確定済みのトリミングデータをＥＰＲＯＭ３４に書き込む（モードＮｏ．６）。
【００３０】
書き込みが終わったら、トリミング作業が終了となり、それ以降は初期状態（モードＮｏ．４）で半導体圧力センサ装置３を使用する。そうすれば、常にＥＰＲＯＭ３４に記憶されたトリミングデータに基づいて調整された所望のセンサ特性を得ることができる。
【００３１】
また、仮トリミング作業を開始する前に、図７に示すタイミングチャートのように、ＣＬＫ端子５４に外部クロックを入力しながら、ＤＳ端子５３から仮のトリミングデータを入力し、かつＥ端子５５をＬレベルとすることによって、外部からシフトレジスタ３２に仮のトリミングデータを格納する（モードＮｏ．１）。その後、Ｅ端子５５をＨレベルにすると、シフトレジスタ３２に格納された仮のトリミングデータをＤＳ端子５３から出力させることができる（モードＮｏ．２）。これは、ＤＳ端子５３から入力した仮のトリミングデータを、入出力切換回路３１およびシフトレジスタ３２を経由させた後に、そのままＤＳ端子５３へ出力させることになるため、シフトレジスタ３２および入出力切換回路３１の動作の良否判定をおこなったことになる。つまり、図７に示すタイミングチャートを実行することによって、シフトレジスタ３２および入出力切換回路３１の動作の良否判定をおこなうことができる。なお、図７に示すタイミングチャートのうち、無視と示したビットは、トリミングの調整に関係しないビットであり、無視してよい。後述する図８においても同様である。
【００３２】
また、図８に示すタイミングチャートのように、Ｅ端子５５をＨレベル、ＤＳ端子５３をＬレベル、ＣＬＫ端子５４をＬレベルとすれば、ＥＰＲＯＭ３４に記憶されたトリミングデータをシフトレジスタ３２に転送することができる（モードＮｏ．７）。転送後、ＣＬＫ端子５４に外部クロックを入力しながら、Ｅ端子５５をＨレベルにすると、シフトレジスタ３２に格納されたトリミングデータをＤＳ端子５３から出力させることができる（モードＮｏ．２）。これによって、ＥＰＲＯＭ３４に記憶されたトリミングデータをＤＳ端子５３から出力させることができるので、ＥＰＲＯＭ３４の動作の良否を確認したり、ＥＰＲＯＭ３４のテータ保持能力を調べたり、トリミング後のセンサ特性の不良原因を調査することができ、半導体圧力センサ装置３の品質保証や管理に非常に有効である。
【００３３】
上述した実施の形態によれば、シフトレジスタ３２に記憶された仮のトリミングデータを漸次変更しながらセンサ出力を測定することにより、所望のセンサ出力が得られるトリミングデータを確定し、それをＥＰＲＯＭ３４に記憶させ、通常の使用状態においては、ＥＰＲＯＭ３４に記憶されたトリミングデータを用いて感度調整回路３７、温特調整回路３８およびオフセット調整回路３９によりセンサ出力を調整する構成とし、これらの各構成要素をＣＭＯＳ製造プロセスにより製造される能動素子および受動素子のみで構成し、かつ７または８個の端子とともに同一半導体チップ上に設けたため、安価で、かつ少ない端子数でもって電気的トリミングをおこなうことが可能な半導体物理量センサ装置が得られる。
【００３４】
以上において本発明は、半導体圧力センサ装置に限らず、温度、湿度、速度、加速度、光、磁気または音など種々の物理量に対する各センサ装置に適用できる。
【００３５】
【発明の効果】
本発明によれば、補助メモリ回路に記憶された仮のトリミングデータを漸次変更しながらセンサ出力を測定することにより、所望のセンサ出力が得られるトリミングデータを確定し、それを主メモリ回路に記憶させ、通常の使用状態においては、主メモリ回路に記憶されたトリミングデータを用いて調整回路によりセンサ出力を調整する構成とし、これらセンサ素子、補助メモリ回路、主メモリ回路および調整回路が、ＣＭＯＳ製造プロセスにより製造される能動素子および受動素子のみで構成され、かつ７または８個の端子とともに同一半導体チップ上に設けられる構成であるため、安価で、かつ少ない端子数でもって電気的トリミングをおこなうことが可能な半導体物理量センサ装置が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかる半導体物理量センサ装置の構成の一例を示すブロック図である。
【図２】本発明を適用して半導体チップ上に形成した半導体圧力センサ装置の全体構成の一例を示すブロック図である。
【図３】図２に示す構成の半導体圧力センサ装置におけるシフトレジスタの構成の一例を模式的に示す図である。
【図４】図２に示す構成の半導体圧力センサ装置の動作モードを説明するための図表である。
【図５】図２に示す構成の半導体圧力センサ装置の動作タイミングを示すタイミングチャートである。
【図６】図２に示す構成の半導体圧力センサ装置の動作タイミングを示すタイミングチャートである。
【図７】図２に示す構成の半導体圧力センサ装置の動作タイミングを示すタイミングチャートである。
【図８】図２に示す構成の半導体圧力センサ装置の動作タイミングを示すタイミングチャートである。
【符号の説明】
１ 半導体物理量センサ装置
１１ 動作選択回路
１２ 補助メモリ回路
１３ 主メモリ回路
１４ 調整回路
１５ ホイートストーンブリッジ回路（センサ素子）
１６ 増幅回路
２１，２２，２４〜２７ 端子
２３ データ入力端子
２８ 出力端子
３１ 入出力切換回路
３７ 感度調整回路
３８ 温特調整回路
３９ オフセット調整回路
Claims (11)
- 検知した物理量に応じた電気信号を生成するセンサ素子と、
前記センサ素子により生成された電気信号を外部へ出力する出力端子と、
前記センサ素子の出力特性を調整するためのトリミングデータとなる直列ディジタルデータを入力するデータ入力端子と、
前記データ入力端子から入力されたトリミングデータを一時的に記憶する補助メモリ回路と、
前記補助メモリ回路に記憶されたトリミングデータを電気的な再書き込み動作によって記憶する再書き込み可能な読み出し専用の主メモリ回路と、
前記補助メモリ回路に記憶されたトリミングデータ、または前記主メモリ回路に記憶されたトリミングデータに基づいて前記センサ素子の出力特性を調整する調整回路と、
を具備し、
前記データ入力端子は、前記補助メモリ回路に格納されたデータを外部へ出力するための端子を兼ねており、
また、前記補助メモリ回路は、格納しているデータを直列ディジタルデータとして出力し、
前記データ入力端子と前記補助メモリ回路との間に、前記データ入力端子から入力された直列ディジタルデータを前記補助メモリ回路へ供給するか、前記補助メモリ回路から出力された直列ディジタルデータを前記データ入力端子へ供給するか、を切り換える動作選択回路をさらに有し、
同一半導体チップ上に形成された、ＣＭＯＳ製造プロセスにより製造される能動素子および受動素子のみで構成されていることを特徴とする半導体物理量センサ装置。 - 前記出力端子、前記データ入力端子、接地電位を供給する端子、動作電圧を供給する端子、外部クロックを入力する端子、内部ディジタル回路の制御信号を入力する端子、および前記主メモリ回路にデータを書き込むための、前記動作電圧以上の書き込み電圧を供給する端子、の合計７個の端子を有し、かつ前記書き込み電圧に基づいて異なる第２の書き込み電圧を発生する回路を有することを特徴とする請求項１に記載の半導体物理量センサ装置。
- 前記出力端子、前記データ入力端子、接地電位を供給する端子、動作電圧を供給する端子、外部クロックを入力する端子、内部ディジタル回路の制御信号を入力する端子、前記主メモリ回路にデータを書き込むための、前記動作電圧以上の第１の書き込み電圧を供給する端子、および前記主メモリ回路にデータを書き込むための、前記動作電圧以上で、かつ前記第１の書き込み電圧とは異なる第２の書き込み電圧を供給する端子、の合計８個の端子を有することを特徴とする請求項１に記載の半導体物理量センサ装置。
- 前記動作電圧を供給する端子には、動作電圧より高い電圧が供給されず、前記出力端子には、前記動作電圧より高い電圧が供給されないことを特徴とする請求項２または３に記載の半導体物理量センサ装置。
- 前記動作選択回路は、前記主メモリ回路の前記トリミングデータを前記補助メモリ回路へ出力することを特徴とする請求項１〜４のいずれか一つに記載の半導体物理量センサ装置。
- 前記補助メモリ回路は、入力された直列ディジタルデータを並列ディジタルデータに変換して装置内部の回路に供給することを特徴とする請求項１〜５のいずれか一つに記載の半導体物理量センサ装置。
- 前記調整回路は、前記トリミングデータに基づいて、前記センサ素子の感度を設定するために前記センサ素子への印加電流の変更調整をおこなう感度調整回路を有することを特徴とする請求項１〜６のいずれか一つに記載の半導体物理量センサ装置。
- 前記調整回路は、前記感度調整回路の出力に対して加減算をおこなう温度特性調整回路をさらに有することを特徴とする請求項７に記載の半導体物理量センサ装置。
- 前記センサ素子により生成された電気信号を増幅して外部へ出力するための増幅回路をさらに有し、
前記調整回路は、前記増幅回路のオフセット調整用基準電圧の変更調整をおこなうオフセット調整回路を有することを特徴とする請求項１〜６のいずれか一つに記載の半導体物理量センサ装置。 - 前記センサ素子により生成された電気信号を増幅して外部へ出力するための増幅回路をさらに有し、
前記調整回路は、前記増幅回路のオフセット調整用基準電圧の変更調整をおこなうオフセット調整回路を有することを特徴とする請求項７に記載の半導体物理量センサ装置。 - 前記調整回路は前記感度調整回路および前記オフセット調整回路のそれぞれの出力に対して加減算をおこなう温度特性調整回路をさらに有することを特徴とする請求項１０に記載の半導体物理量センサ装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001114332A JP4764996B2 (ja) | 2001-04-12 | 2001-04-12 | 半導体物理量センサ装置 |
| DE10216016A DE10216016B4 (de) | 2001-04-12 | 2002-04-11 | Halbleitervorrichtung zum Messen einer physikalischen Größe |
| KR1020020019997A KR100601824B1 (ko) | 2001-04-12 | 2002-04-12 | 반도체 물리량 센서 장치 |
| US10/120,778 US20020149984A1 (en) | 2001-04-12 | 2002-04-12 | Semiconductor physical quantity sensing device |
| US10/406,604 US7180798B2 (en) | 2001-04-12 | 2003-04-04 | Semiconductor physical quantity sensing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001114332A JP4764996B2 (ja) | 2001-04-12 | 2001-04-12 | 半導体物理量センサ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002310735A JP2002310735A (ja) | 2002-10-23 |
| JP4764996B2 true JP4764996B2 (ja) | 2011-09-07 |
Family
ID=18965420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001114332A Expired - Fee Related JP4764996B2 (ja) | 2001-04-12 | 2001-04-12 | 半導体物理量センサ装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20020149984A1 (ja) |
| JP (1) | JP4764996B2 (ja) |
| KR (1) | KR100601824B1 (ja) |
| DE (1) | DE10216016B4 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3963115B2 (ja) * | 2002-04-09 | 2007-08-22 | 富士電機デバイステクノロジー株式会社 | 半導体物理量センサ装置 |
| JP2007078397A (ja) * | 2005-09-12 | 2007-03-29 | Mitsubishi Electric Corp | 半導体圧力センサ |
| DE102007009573A1 (de) * | 2007-02-27 | 2008-09-04 | Up Management Gmbh & Co Med-Systems Kg | Sensoreinheit und Überwachungssystem |
| US9329063B2 (en) * | 2011-02-04 | 2016-05-03 | Semiconductor Components Industries, Llc | Electronic device with flexible data and power interface |
| EP2647961B1 (en) * | 2011-02-28 | 2019-09-18 | Fuji Electric Co., Ltd. | Semiconductor integrated circuit and semiconductor physical quantity sensor device |
| CN102680155B (zh) * | 2012-06-11 | 2014-04-16 | 中国矿业大学 | 旋转机械受力和振动测量装置 |
| JP6299322B2 (ja) * | 2014-03-25 | 2018-03-28 | セイコーエプソン株式会社 | 物理量検出センサー、電子機器、移動体および電子回路 |
| JP6264160B2 (ja) | 2014-04-04 | 2018-01-24 | 富士電機株式会社 | 半導体物理量センサ装置 |
| JP6206607B2 (ja) | 2015-06-15 | 2017-10-04 | 富士電機株式会社 | データ通信システム、データ通信装置およびセンサ装置 |
| JP6565402B2 (ja) * | 2015-07-15 | 2019-08-28 | 富士電機株式会社 | 半導体集積回路装置 |
| DE112017000318B4 (de) | 2016-06-03 | 2024-01-18 | Fuji Electric Co., Ltd. | Halbleitervorrichtung |
| CN117436236B (zh) * | 2023-09-27 | 2024-05-17 | 四川大学 | 一种基于大模型的工艺流程智能规划方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0786512B2 (ja) * | 1991-07-19 | 1995-09-20 | 株式会社フジクラ | 半導体センサ |
| JP2720718B2 (ja) * | 1992-07-09 | 1998-03-04 | 株式会社デンソー | 半導体センサ装置 |
| JP2991014B2 (ja) * | 1993-10-08 | 1999-12-20 | 三菱電機株式会社 | 圧力センサ |
| JPH07262721A (ja) * | 1994-03-17 | 1995-10-13 | Seiko Epson Corp | 情報記録装置 |
| EP0677721A1 (de) * | 1994-04-16 | 1995-10-18 | ABB Management AG | Messvorrichtung, insbesondere für eine Erfassungsstation |
| JP3557739B2 (ja) * | 1995-08-10 | 2004-08-25 | 株式会社デンソー | 基準電圧発生回路 |
| EP0793075B1 (de) * | 1996-03-02 | 2002-09-25 | Micronas GmbH | Monolithisch integrierte Sensorschaltung |
| KR100319057B1 (ko) * | 1996-11-12 | 2001-12-29 | 슈베르트 헬무트 | 센서 소자 |
| DE19647897C2 (de) * | 1996-11-20 | 1998-10-01 | A B Elektronik Gmbh | Vorrichtung zum Einjustieren von Ausgangswerten oder -kurven von Drehwinkel- und Drehzahlsensoren |
| US5805466A (en) * | 1996-11-27 | 1998-09-08 | Motorola Inc. | Device and method for calibrating a signal |
| EP0943078A1 (de) * | 1996-12-04 | 1999-09-22 | Siemens Aktiengesellschaft | Mikromechanisches bauelement zur erfassung von fingerabdrücken |
| JP3009104B2 (ja) * | 1998-01-30 | 2000-02-14 | 富士電機株式会社 | 半導体センサおよび半導体センサ用パッケージ |
| DE19728349A1 (de) * | 1997-07-03 | 1999-01-07 | Telefunken Microelectron | Sensoranordnung und Motorsteuerungseinrichtung für einen Verbrennungsmotor |
| KR19990025330A (ko) * | 1997-09-12 | 1999-04-06 | 이형도 | 씨모스(cmos) 온도센서 회로 |
| DE19743288A1 (de) * | 1997-09-30 | 1999-04-22 | Siemens Ag | Mikromechanischer Sensor |
| SG68002A1 (en) * | 1997-11-25 | 1999-10-19 | Inst Of Microelectronics Natio | Cmos compatible integrated pressure sensor |
| DE59707977D1 (de) * | 1997-11-27 | 2002-09-19 | Micronas Gmbh | Sensoreinrichtung |
| US5995033A (en) * | 1998-02-02 | 1999-11-30 | Motorola Inc. | Signal conditioning circuit including a combined ADC/DAC, sensor system, and method therefor |
| KR19990069294A (ko) * | 1998-02-06 | 1999-09-06 | 김덕중 | 히스테리시스를 갖는 온도 감지 회로 |
| KR100309167B1 (ko) * | 1998-12-30 | 2001-12-17 | 김영환 | 온도검출회로 |
| US6307477B1 (en) * | 2000-10-30 | 2001-10-23 | The Goodyear Tire & Rubber Company | Process and apparatus for resetting a directly resettable micro-mechanical temperature memory switch |
-
2001
- 2001-04-12 JP JP2001114332A patent/JP4764996B2/ja not_active Expired - Fee Related
-
2002
- 2002-04-11 DE DE10216016A patent/DE10216016B4/de not_active Expired - Fee Related
- 2002-04-12 US US10/120,778 patent/US20020149984A1/en not_active Abandoned
- 2002-04-12 KR KR1020020019997A patent/KR100601824B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002310735A (ja) | 2002-10-23 |
| DE10216016B4 (de) | 2010-07-08 |
| KR20020079604A (ko) | 2002-10-19 |
| DE10216016A1 (de) | 2002-12-19 |
| US20020149984A1 (en) | 2002-10-17 |
| KR100601824B1 (ko) | 2006-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI809327B (zh) | 電壓產生電路以及使用該電壓產生電路之半導體裝置 | |
| JP4764996B2 (ja) | 半導体物理量センサ装置 | |
| JP2720718B2 (ja) | 半導体センサ装置 | |
| US7188040B2 (en) | Physical quantity sensor with trimming function | |
| JP4390716B2 (ja) | 電圧供給回路、マイクユニットおよびマイクユニットの感度調整方法 | |
| KR20020018954A (ko) | 반도체장치, 마이크로컴퓨터 및 플래시메모리 | |
| JPH11296241A (ja) | 内部電圧発生回路 | |
| JP3463757B2 (ja) | エンジン制御装置及びこれに用いる空気流量計 | |
| KR100610024B1 (ko) | 셀프 리프레쉬 모드를 가지는 반도체 메모리 장치 및 그의동작 방법 | |
| US7180798B2 (en) | Semiconductor physical quantity sensing device | |
| US6658639B2 (en) | Semiconductor integrated circuit provided with determination circuit | |
| JP3963115B2 (ja) | 半導体物理量センサ装置 | |
| JP5482961B2 (ja) | 半導体集積回路および半導体物理量センサ装置 | |
| US6272037B1 (en) | Ferroelectric memory device and method for generating reference level signal therefor | |
| US9331684B2 (en) | Semiconductor device for sensing physical quantity | |
| JP2007078397A (ja) | 半導体圧力センサ | |
| US6707725B2 (en) | Reference voltage generation circuit for semiconductor memory device, memory reading circuit including same, and electronic information device including the same | |
| JPH11148878A (ja) | 圧力センサのドリフト低減回路及びリセット方式 | |
| JP2002350256A (ja) | 物理量センサのトリミング回路 | |
| JP3099840B2 (ja) | 圧力センサ装置及びその温度補償調整方法 | |
| JP4329658B2 (ja) | センスアンプ回路 | |
| JP2004145703A (ja) | 電源回路装置 | |
| JP6394488B2 (ja) | センサ装置 | |
| JP3196237B2 (ja) | 半導体記憶装置 | |
| JPH09260593A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070810 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110207 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110412 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110425 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |