KR19990025330A

KR19990025330A - 씨모스(cmos) 온도센서 회로

Info

Publication number: KR19990025330A
Application number: KR1019970046909A
Authority: KR
Inventors: 김석용
Original assignee: 이형도; 삼성전기 주식회사
Priority date: 1997-09-12
Filing date: 1997-09-12
Publication date: 1999-04-06

Abstract

본 발명은 씨모스(CMOS:Complementary Metal Oxide Semiconductor)온도센서 회로에 관한 것으로, 특히 약반전 영역이 아니라 선형영역과 포화영역에서 MOS트랜지스터를 구동시키는 온도센서회로를 구현함으로써, 강반전 상태에서 시뮬레이션을 통한 회로의 검증을 보다 더 정확히 할 수 있게 하는 씨모스(CMOS)온도센서 회로에 관한 것이다. 본 발명에 의한 CMOS 온도센서 회로는 온도센서 회로에 전류를 공급하는 전류원과, 상기 전류원으로부터 전류를 공급 받고, 게이트가 드레인에 연결되는 제2 MOS트랜지스터와, 상기 제2 MOS트랜지스터의 소스가 드레인에 연결되고, 게이트는 상기 제2 MOS트랜지스터의 드레인에 연결되고, 소스는 접지되는 제1 MOS트랜지스터와, 상기 제2 MOS트랜지스터의 소스와 제2 MOS트랜지스터의 드레인의 사이에서 분기되어 전압을 출력하는 출력전압단자를 구비하여, 강반전 상태에서 시뮬레이션을 통한 회로의 검증이 보다 더 정확히 될 수 있다.

Description

씨모스(CMOS) 온도센서 회로

본 발명은 씨모스(CMOS:Complementary Metal Oxide Semiconductor)(이하 "CMOS"라 함)온도센서 회로에 관한 것으로, 특히 약반전 영역이 아니라 선형영역과 포화영역에서 MOS트랜지스터를 구동시키는 온도센서회로를 구현함으로써, 강반전 상태에서 시뮬레이션을 통한 회로의 검증이 보다 더 정확히 될 수 있게 하는 씨모스(CMOS)온도센서 회로에 관한 것이다.

일반적으로, 온도센서로 사용되는 소자로는 써미스터가 대표적이지만 이것은 적용되는 칩을 단일 칩화하고자 하는 경우 공정상 제약을 갖게 되므로 단일칩에는 적합하지 않다. 그리고 바이폴라 트랜지스터와 같은 경우에는 IC로의 설계가 가능하지만 근래에 널리 적용되는 디지털과 아날로그의 회로들이 혼재된 형태의 혼합 IC에는 CMOS공정을 주로 사용하므로 바이폴라 트랜지스터의 사용에도 한계가 있다. 특히 디지털온도보상발진기(DTCXO)와 같이 EPROM이 내장된 IC를 설계하고자 할 경우 CMOS공정을 반드시 사용해야 하므로 CMOS 소자를 사용한 온도센서 회로는 절대적으로 필요한 것이다.

일반적인 기술에 관련되는 종래 기술에 의한 씨모스(CMOS)온도센서 회로는 도 1에 도시되어 있으며, 도 1은 종래의 CMOS 온도센서의 기본 회로도이다.

도 1를 참조하면, 종래 기술에 의한 씨모스(CMOS)온도센서 회로는 온도센서 회로에 전류를 공급하는 제1전류원(CS1) 및 제2전류원(CS2)과, 상기 제1전류원(CS1)으로부터 전류(I₁)를 공급 받는 제1 MOS 트랜지스터(M11)와, 상기 제2전류원(CS2)으로부터 전류(I₂)를 공급 받는 제2 MOS 트랜지스터(M12)와, 상기 제1전류원(CS1)과 제1 MOS 트랜지스터(M11)의 드레인의 사이에서 분기되어 전압(V₁)을 출력하는 제1출력전압단자(VT1)와, 상기 제2전류원(CS2)과 제2 MOS 트랜지스터(M12)의 드레인의 사이에서 분기되어 전압(V₂)을 출력하는 제2출력전압단자(VT2)로 구성된다.

이와같이 구성된 종래의 씨모스(CMOS)온도센서 회로에 따른 동작을 첨부도면 도 1에 의거하여 하기에 상세히 설명한다.

도 1의 온도센서 회로의 출력전압(V_out)은 제1출력전압단자(VT1)의 전압(V₁)과 제2출력전압단자(VT2)의 전압(V₂)의 차로 발생되는 것으로 수학식 1과 같다.

n:물성에 따라 결정되는 파라미터, k:볼쯔만 상수, T:절대온도, q:전하량, W₂:M12의 채널 폭, W₁:M11의 채널 폭, L₂:M12의 채널 깊이, L₁:M11의 채널 깊이

여기서 M11과M12는 약반전 영역에서 동작하도록 만들어 주어야 한다. 상기 수학식 1을 통해서 출력전압(V_out)은 각 트랜지스터의 크기의 비에 따라서 온도에 대한 기울기를 갖도록 출력된다.

종래의 씨모스(CMOS)온도센서 회로에서는 온도 센서를 구현하기 위해 MOS트랜지스터들의 동작영역을 약반전(weak inversion)영역으로 한정하였다. 즉, 보통 MOS트랜지스터가 정상적인 동작을 하기 위해서는 강반전(strong inversion)영역에서 동작이 이루어져야 하는데 약반전 영역에서 동작을 하도록 하여 온도특성을 얻어내는 방법을 사용하였다. 그러나 공정상 시뮬레이션을 하기위해 추출하는 파라미터들을 약반전 상태에 대한 것 보다 강반전 상태에 있을 때 더 많이, 더 자세히 추출되는 것이 일반적이므로 이러한 약반전 상태에서 동작하는 온도 센서의 시뮬레이션을 통한 검증은 실제와 많은 차이를 가질 수 있다.

이와같은 종래기술에서는 IC를 만들 때 약반전 영역에서 동작은 일반적인 선형영역이나 포화영역에서의 동작과 비교했을 때 그 특성을 신뢰하기 어려운 문제점이 있다.

본 발명은 상기한 문제점을 해결하고 개선점을 달성하기 위해 안출한 것이다.

따라서, 본 발명의 목적은 강반전 상태에서 시뮬레이션을 통한 회로의 검증이 보다 더 정확히 될 수 있는 씨모스(CMOS)온도센서 회로를 제공하는데 있다.

도 1은 종래의 CMOS 온도센서의 기본 회로도이다.

도 2는 본 발명에 의한 CMOS 온도센서의 기본 회로도이다.

도 3은 본 발명에 의한 CMOS 온도센서의 출력전압이 절대온도에 대해서 거의 선형적으로 변함을 나타내는 그래프이다.

* 도면의 주요부분에 대한 부호의 설명 *

CS:전류원 M22:제2 MOS 트랜지스터

M21:제1 MOS 트랜지스터 G1,G2:게이트

D1,D2:드레인 S1,S2:소스

VT:출력전압단자

상기한 본 발명의 목적을 달성하기 위한 기술적인 수단으로써, 본 발명에 의한 CMOS 온도센서 회로는 온도센서 회로에 전류를 공급하는 전류원과, 상기 전류원으로부터 전류를 공급 받고, 게이트가 드레인에 연결되는 제2 MOS 트랜지스터와, 상기 제2 MOS 트랜지스터의 소스가 드레인에 연결되고, 게이트는 상기 제2 MOS 트랜지스터의 드레인에 연결되고, 소스는 접지되는 제1 MOS 트랜지스터와, 상기 제2 MOS 트랜지스터의 소스와 제2 MOS 트랜지스터의 드레인의 사이에서 분기되어 전압을 출력하는 출력전압단자를 구비하여, 강반전 상태에서 시뮬레이션을 통한 회로의 검증이 보다 더 정확히 될 수 있다.

이하, 본 발명에 의한 CMOS 온도센서 회로의 구성을 첨부한 도면 도 2를 참조하여 설명한다.

도 2는 본 발명에 의한 CMOS 온도센서의 기본 회로도이다.

본 발명에 의한 CMOS 온도센서 회로는 온도센서 회로에 전류를 공급하는 전류원(CS)과, 상기 전류원(CS)으로부터 전류(I)를 공급 받고, 게이트(G2)가 드레인(D2)에 연결되는 제2 MOS 트랜지스터(M22)와, 상기 제2 MOS 트랜지스터(M22)의 소스(S2)가 드레인(D1)에 연결되고, 게이트(G1)는 상기 제2 MOS 트랜지스터(M22)의 드레인(D2)에 연결되고, 소스(S1)는 접지되는 제1 MOS 트랜지스터(M21)와, 상기 제2 MOS 트랜지스터(M22)의 소스(S2)와 제1 MOS 트랜지스터(M21)의 드레인(D1)의 사이에서 분기되어 전압(V_out)을 출력하는 출력전압단자(VT)로 구성된다.

이와같이 구성된 본 발명에 의한 CMOS 온도센서 회로에 따른 동작을 첨부도면 도 2 및 도 3에 의거하여 하기에 상세히 설명한다.

도 2는 본 발명에 의한 CMOS 온도센서의 기본 회로도이고, 도 3은 본 발명에 의한 CMOS 온도센서의 출력전압이 절대온도에 대해서 거의 선형적으로 변함을 나타내는 그래프이다.

도 2에서 본 발명이 제시하는 온도센서의 기본회로를 보여주고 있다. 제1 MOS트랜지스터(M21)과, 제2 MOS트랜지스터(M22)의 게이트(G1,G2)를 드레인(D2)에 연결한 구조로 전류원(CS)에 의해 전류(I)를 공급받고 있다. 상기 회로에서 제1 MOS트랜지스터(M21) 및 제2 MOS트랜지스터(M22)의 동작영역은 다음과 같다. 제2 MOS트랜지스터(M22)의 게이트(G2)와 드레인(D2)이 연결되어 있으므로 제2 MOS트랜지스터(M22)는 포화 영역에서 동작을 한다. 반면에 V_DS2＞V_TH인 경우 하기 수학식 2에 의해서 제1 MOS트랜지스터(M21)의 V_GS1과 V_DS1의 관계가 하기 수학식 3과 같이 되어 제1 MOS트랜지스터(M21)은 선형영역에서 동작하게 된다.

V_GS1=V_DS1+V_DS2

V_GS1-V_TH>V_DS1

제1 MOS트랜지스터(M21) 및 제2 MOS트랜지스터(M22)에는 전류(I)가 흐르고 각각 선형영역과 포화영역에서 동작하므로 벌크효과를 무시할 경우 전류(I)에 대한 식은 각각 수학식 4와 수학식 5와 같이 나타낼 수 있다.

여기서 β=W1/L1μC_OX이고 L1과W1은 제1 MOS트랜지스터(M21)의 채널 길이와 폭이고 μ는 전자의 이동도이고, C_OX는 게이트 산화막 용량값을 나타낸다.

출력전압(V_out)은 V_DS1과 동일하기 때문에 수학식 6의 관계를 얻을 수 있다.

V_GS1=V_GS2+V_out

따라서 수학식 5와 수학식 6을 수학식 4에 대입하여 계산을 하면 수학식 7과 같은 결과를 얻을 수 있다.

결과적으로 V_out은 전자이 이동도 μ의 제곱근에 반비례하게 된다.

전자의 이동도 μ는 온도의 함수를 가지며 절대온도 T1과 T2에서의 이동도μ(T1)과 μ(T2)는 수학식 8과 같은 관계를 가지고 있다.

따라서 수학식 7과 수학식 8에 의해서 수학식 9와 같은 관계를 얻어낼 수 있다.

수학식 9로부터 출력전압 V_out은 절대온도 T에 대해서 (T/T₀)^3/4에 비례하면서 변한다는 것을알 수 있다. T₀=300K일 때 수학식 9는 도 3과 같이 그려지고 출력전압 V_out은 절대온도 T에 대해서 거의 선형적으로 변함을 알 수 있다.

한편 V_DS2≤V_TH이면 제1 MOS트랜지스터(M21)은 포화영역에서 동작하게 된다. 따라서 제1 MOS트랜지스터(M21)에 의한 전류(I)는 수학식 10과 같이 나타낼 수 있다.

수학식 5와 수학식 6과 수학식 10에 의해 수학식 11을 얻을 수 있다.

출력전압 V_out이 온도에 대해서 큰 기울기를 갖도록 하기 위해서 W1/L1＜1 과 W2/L2

≫

1로 정해주기 때문에 임을 알 수 있다. 수학식 11은 수학식 7과 같이 출력전압이 전자의 이동도의 제곱근에 반비례하기 때문에 수학식 12와 같은 결과를 얻는다.

따라서 제1 MOS트랜지스터(M21)는 포화영역에서든지 선형영역에서든지 출력전압(V_out)이 온도에 대하여 거의 선형적인 출력을 발생시키도록 한다.

상술한 바와같은 본 발명에 따르면, 약반전 영역이 아니라 선형영역과 포화영역에서 MOS트랜지스터를 구동시키는 온도센서회로를 구현함으로써, 강반전 상태에서 시뮬레이션을 통한 회로의 검증이 보다 더 정확히 될 수 있다.

또한, 본 발명에 의한 다른 효과는 CMOS로 구현된 간단한 구조의 온도센서회로를 DTCXO와 같이 단일칩 IC를 개발하는데 적용할 수 있다.

이상의 설명은 단지 본 발명의 일실시예에 대한 설명에 불과하며, 본 발명은 그 구성과 기술적 사상의 범위내에서 다양한 변경 및 개조가 가능하다.

Claims

온도센서 회로에 있어서,

온도센서 회로에 전류를 공급하는 전류원(CS)과,

상기 전류원(CS)으로부터 전류(I)를 공급 받고, 게이트(G2)가 드레인(D2)에 연결되는 제2 MOS 트랜지스터(M2)와,

상기 제2 MOS 트랜지스터(M2)의 소스(S2)가 드레인(D1)에 연결되고, 게이트(G1)는 상기 제2 MOS 트랜지스터(M2)의 드레인(D2)에 연결되고, 소스(S1)는 접지되는 제1 MOS 트랜지스터(M1)와,

상기 제2 MOS 트랜지스터(M2)의 소스(S2)와 제2 MOS 트랜지스터(M2)의 드레인(D1)의 사이에서 분기되어 전압(V_out)을 출력하는 출력전압단자(VT)를 구비하는 것을 특징으로 하는 씨모스(CMOS)온도센서 회로.